SU1115044A1 - Устройство дл сопр жени - Google Patents

Abstract

1, УСТРОЙСТЮ ДЛЯ СОПРЯЖЕНИЯ, содержащее блок приоритета, матрицу узлов коммутации и блок распределени  обращений, причем первый и второй информационные входы-выходы узла коммутации м-й строки и Н -го столбца матрии з1 (м 1 , ,Р) подключены соответственно входувыходу первой группы входов-выходов устройства и Р-му входу-выходу второй группы входов-выходов устройства , а синхронизирующие выход и вход - соответственно к М-му синхронизирующему входу блока приоритета и синхронизирующему выходу блока распределени  обращений, отличающеес  тем, что, с целью сокращени  объема оборудовани  устройства , в него введены Р блоков выбора адреса, причем вход разрешени , первый и второй адресные выходы Р-го блока выбора адреса соединены соответственно с Р -ми,выходом группы выходов и входами первой и второй групп информационных входов блока приоритета , информационный вход - с р-ым информационным входом-выходом второй группы входов-выходов устройства, группа информационных входов-выходов блока распределени  обращений под-/ ключена к первой группе информационных входов-выходов устройства, а выходы адреса приемника, адреса источника и управл ющий вход - соответственно к входам адреса приемника, входам адреса источника и выходам режима блоков выбора адреса, первый и второй адресные выходы р -го блока выбора адреса соединены соответственно с первыми и вторыми адресными входами узлов коммутации р -го столбца матрицы. 2, Устройство по п, 1, о т л и чающеес  тем, что блок выбора адреса содержит регистр адреса , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элеI мент ИЛИ, п ть элементов И, элемент И-ИЛИ, элемент НЕ, группу элемен (Л тов НЕ, триггер команды, триггер; адреса, регистр направлений, триг . гер коммутации,триггер зан тости,триггер окончани , группу элементов .И, дешифратор и триггер детючки команд, причем группа выходов регистра адреса соединена с первой группой входов элемента ИСКЛЮЧАЮЩЕЕ 1ШИ, втора  :л группа входов и выход которого подключены соответственно к входу ад4: и реса приемника блока выбора адреса и первым входам элемента ИЛИ, триггера адреса и триггера цепочки команд , второй вход элемента ИЛИ подключен к входу разрещени  блока выбора адреса и первому входу перво го элемента И, а выход - соединен с входом регистра направлений и первыми входами триггера коммутации и триггера зан тости, группа входов регистра направлений образует вход адреса источника блока выбора адреса, а группа выходов соединена с первыми входами соответ

Description

ствующих элементов И группь, вход второго элемента И подключен к выходу триггера адреса, а выход - к первому входу триггера команды, второй вход которого подключен к выходу третьего элемента И, к первому входу триггера окончани , к вторым входам триггера коммутации и триггера адреса и к первому входу элемента И-ИЛИ, группа входов второго элемента И, второй вход элемента И-ИЛИ, первый вход третьего элемента И, первые и .вторые бходы четвертого и п того элементов И и вход элемента НЕ образуют информационный вход блока выбора адреса, выход элемента НЕ соединен с вторым входом третьего элемента И, третий -вход элемента И-ИЛИ подключен к выходу триггера команды, четвертый вход к выходу триггера окончани  и к третьему .входу четвертого элемента И, п тый вход и выход - соответственно к. выходу триггера цепочки команд и триггера зан тости, вторые входы триггера цепочки команд и триггера окончани  соединены соответственно с выходами четвертого и п того элементов И, второй вход первого элемента И подключен к выходу триггера коммутации и вторым входам элементов И группы, треть входы которых соединены с выходом режима блока выбора адреса и выходом триггера зан тости, .а выходы - с группой входов дешифратора, группа выходов которого через элементы НЕ группы подключена к второму адресному выходу блока выбора адреса , группа выходов дешифратора и выходы первого и третьего элементов И образуют первый адресный выход блок$ выбора адреса.

3. Устройство по п. 1, о т л и ча . юще вс  тем, что блок распределени  обращений содержит групп элементов И, элемент И-ИЛИ, селектомультиплексор , четыре элемента И, дешифратор, счетчик, элемент ИЛИ, триггер и генератор импульсов, причем первые входы и выходы элементов И группы, пр мые и инверсные группы входов элемента И-ШШ и группа входов селектора-мультиплексора образуют группу информационных входоввыходов блока распределени  обращений , группа выходов дешифратора соединена с вторыми входами соответствуккцих элементов И группы, а

вход - соединен с выходом счетчика , входом селектора-мультиплексора и выходом адреса источника блока рапределени  обращений, выход элемента И-ИЛИ соединен с первыми входами первого, второго и третьего элементов И, выход и второй вход первого элемента И соединены соответственно с первыми входом и выходом триггера, группа входов элемента ИЛИ образует управл ющий вход блока распределений обращений, а выход соединен с вторыми входами второго и третьего элементов И, выход второго элемента И соединен с входом сбрса счетчика-и с вторым входом триггера , выход генератора импульсов подключен к третьему входу триггера к третьему входу третьего элемента И и к первому входу четвертого элемента И, выход которого соединен со счетным входом счетчика, а второй вход - с вторым выходом триггера, выход третьего элемента И  вл етс  синхронизирующим выходом блока распределени  обращений, группа выходов селектора-мультиплексора  вл етс  выходом адреса приемника блока распределени  обращений.

4. Устройство по п. 1, о т л и чающеес  тем, что узел коммутации содержит три группы элементов И, элемент И-ИЛИ, элемент И, элемент ИЛИ и три триггера, причем выходы элементов И первой и второй групп, первые входы элементов И третьей группы и первые входы элемента И-ИЛИ и элемента И образуют первый информационный вход-выход узла коммутации,первые входы элментов И, второй и третьей группы, выходы элементов И третьей группы, выходы элемента И-ИЛИ и элемента И образуют второй информационный вход-выход узла коммутации, соответствующие разр дные шины второго информационного входа-выхода узла коммутации  вл ютс  синхронизируюЕцим выходом узла коммутации, выход первого триггера подключен к вторым входам элемента И-Ш1И и элементов И третьей группы и к информационному входу второго триггера, выход которого подключен к второму входу элемента И и информационному входу третьего триггера, выходом соединенного с вторыми входами элементов И первой и второй групп, группа вхо дов элемента ИЛИ образует второй

адресный вход -узла коммутации, а выход - соединен с третьим входом элемента И-ИЛИ, установленньге входы и входы синхронизации первого , второго и третьего триггеров соединены соответственно с первым адресным и синхронизирующим входами узла коммутации.

Изобретение относитс  к вычислительной технике и может быть использовано в составе вычислительны систем дл  св зи каналов вычислительных машин с устройствами управлени  внешними, устройствами. Известно устройство дл  сопр жени  , содержащее матрицу элементов коммутации и приоритетный блок причем перва  группа входов и выходов элементов коммутации К-й строки матрицы (,М) соединена через соответствующий блок согласовани  интерфейсов с К-м входом и выходом устройства, втора  группа вхо дов и выходов элементов коммутации Н-го столбца матрицы соединена (,N I через соответствукщий блок согласовани  интерфейса с Н-м входом и выходом устройства, первь4е управл ющие вход и выход элемента коммутации К-й строки и Н-го столбца матрицы соединены соответственно с Н-м управл ющим выходом и входом из К-й группы управл ющих выходов и входов приоритетного блока ij. Недостаток этого устройства сост ит в болыаих затратах оборудовани  Наиболее близким к изобретению  вл етс  устройство дп  сопр жени , содержащее матрицу элементов коммутации, блок анализа за вок от каналов, блок настройки от канала и узел настройки, состо щие из групп блоков приоритета, блок хранени  состо ни  внешних устройст и две группы блоков согласовани  интерфейсов, причем первые группы информационных входов и выходов элемента коммутации П -и строки и Р-го столбца матрицы ( ,,Р соединены через соответствующий блок согласовани  интерфейсов первой группы с М-ми выходом и входом первой информационной группы устрой ства, вторые группы информационных входов и выходов - через соответствующий блок сс5гласовани  интерфейсов с p-Mii выходом и. входом второй информационной группы устройства, первые группы Управл ющих входов и выходов с м-ми группами выходов и входов узла настройки, группой стробирующих входов соединенного с группой выходов блока хранени  состо ни  внешних устройств, а вторые и третьи группы управл ющих входов и выходов - соответственно с Р-ми группами выходов и входов блока настройки от канала и блока аналога за вок от каналов. Каждый коммутируюпщй элемент содержит семь элементов И, два элемента И-ИЛИ, две группы элементов И, элемент сравнени , регистр адреса, группу элементов И-ИЛИ, шесть триггеров и два элемента ИЛИ С2. Недостаток известного устройства состоит в больших затратах оборудовани , так как дл  выполнени  функций управлени  в каждом элементе коммутации используетс  собственный узел управлени .. Целью изобретени   вл етс  сокращение объема оборудовани  устройства . Поставленна  цель достигаетс  тем, что в устройство, содержащее блок приоритета, матрицу узлов коммутации и блок распределени  обращений , причем первый и второй информационные входы-выходы узла коммутации м-й строки и (-го столбца матрицы ,м,р 1,Р) подключены соответственно к М-му входу-иоходу первой группы входов-выходов устройства и Р -му входу-выходу второй группы входов-выходов устройства , а сйнхронизируюсцие выход и вход - соответственно к М-му синхронизирующему входу блока приоритета и синхронизирующему выходу блока распределени  обращений, введены Р 3 блоков выбора адреса, причем вход разрешени , первый и второй адресны выходы Р-го блока выбора адреса соединены соответственно с Р-ми выхо дом группы выходов и входами первой и второй групп информационных входо блока приоритета, информационный вход - с «Р - м информационным входом выходом второй группы входов-выходов устройства, группа информационных входов-выходов блока распределе ни  обращений п-одключена к первой группе информационных входов-выходо устройства, а выходы адреса приемни ка, адреса источника и управл ющий вход - соответственно к входам адре са приемника, входам адреса источни ка и выходам режима блоков выбора адреса, первый и второй адресные вы ходы Р-го блока выбора адреса соеди нены соответственно с первыми и вто рыми адре-сными входами узлов коммут ции Р-ГО столбца матрицы. Блок выбора адреса содержит регистр адреса, элемент ИСКЛЮЧАЮЩЕЕ , ИЛИ, элемент ИЛИ, п ть элементов И, элемент И-ИЛИ, элемент НЕ,группу элементов НЕ,триггер команды, триггер адреса, регистр направлений, триггер коммутации, триггер зан тос ти, триггер окончани , группу элементов И, дешифратор и триггер цепочки команды, причем группа выходов регистра адреса соединена с пер вой группой входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ , втора  группа входов и выход которого подключены соответственно к входу адреса приемника блока выбора адреса и первым входам элемента ИЛИ, триггера адреса и три гера цепочки команд, второй вход элемента ИЛИ подключен к входу разрешени  блока выбора адреса и первому входу первого элемента И, а выход - соединен с входом регистра .направлений и первыми входами триггера коммутации и триггера зан тости , группа входов регистра направлений образует вход адреса источника блока выбора адреса, а группа выходов соединена с первыми входами соответствующих элементов И груп пы, вход второго элемента И подключен к выходу триггера адреса, а выход - к первому входу триггера команды, второй вход которого подключен к выходу третьего элемента И к первому входу триггера оконча444 ни , к вторым входам триггера коммутации и триггера адреса и к первому входу элемента И-ИЛИ, группа входов второго элемента И, второй вход элемента И-ШТИ, первый вход третьего элемента И, первые и вторые входы четвертого и п того элементов И и вход элемента НЕ образуют информационный вход блока выбора адреса, выход элемента НЕ соединен с вторым входом третьего элемента И, третий вход элемента И-ИЛИ подключен к выходу триггера команды, четвертый вход - к выходу триггера окончани  и третьему входу четвертого элемента И, п тый вход и выход - соответственно к выходу триггера цепочки команд и триггера зан тости, вторые входы триггера цепочки команд и триггера окончани  соединены соответственно с выходами четвертого и п того элементов И, второй вход первого элемента И подключен к выходу триггера коммутации и вторым входам элементов И группы, третьи входы которых соединены с выходом режима блока выбора адреса и выходом триггера зан тости, а выходы - с группой входов дешифратора, группа выходов которого через элементы НЕ группы подключены к второму адресному выходу блока выбора адреса, группа выходов дешифратора и выходы первого и третьего элементов И образуют первый адресный выход блока выбора адреса. Блок распределени  обращений содержит группу элементов И, элемент И-ШТИ, селектор-мультиплексор, четыре элемента И, дешифратор, счетчик, элемент ИЛИ, триггер и генератор импульсов , причем первые входы и выходы элементов И группы, пр мь:е и инверсные группы входов элемента И-ИЛИ и группа входов селектора-мультиплексора образуют группу информационных входов-выходов блока распределени  обращений, группа выходов дешифратора соединена с вторыми входами соответствующих элементов И группы, а вход - с выходом счетчика , входом селектора-мультиплексора и выходом адреса источника блока распределени  обращений, выход элемента И-ИЛИ соединен с первыми входами первого, второго и третьего элементов И, выход и второй вход первого элемента И соединены соответ ственно с первыми входом и выходом триггера, группа входов элемента ИЛИ образует управл ющий вход блока распределени  обращений, а выход, соединен с вторыми входами второго и третьего элементов И, выход второ го элемента И соединен с входом сброса счетчика и с вторым входом , выход генератора импульсов подключен к третьему входу триг гера, к третьему входу третьего элемента- И и к первому входу четвертого элемента И, выход которого соединен со счетным входом счетчика ,, а второй вход - с вторым выхо дом триггера, выход третьего элем та И  вл етс  синхронирующим выходом блока распределени  обращений, группа выходов селектора-мультипле,к сора  вл етс  выходом адреса приемника блока распределени  обращений. Узел коммутации содержит три группы элементов И, элемент И-ИЛИ, элемент И, элемент ИЛИ и три триггера , причем выходы элементов И пер вой и второй групп, первые входы эле ментов И третьей группы и первые входы элемента И-ИЛИ и элемента И о разуют первый информационный входвыход узла коммутации, первые входы элементов И второй и третьей групп, выходы элементов И третьей группы, выходы элемента И-ИЛИ и эле мента И образуют второй информационный вход-выход узла коммутации, соответствующие разр дные шины второго информационного входа-выхода у ла коммутации  вл ютс  синхронизиру щим выходом узла коммутации, выход первдго триггера подключен к вторым входам элемента И-ИЛИ и элементов И третьей группы и к информационном входу второго триггера, выход которого подключен к второму входу элемента И и информационному входу третьего триггера, выходом соединен ного с вторыми входами элементов И .первой и второй групп, группа входов элемента ИЛИ образует второй адресный вход узла коммутации, а выход - соединен с третьим входом элемента И-ИЛИ, установленные входы и входы синхронизации первого, второго и.третьего триггеров соединены соответственно с первым адре ным и синхронизирук цйм входами узла коммутации. На фиг. I представлена блок-схема устройства; на фиг. 2 - функциональка  схема блока распределений обращений; на фиг. 3 - функциональна  схема блока выбора адреса; на фиг. 4 - функциональна  схема узла коммутации; на фиг. 5 - функциональна  схема блока приоритета. i Устройство содержит (фиг.1) блок 1 распределени  обращений, блоки 2 ВЬ1бора адреса, узлы 3 коммутации, блок 4 приоритета, первую и вторую шинь 5 и 6 информационных входов-выходов устройства, шины 7 и 8 выходов адреса приемника и адреса источника блока 1, шины 9 управл кнцего входа и шины 10 синхронизирующего выхода блока 1, шины 11 группы выходов блока 4, шины 12 и 13 первой и второй групп выходов блока 2 и шины 14 синхронизирук дих выходов узла 3. Клок 1 распределени  обращений {фиг.2) состоит из группы элементов И 15, элемента И-ИЛИ 16, селектора-мультиплексора 17, первого элемента И 18, дешифратора 19, счетчика 20,второго элемента И 21, элемента ИЛИ 22, триггера 23, генератора 24 импульсов, четвертого 25 и третьего 26 элементов И. Блок 2 выбора адреса (фиг.З) состоит из регистра 27 адреса, элемента ИЛИ 28, второго элемента И 29, триггера 30 команды, элемента НЕ 31, элемента ИСКЛЮЧАКЩЕЕ ИЛИ 32. триггера 33 адреса, элемента И-ИЛИ 34, п того 35 и третьего 36 элементов И, регистра 37 направлений, триггера 38 коммутации, триггера 39 зан тости , триггера 40 окончани , четвертого 41 и первого 42 элементов И, группы элементов И 43, дешифратора 44, триггера 45 цепочки команды и группы элементов НЕ 46. Узел 3 коммутации (фиг.4) содержит третью группу элементов И 47, элемент И-ИЛИ 48, элемент И 49, элемент ИЛИ 50,первый триггер 51, вторую 52 и первую 53 группы элементов И, второй 54 и третий 55 триггеры . Блок 4 приоритета (фиг.5) состоит из группы элементов И 56 и матрицы элементов И 57. Елок I служит дл  приоритетного распределени  обращений, поступающих с шин 5, последовательной вьщачи текущего обращени  на шины 7 и отслеживани  процесса начала комму

тации в блоке 2, а также выдачи сигнала выборки (ВБР-А) в случае, если текущее odpaujeHHte адресовано отсутствующими внешнему устройству.

Блок 2 служит дл  определени  обращени  к данному внешнему устройству , определени  источника обращени  и установлени  коммутации между, шинами 5 и 6.

Узел 3 служит дл  коммутации шин и 6 и отслеживани  временных последовательностей данного интерфейса на этапе поиска адресуемого внешнего устройства.

Блок 4 служит дл  приоритетного обслуживани  за вок от внешних устройств .

Элементы И 15 служат дл  выдачи сигнала ВБР-А по сигналу из дешифратора 19, означающего, что адресуемое внешнее устройство отсутствует в ycтpoйctвe. Элемент И-ИЛИ 16 служит дл  установлени  начала распределени  обращений к блокам 2, формировани  управл ющего сигнала на ши не 10 и формировани  сигнала сброса счетчика 20.

Селектор-мультиплексор 17 служит дл  последовательной выдачи кода адресуемого внешнего устройства на шины 7 блока 1.-Элемент И 18 служит дл  формировани  сигнала установки триггера 23, элемент И 21 дл  формировани  сигнала сброса счетчика 20 и триггера 23. Элемент И 25 служит дл  формировани  сигнала по переключению счетчика20, элемент И 26 - дл  формировани  сиг налов синхронизации, которые обеспечивают временное согласование сигна лов на шинах 6 устройства. Дешифратор 19 служит дл  определени  состо ни  выдачи сигнала ВБР-А, счечик .20 - дл  вьщачи управл ющих сигналов в селектор-мультиплексор 1 элемент ИЛИ 22 - дл  указааи  блоку состо ни  выработки блоком 2 сигнала коммутации.

Триггер 23 служит дл  установлени  этапа распределени  обращений Триггер 23  вл етс  D -триггером. Генератор 24 задает опорную частоту работы блока 1.

Регистр 27 адреса служит дл  указани  данному блоку 2 адреса внешнего устройства, которое он должен обслуживать, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 32 - дл  сравнени  адреса, записанного в регистре 27, и текущего адреса на шинах 7.

Элемент ИЛИ 28 служит дл  установлени  триггеров 38 и 39 и записи в регистр 37 кода информации по сигналам из блока 4 или от элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 32, элемент И 29 дл  дешифрации команды опросить ввод-вывод. Элемент И 35 служит дл  определени  окончани  операции, элемент И 36 - дл  определени  окончани  сеанса св зи. Элемент И 41 определ ет наличие последовательнос цепочки кома}щы,а элемент И 42 формирует сигнал установки коммутации в узле 3. Элемент И-ИЛИ 34 служит дл  формировани  сигнала сброса триггера 39 в случае отсутстви  последовательности цепочки команды и наличи  окончани  операции , элемент НЕ 31 и элементы НЕ 36дл  формировани  инверсных сигналов

Триггер 30 служит дл  фиксации команды опросить ввод-вывод, триггер 33 - дл  фиксации состо ни  начальной выборки.

Регистр 37 служит дл  записи кода стробирующих сигналов, поступающего на щину 8 и указывающего номер источника сигналов, который нужно закоммутировать с внешним устройством. Триггер 38 служит дл  коммутации узла 3 наврем  одного сеанса св зи, триггер 39 - дл  фиксировани  состо ни  обслуживани  данного внешнего устройства, триггер 40 - дл  фиксации состо ни  окончани  операции.

Элементы И 43 служат дл  выдачи сигналов с регистра 37 на дешифратор 44 при наличии сигналов от триггеров 38 и 39, дешифратор 44 дл  выработки сигнала, по которому осуществл етс  коммутаци  в ствующем узле 3.

Триггер 45 служит дл  фиксации канальной последовательности - цепочки команды.

Элемен ты И 47. 52 и 53 обеспечивают коммутацию между шинами 5 и 6. Элемент И-ИЛИ 48 служит дл  коммтации управл кмцего сигнала РАБ-К в зависимости от сигналов с элемента ИЛИ 50 и триггера 5I. Элемент И 49 служит дл  коммутации управл ющего сигнала АДР-К в соответствии с временной последовательностью выдачи сигналов данного интерфейса. Элемен И-ИЛИ 50 служит дл  определени  режима выдачи управл ющего сигнала РАБ-К. Триггеры 51, 54 и 55 служат дл  последовательной коммутации сиг налов интерфейса в соответствии с временной диаграммой работы устройства . Элементы И 56 предназначены дл  выдачи сигналов на коммутацию в бло ки 2 в зависимости от состо ни  эле ментов И- 57, которые осуществл ют приоритетную обработку сигналов на шинах 12 и 13. Устройство работает следующим образом. На шины 5 устройства поступает адрес внешнего устройства, с которы необходимо установить св зь. Этот адрес поступает в блок 1, откуда он выдаетс  по шинам 7 дл сравнени  на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 32 и установлени  триггеров 38 и 39 в соответствующем блоке 2. Таким образом, происходит поиск блока 2, который обслуживает , выбранное внешнее устройство. Далее в блоке 2 происходит установка три гера 33 дл  указани  этапа начальной выборки, записи в регистр 37 ко номера направлени , по которому дол на произойти коммутаци . После того, как триггеры 38 и 39 установились, с элементов И 43 выдаетс  код номера направлени  дл  его дешифрации на дешифраторе 44. Дешифратор 44 выдает на шины 12 си нал дл  узла 3, который соответству ет заданному коду направлени . В у ле 3 по сигналам с шины 10 происхо дит последовательна  установка три геров 51, 54 и 55. Тем caNbiM устанавливаетс  комму таци  между источником и внешним устройством на врем  одного сеанса св зи. По окончании сеанса св зи элемент И. 36 формирует сигнал сбро са триггеров 30, 33, 38 и 40. Этот сигнал поступает на шины 12 группы выходов и в узел 3 дл  сброса триггеров 51, 54 и 55. Таким образом, заканчиваетс  сеанс св зи, В случае параллельной работы нескольких источников и внешних устройств в блок 4 поступают требовани  на обслуживание от внешних устройств . В зависимости от приоритета данного внешнего устройства блок 4 выдает сигнал выбора источника дл  внешнего устройства, которое имеет старший приоритет в группе работающих внешних устройств. В случае канальной последовательности (цепочки команд к данно внешнему устройству в блоке 2 элемент И 41 устанавливает триггер 54, что позвол ет заблокировать сброс триггера 39 по окончании операции. Окончание операции фиксируетс  триггером 40 и после завершени  сеанса св зи происходит сброс триггера 39. В случае, если на этапе начальной выборки последовала команда опросить ввод-вывод, то устанавливаетс  триггер 30, при наличии которого после сеанса св зи происходит сброс триггера 39. В случае, если при обращении к данному устройству ие нашлось внешнего устройства, имеющего текущий адрес, в блоке 1 по сигналу с дешифратора 19 на элементах И 15 формируетс  сигнал ВБР-А. Таким образом, предлагаемое изобретение благодар  наличию блока I обеспечивает выполнение всех функций известного устройства и позвол ет сократить общий объем оборудовани  за счет группового использовани  оборудовани , требующегос  дл  управлени  узлами коммутации.

5.1.1

S.15.25.H

Фиг. 2

-

«7 -

-i

e- «

51

52

5J

13 12

5tf

6- e

5

Фиг л

12

$.1.10

6.1.И

15

521.1

12.1.1

д.м.ю.

6 м. 11:

57.t1.1

12.1М

А

56. Р

М

01/г 5

Claims (4)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содержащее блок приоритета, матрицу узлов коммутации и блок распределения обращений, причем первый и второй информационнее входы-выходы узла коммутации м-й строки и Р -го столбца матрицы (м = 1, М;Р=1,Р) подключены соответственно к?л-му входувыходу первой группы входов-выходов устройства и Р-му входу-выходу второй группы входов-выходов устройства, а синхронизирующие выход и вход - соответственно к М-му синхронизирующему входу блока приоритета и синхронизирующему выходу блока распределения обращений, отличающееся тем, что, с целью сокращения объема оборудования устройства, в него введены Р блоков выбора адреса, причем вход разрешения, первый и второй адресные выходы Р-го блока выбора адреса соединены соответственно с р -ми,выходом группы выходов и входами первой и второй групп информационных входов блока приоритета, информационный вход - с р-ым информационным входом-выходом второй группы входов-выходов устройства, группа информационных входов-выходов блока распределения обращений под-.· ключена к первой группе информацион ных входов-выходов устройства, а выходы адреса приемника, адреса источника и управляющий вход - соответственно к входам адреса приемника, входам адреса источника и выходам режима блоков выбора адреса, первый и второй адресные выходы р -го блока выбора адреса соединены соответственно с первыми и вторыми адресными входами узлов коммутации р -го столбца матрицы.

2. Устройство по п. ^отличающееся тем, что блок выбора адреса содержит регистр адреса, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, пять элементов И, элемент <g И-ИЛИ, элемент НЕ, группу элементов НЕ, триггер команды, триггер ; адреса, регистр направлений, триггер коммутации,триггер занятости триггер окончания, группу элементов И, дешифратор и триггер цепочки команд, причем группа выходов регистра адреса соединена'с первой группой входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторая группа входов и выход которого подключены соответственно к входу адреса приемника блока выбора адреса и первым входам элемента ИЛИ, триггера адреса и триггера цепочки команд, второй вход элемента ИЛИ подключен к входу разрешения блока выбора адреса и первому входу первого элемента И, а выход - соединен с входом регистра направлений и первыми входами триггера коммутации и триггера занятости, группа входов регистра направлений образует вход адреса источника блока выбора адреса, а группа выходов соединена с первыми входами соответ

ГЖЧ1 Г~П8

1 I 15044 ствующих элементов И группы, вход второго элемента И подключен к выходу триггера ат^реса, а выход - к первому входу триггера команды, второй вход которого подключен к выходу третьего элемента И, к первому входу триггера окончания, к вторым входам триггера коммутации и триггера адреса и к первому входу элемента И-ИЛИ, группа входов второго элемента И, второй вход элемента И-ИЛИ, первый вход третьего элемента И, первые и вторые входы четвертого и пятого элементов И и вход элемента НЕ образуют информационный вход блока выбора адреса, выход элемента НЕ соединен с вторым входом третьего элемента И, третий вход элемента И-ИЛИ подключен к выходу триггера команды, четвертый вход к выходу триггера окончания и к третьему .входу четвертого элемента И, пятый вход и выход - соответственно к. выходу триггера цепочки команд и триггера занятости, вторые входы триггера цепочки команд и триггера окончания соединены соответственно с выходами четвертого и пятого элементов И, второй вход первого элемента И подключен к выходу триггера коммутации и вторым входам элементов И группы, третьи входы которых соединены с выходом режима блока выбора адреса и выходом триггера занятости, а выходы - с группой входов дешифратора, группа выходов которого через элементы НЕ группы подключена к второму адресному выходу блока выбора адреса, группа выходов дешифратора и выхода первого и третьего элементов И образуют первый адресный выход блок$ выбора адреса.

3. Устройство по π. I, о т лича, ю щ е е с я тем, что блок распределения обращений содержит группу элементов И, элемент И-ИЛИ, селектормультиплексор, четыре элемента И, дешифратор, счетчик, элемент ИЛИ, триггер и генератор импульсов, причем первые входы и выходы элементов И группы, прямые и инверсные группы входов элемента И-ИЛИ и группа входов селектора-мультиплексора образуют группу информационных входоввыходов блока распределения обращений, группа выходов дешифратора соединена с вторыми входами соответствующих элементов И группы, а вход - соединен с выходом счетчика, входом селектора-мультиплексора и выходом адреса источника блока распределения обращений, выход элемента И-ИЛИ соединен с первыми входами первого, второго и третьего элементов И, выход и второй вход первого элемента И соединены соответственно с первыми входом и выходом триггера, группа входов элемента ИЛИ образует управляющий вход блока распределений обращений, а выход соединен с вторыми входами второго и третьего элементов И, выход второго элемента И соединен с входом сброса счетчика-и с вторым входом триггера, выход генератора импульсов подключен к третьему входу триггера, к третьему входу третьего элемента И и к первому входу четвертого элемента И, выход которого соединен со счетным входом счетчика, а второй вход - с вторым выходом триггера, выход третьего элемента И является синхронизирующим выходом блока распределения обращений, группа выходов селектора-мультиплексора является выходом адреса приемника блока распределения обращений.

4. Устройство по п. ^отличающееся тем, что узел коммутации содержит три группы элементов И, элемент И-ИЛИ, элемент И, элемент ИЛИ и три триггера, причем выхода элементов И первой и второй групп, первые входы элементов И третьей группы и первые входы элемента И-ИЛИ и элемента И образуют первый информационный вход-выход узла коммутации,первые входы элементов И, второй и третьей группы, выходы элементов И третьей группы, выходы элемента И-ИЛИ и элемента И образуют второй информационный вход-выход узла коммутации, соответствующие разрядные шины второго информационного входа-выхода узла коммутации являются синхронизирующим выходом узла коммутации, выход первого триггера подключен к вторым входам элемента И-ИЛИ и элементов И третьей группы и к информационному входу второго триггера, выход которого подключен к второму входу элемента И и информационному входу третьего триггера, выходом соединенного с вторыми входами элементов И первой и второй групп, группа вхо дов элемента ИЛИ образует второй адресный вход узла коммутации, а выход - соединен с третьим входом элемента И-ИЛИ, установленные входы и входы синхронизации перво го, второго и третьего триггеров соединены соответственно с первым адресным и синхронизирующим входами узла коммутации.