SU746529A1 - Устройство дл анализа информационной последовательности - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ АНАЛИЗА ИНФОРМАЦИОННОЙ ПОСЛЕДОВATE ЛЬНОСТИ

Изобретение относитс  к вычиспительной технике и может быть использовано дл  поиска неисправностей и ошибок в аппаратах и программных средствах алект ровного цифровотх) оборудовани . Известно устройств, содержащее входной регистр, пам ть, блок отображени , гешратор, схему сравнени , блок задерж« W Производительность известного устройства недостаточна. Наиболее близким к предлагаемому  вл етс  устройство,, содержащее генератор, входной регистр, выход которого соединен с входами пам ти, управл ющий вход которой соединен с выходом блока управлени  йам тью, схему сравнени , блок задержки , кодовые преобразователи, блок отображени , индикатор знаков, блок управлени  индикацией 2 . Недостатком известного устройства  вл етс  низкий коэффициент использовани  оборудовани . Цель изобретени  - повышение кЬэффициента использовани  оборудовани . Поставпенйа  цель достигаетс  тем, что в устройство дл  анализа игфэрмадшонной последовательности, содержащее входной регистр, выходы которого соединены с информационными входами пам ти, схему сравшни , блок задержки, блок , равлени  пам тью, выходы которого соедн нены с первым и вторым управл кмдими входами пам ти и первым входом блока управлени  индикацией, три кодовых преобразовател  информации, генератор знаков , генератор вспомогательных импульсов , выход которого соединен с т ервым входом блока формировани  временной диаграммы, выход которого соединён через узел управлени  блоком отображени  с блоком отобрахсени , блок свнхронизадии, первый вход которого соединен с первым выходом гешратора, введены два распределители , входной.коммутатор, выходной коммутатор; управл ющий коммутатор, счетчик, блок задани  начального адреса, блок запуска, блок задани  pejKmvioB, Коммутатор , тфичем входы первого распределите/ш  вл ютс  входами устройства, первый выход растгредепител  через входной ко гмутатор соединен с первой группой входов входного регистра и первым входом схемы сравнени , второй выход первого рйспределител  соединен со вторым входом блока синхронизации, выхОд которого соединен с первыми входами блока аадёрлски, блока задани  начального адреса , блока управлени  пам тью, вторым входом схемы сравнени  и входом второго распределител , выходы которого соедиЕю-. ны со второй группой выходов входного регистра, выходы пам ти через выходной коммутатор соединеда с входами первого КОДОВ.ОГО преобразовател  и генератора встюмогательных импульсов и первым вхо дом второго кодового преобразовател , вы ходы первого, второго и третьего КОда-. вых преобразователей через последователь но соединенные коммутатор и генератор знаков с оединены со вторым входом -блока формировани  временной диаграммы, трети вход которого соединен с выходом блока управлени  индикадии и вторым входом ге нератора, выход которого соединен со вто рым входом блока управлени  пам тью, третий вход которого соединен с вьгходом блока запуска, вторыми входами блоков управлени  индикацией и задани  начально го адреса, выход которого соединен с чет вертым входом управлени  пам тью и входом третьего кодового преобразовател , выход блока задержки соединен с первым входом блока запуска, второй вход которого соединен с выходом схемы сравнени , третий выход первого распределител  соединен с третьим входом блока запуска выходы управл ющего коммутатора соединены с управл ющими входами колшутатора , входного и выходного коммутаторов, выход счетчика соединен с третьим входо блока задани  начального адреса, выходы блойа задани  режимов соедийёнй С соот« ветствуквдими входами блока управлени  пам тью, блока запуска блока упраЬйейи  ивдикад.ией, счетчика, ут1равл51Ю1цеГо KOI мутатора, блока формировани  временной диаграммы, геввратора, схемы сравнени , блока задержки, второго кодового преобразовател . ЬлоКг-схема устройства присведена на чертеже.;.„, .„ Устрсйстао содержит распределители 1,2, блок 3 задани  режимов, генератор 4, .блок 5 синхроннзадви, пам ть 6 ходной регистр 7, блок 8 управлени  пам тью, блок 9 управлени  индикацией, блок 10 отображени , узел 11 управлени  блоком отобрахсени , кодовые преобразова телн информации, герератор 15 вспомогательных импульсов, блок Ifci ормировани  временной диаграммы, генератор 17 знаков, блок 18 запуска, схему 19 сравнени , блок 20 задержки, кол глутатор 21, входной 1юммутатор 22, выходной коммутатор 23, управл ющий коммутатор 24, счетчик 25, блок 26 задани  начального адреса. Устройство работает следующим обра зом, Устройство работает в двух основных режимах: анализу лопгческих состо ний н анализа логических временных соотношений . В каждом режиме 1гмеетс  возможность анализировать обласаъ данных до прихода пускового си1гВвла, после прихода пускового сигнала или в районе пускового сигнала. В каждом режиме имеетс  возможность наблюдать временные диаграммы , а также двоичную и восьмиричную или двоичную и шестнадцатиричную информации , эквивалентные желаемому исследуемому слову из области данных, В общем случае работа устройства раздел етс  на два этапа: на ггервом этапе происходит выборка информации, а на втором - отображение этой информации на экране блока 10.. Рассмотрим работу ycTpolteiBa ва первом этапе при авализо вдестнадцат иразр ддых слов в- первом режиме, т.е. при анализе логических временных состо ний. При проверке шестнадцатиричного обо рудовани  информаци  через распределитель 1, вхорной коммутатор 22 и входной регистр 7 подаетс  в пам ть 6, . Генератор 4 в этом случае не функцио нирует и поэтому работа устройства син- гсронизируетс  с помощью внешнего (про вер емого) синхросигнала. Это означает, что на выходе блока 5 имеютс  импульсы внешнего синхросигнала. После этого работа устройства управл етс  блоком 18. Имеютс   следующие способы aatiycKa устройства. Внешний запуск. При этом пог влвние сигнала на соответствутощем входе уст ройства через растфеделитель 1 вызывает срабатывание блока 18. Ручной зат|уск. В этом случае оператор с помощью блока 3 вызывает срабатывание блока 18. Запуск по ключевому слову. В этом случае в блоке 3 набираетс  какое-либо ключевое слово. Это слово поступает в схему 19, куда также постукает входна  информаци  через распределитель 1 и входной коммутатор 22, При сравнении срабатывает блок 18. Запуск по количеству сиюфоимпульсов или тактов. В этом случае в блоке 3 3i даетхг  количество тактов. Эта информаци задерживаетс  в блоке 2О, После прихода аадандаго числа си хрокмпульсов срабаты вает блок 18. Все эти способы залтусгш увеличивают ги,бкость и эффестквЕюсть шюкска ненсправ ностей, так как имеетс  возможность ис- адшдовать любые промежутки работы объек та или любой участок программы. Во входном регистре 22 информаци  задерживаетс  на врем , необходимое дл  записи В пам ть 6 Синхроимпульсы поступайэт также в блок 26, содержимое которого поступает в блок 8, где выра тываетс  текущий адрес пам ти . После форми ровани  импульса пуска на выходе блока 18 счет импульсов в блоке 25 и выработ ка адресатов is блоке 8 прекращаетс  и управление передаетс  блоку 9, Если требуетс  исследование области данных после пускового сигнала, то в этом сдучае запнсь в пам ть начинаетс  после прихода пускового сигиала до заполнени  пам ти. В блоке 25 счета «мцульсов в этом случае вовсе не происходит, а это означает, что начальный адрес, который соо-гаетствует пусковому сигналу, опрюдел етс  нулевой  чейкой пам ти G.. Посв б оке 8 ле эйполнени  паг- ти 6 Бырабатываетс  сагнал, по которому упpaвлe шe передае1с  блоку 9, А если требуетс  исследовать область данных в раионе пускового сигнала , то в этом случае тоже осуществл етс  непрерывна  запись и счет синхроимпульсов в пам ти и в блоке 25. После прихода пускового сигнала из блока 18 счет импульсов в блоке 25 прекращаетс , этим обеспечиваетс  сохранение начального йдреса пам ти Q - , соответствующего приходу пускового сиг нала, а запись в пам ть продолжаетс  Таким образом, в пам ти 6 ,. остаетс . 64 слова до прихода пускового сигнала, и: 64 слова после него н обеспечиваетс , таким образом, возможность исс юдивать слова, окружающие пусковой сигнал, в качестве коториого может быть какоэ- ибо ключевое слово, определенное количеством тактов с начала работы устройства , какой-либо единичный сигнал .

образом, что оно раздел етс  на две части по разр дности, 6 и 6 составл ют одну часть, а 6 и 6, - вторую. .

Claims (1)

1. При откларке программы возможность логического анализатора запускатьс  по нулсному ключевому слову, по количеству тактов или по какому- ибо единичному сигналу и возможность исследовать ойласть данных до прихода пускового сигт апа , а также в окружентг или после него , кроме того возмоншость отображени  информации в удобной дл  оператора форпровер емого объекта или рунной сипгал оператора. Рассмотрим работу устройства на втором этапе. Выработка импульсов, управл ющих лучом в блоке 10, осуществл етс  в бло ке 11. После осуществлени  выборки ин формации и соответственно записи этой информации в пам ть 6, . , управление передаетс  блоку 9. В зависимости от режима выборки информации (до, средний, после), который задаетс  блоком 3 по сигналам блоков 8 и 18, в блоке 9 определ етс  момент Начала индикации в блоке 1О. После определени  этого момента на выходе блока 9 вырабатываетс  сигнал, который запускает генератор 4, импульсы которого поступают в блок 8. Сюда же поступает информаци  о началь- ном адресе пам ти 6, соответствующем пусковому сигналу от блока 25. По этому начальному адресу считываетс  первое слово и затем восемнадцать слов, посдюдующих этому слову. Темп считывани  информации задаетс  генератором 4. В каждом кадре повтор етс  один цикл считывани  информации из пам ти 6,, с начального адреса. Считанна  информаци  через выходной коммутатор 23 подаетс  на кодовые преобразователи 12-14 и на блок 15. Информгщи  из кодовых преобразоватэлей 12-14 подаетс  через коммутатор 21 на генератор 17. Опр геление тех разверток, в которых требуетс  размацение знаковой информации, а также отобажение вспомогательных импульсов осуествл етс  в блоке 16. При работе с восьмиразр дЕпым и четыехразр дным цифровым оборудованием абота известиотх) устройства не эффектива , так КйК в первом случае 1/2 часть и о втором случае 3/4 части объема ЗУ е используютс . В предлагаемом устройтве при работе с восьмиразр дным оборуованием работа ЗУ организуетс  таким Me, обеспечивает исследование любого участка программы. Длительность отлад .ки программ уменьшаетс  примерно в три раза, но это не  вл етс  пределом, Орие Е1тировочный экономический эффект от применени  логического анализатора составит примерно 80 тыс, руб, в год. Формула изобретени  Устройство дл  анализа информациовьной последовательности, содержащее входной регистр, выходы которого соединены с информационными входами пам ти, схе му сравнени , блок задергкки, блок управлени  пам тью, выходы которого соединены с первым и вторым управл ющими входами пам ти и первым входом блока управлени  индикацией, три кодовых преобразовател  информации, генератор аНаков, генератор вспомогательных импульсов, вы ход которого соединен с первым входом блока формировани  временной диаграммы выход которого соединен через узел увравлеНи  блоком отображени  с блоком отображени , блок синхронизации, первый вход которого соединен с первым выходом генератора, отличающеес  тем что, с целью повышени  коэффициента ис- пользовани  оборудовани , в него введены два распределител , входной коммутатор, выходной коммутатор, управл ющий комму татор, счетчик, блок задани  начального адреса, бпок запуска, блок задани  режи мов, коммутатор, причем входы первого распределител   вл ютс  входами устройства , первый выход распределител  через входной коммутатор соединены с первой груттаой входов входного регистра и первым входом схемы сравнени , второй выход первого распределител  соединен со вторым входом блока синхронизации, выход которого соединен в первыми-входами блока задержки, блоке, задани  начального адреса, блока управлени  пам тью, вторы входом схз1ъа 1 сравнени  0 входом второг распределител , выходы которого соедине ны со второй группой выходов входного регистра, выходы пам ти через выходной коммутатор соединены с входами первого кодового преобразовател  и генератора вспомогательных импульсов и первым входом второго кодовош преобразовател , выходы первого, второго и третьего кодовых преобразователей через пос;юдова тельно соединенные коммутатор и генератор знаков соединены со вторым вхо- дом блока формировани  временной диаграммы , третий вход которого соединен с выходом блока управлени  индикации и вторым входом генератора, выход которого соединен со вторым входом блока yttравлени  пам тью, третий вход которого соединен с выходом блока запуска, вторыми входами блоков управлени  индикацией и задани  начального адреса, выход которого соединен с четвертым входом управлени  пам тью и входом третьего кодового преобразовател , выход блока задержки соединен с первым входом бдока запуска, второй вход которого соединен с выходом схемы сравнени , выход первого распределител  соединен с третьим входом блока г апуска, выходы управл ющего коммутатора соединены с управл ющими входами коммутатора входного   выходного коммутаторов, выход счетчйка соединен с третьим входом блока задани  начального ащзеса, выходы блока задани  режимЬв соединены с соответствукицими входами блока управлени  пам тью, блока запуска, блока управлени  индикацией, счетчика, утеравл ющегх ) коммутатора, блока формировани  временной диаграммы, генератора, схемы сравнени , блока задержки, второго кодового преобразовател , Источнюоа информации, прин тые во внимание при экспертизе 1.ЗШ Тгсип9action Dnsirunnents апсэ( MeaCs .1975,т, 24, М 4, , 353-366. 2,Авторское свидетельство СССР до за вке М 2596308/24, 27.03,78,