SU1365084A1 - Устройство приоритета - Google Patents
Устройство приоритета Download PDFInfo
- Publication number
- SU1365084A1 SU1365084A1 SU864084704A SU4084704A SU1365084A1 SU 1365084 A1 SU1365084 A1 SU 1365084A1 SU 864084704 A SU864084704 A SU 864084704A SU 4084704 A SU4084704 A SU 4084704A SU 1365084 A1 SU1365084 A1 SU 1365084A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- inputs
- counter
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к устройствам приоритетного обслуживани , и может быть использовано при построении систем коллективного пользовани . Цель изобретени - повышение быстродействи устройства при маскировании части запросов. Устройство приоритета содержит регистр 1 за вок, элементы ИЛИ 4,7, элемент И 11, триггеры 6, 9, счетчик 8, генератор 10 импульсов, мультиплексор 12, блок 13 пам ти и дешифратор 3. За счет использовани блока 13 пам ти в каче- стве компаратора кодов приоритетов повьш1аетс быстродействие устройства при маскировании частиц запросов. Это достигаетс за счет записи в чейки блока 13 пам ти соответствующих замаскированным запросам кодов приоритета абонентов, которые подлежат обслуживанию. В результате в одном цикле работы устройства абоненты могут быть обслужены несколько раз в соответствии с их приоритетами. 1 ил. i (Л
Description
со
Oi
сл
о
00
4
Изобретение относитс к вычислительной технике, в частности к устройствам приоритетного обслуживани запросов, и может быть использовано при построении систем коллективного пользовани .
Цель изобретени - повышение быстродействи устройства при маскировании части запросов.
На чертеже представлена функциональна схема устройства.
Устройство приоритета содержит регистр 1 за вок, группу запросных входов 2 устройства, дешифратор 3, элемент ИЛИ 4, группу информационных выходов 5 устройства, триггер 6, зле- мент ИЛИ 7, счетчик 8, триггер 9,генератор 10 импульсов, элемент И 11, мультиплексор 12, блок 13 пам ти, группу кодовьк входов 14 устройства, вход 15 запуска и ответный вход 16 устройства, вход 17 режима работы устройства, вход 18 записи и вход 19 признака адреса устройства.
Устройство работает в двух режимах .
Задание кодов приоритета запросов В этом режиме на входе 17 режима работы устройства поддерживаетс низкий уровень напр жени , который переводит счетчик 8 в режим параллельного занесени информации. На вход 14 устройства устанавливают данные и по входу 19 формируетс (низким уровнем напр жени ) импульс, который через элемент И 11 поступает на счетный вход счетчика 8 и заносит в него информацию. Затем на вход 14 устанавливают необходимый код приоритета , который импульсом по входу 18 заноситс в блок 13 пам ти. Таким образом , прописываютс все чейки пам ти .
Анализ запросов от абонентов. В этом режиме на входе 17 поддерживают уровень логической 1. Счетчик 8 поэтому работает в режиме счета. На вход 15 запуска подают единичный импульс, который через элемент ИЛИ 7 обнул ет счетчик 8 и устанавливает триггер 6 в 1, что разрешает работу генератор 10 импульсов.
В закрытом состо нии генератор 10 импульсов поддерживает на своем выходе уровень логической 1. Логический О с выхода генератора 10 импульсов разрешает работу мультиплексора 12, на адресных входах которого
0
5
к этому времени сформирован код приоритета , записанный по нулевому адресу блока 13 пам ти. Если в выбранном по коду приоритета разр де регистра 1 за вок нет запроса, триггер 9 остаетс в нулевом состо нии, дешифратор 3 закрыт и на выходах 5 устрой- (5тва не по вл етс сигнал разрешени на обслуживание. Очередным фронтом частоты (из О в 1) счетчик 8 прибавит единицу. Мультиплексор 12 на :«,, врем выборки из блока 13 пам ти закрыт. С по влением следующего логического О с выхода генератора 10 импульсов начинаетс анализ следующего запроса, соответствующего коду приоритета, записанному в первом адресе блока 13 пам ти.
Если при анализе i-ro кода приоритета в i-M разр де регистра 1 за вок оказываетс 1, то триггер 9, установившись в 1, разрешает работу дешифратора 3 и на соответствующем выходе 5 устройства по вл етс сигнал разрешени на обслуживание i-ro абонента. Этот сигнал сбрасывает в О соответствующий разр д регистра 1 за вок и через элемент ИЛИ 4 устанав- 0 ливает в О триггер 6, что в свою очередь запрещает работу генератора 10 импульсов.
По окончании обслуживани i-ro абонента на ответном входе 16 устройства по вл етс положительный импульс который устанавливает счетчик 8 и триггер 9 в О, а триггер 6 - в 1, тем самым начина новый цикл анализа поступивших запросов.
По сравнению с известным устройством при маскировании части запросов в чейки блока 13 пам ти соответствующие замаскированным запросам занос тс коды приоритета остальных абонентов, т.е. кода наиболее приоритетных абонентов записываютс в несколько чеек пам ти. Это повышает быстродействие устройства и веро тность обслуживани высокоприоритетных запросов.
Б
0
5
55
Claims (1)
- Формула изобретениУстройство приоритета, содержащее регистр за вок, два элемента ИЛИ, элемент И, первый триггер, счетчик и генератор импульсов, причем группа единичных входов регистра за вок вл етс группой запросных входов устройства , первый и второй входы первого элемента ИЛИ соединены соответственно с входом запуска и ответным входом устройства,выход первого элемента ИЛИ соединен с входом сброса счетчика и единичным входом первого триггера, нулевой вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с группой выходов устройства, выход генератора импульсов соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика, о т л иплексора соединен с выходом генераго- ра импульсов, выход мультиплексора соединен с единичным входом второго триггера, нулевой вход которого соединен с выходом первого элемента ИЛИ, выход второго триггера соединен со стробирукицим входом дешифратора, группа выходов которого соединена с группой нулевых входов регистра за вок и группой информационных выходов устройства , группа адресных входов блока пам ти соединена с группой выходов счетчика, группа информационных вхочающеес тем, что, с целью по- 15 До блока пам ти соединена с группой вышени быстродействи устройства при маскировании части запросов, оно содержит второй триггер, мультиплексор, блок пам ти и дешифратор, при этом информационньпс входов мультиплексора соединена с группой выходов регистра за вок, группа адресных входов мультиплексора соединена с группой выходов блока пам ти и группой информационных входов дешифратора, инверсный стробирующий вход мульти-.20информационных входов счетчика и вл етс группой кодовых входов устройства , вход записи счетчика вл етс входом режима работы устройства, вход записи блока пам ти и второй вход элемента И в л етс соответственно входом записи и входом признака адреса устройства, выход первого триггера соединен с вхо- 25 дом запуска генератора импульсов ,До блока пам ти соединена с группойинформационных входов счетчика и вл етс группой кодовых входов устройства , вход записи счетчика вл етс входом режима работы устройства, вход записи блока пам ти и второй вход элемента И в л етс соответственно входом записи и входом признака адреса устройства, выход первого триггера соединен с вхо- дом запуска генератора импульсов ,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864084704A SU1365084A1 (ru) | 1986-07-10 | 1986-07-10 | Устройство приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864084704A SU1365084A1 (ru) | 1986-07-10 | 1986-07-10 | Устройство приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1365084A1 true SU1365084A1 (ru) | 1988-01-07 |
Family
ID=21244083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864084704A SU1365084A1 (ru) | 1986-07-10 | 1986-07-10 | Устройство приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1365084A1 (ru) |
-
1986
- 1986-07-10 SU SU864084704A patent/SU1365084A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1056194, кл. G 06 F 9/46, 1982. Авторское свидетельство СССР № 894710, кл. G 06 F 9/46, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1365084A1 (ru) | Устройство приоритета | |
SU1711164A1 (ru) | Устройство приоритета | |
SU1278869A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
SU1758643A1 (ru) | Устройство дл сравнени кодов | |
SU1160410A1 (ru) | Устройство адресации пам ти | |
SU1316050A1 (ru) | Буферное запоминающее устройство | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1305771A1 (ru) | Устройство управлени буферной пам тью | |
SU1596390A1 (ru) | Устройство буферной пам ти | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
SU1273936A2 (ru) | Многоканальное устройство ввода информации | |
SU1764055A1 (ru) | Устройство дл контрол информации | |
SU1166136A1 (ru) | Устройство дл определени координат максимума сигнала | |
RU1789993C (ru) | Устройство дл редактировани элементов таблиц | |
SU1608633A1 (ru) | Устройство дл сопр жени ЭВМ с дискретными датчиками | |
SU1410053A1 (ru) | Устройство дл асинхронной ассоциативной загрузки многопроцессорной вычислительной системы | |
SU1606972A1 (ru) | Устройство дл сортировки информации | |
SU1399750A1 (ru) | Устройство дл сопр жени двух ЦВМ с общей пам тью | |
SU1642474A1 (ru) | Устройство дл контрол последовательности событий | |
SU1681308A1 (ru) | Устройство дл моделировани многоканальных систем массового обслуживани | |
SU1092514A1 (ru) | Устройство дл коррекции программ | |
SU1168958A1 (ru) | Устройство дл ввода информации | |
SU1508227A1 (ru) | Устройство дл сопр жени ЭВМ с магистралью | |
SU1256007A1 (ru) | Устройство дл ввода информации | |
SU1298940A1 (ru) | Устройство выбора каналов |