SU1681308A1 - Устройство дл моделировани многоканальных систем массового обслуживани - Google Patents

Abstract

Изобретение относитс  к специализированным средствам вычислительной техники и может быть использовано дл  целей исследовани  функционировани  специализированных вычислительных машин динамической архитектуры. Цель изобретени  - расширение области применени  устройства за счет распределени  за вок по наименее загруженным каналам обслуживани  Устройство дл  моделировани  многоканальных систем массового обслуживани  Ъодержит N каналов обслуживани  за вок, каждый из которых содержит четыре элемента И, элемент задержки, элемент ИЛИ, триггер, формирователь импульсов и счетчик времени зан тости, блок управлени  временем обслуживани , содержащий генератор случайного потока импульсов и элементы задержки, дес ть элементов И, два регистра пам ти, три регистра адреса, два дешифратора, счетчик адреса, группу элементов И, генераторы входного потока за вок , тактовых импульсов, импульсов времени, четыре триггера, п ть элементов задержки, семь элементов ИЛИ, формирователь импульсов, счетчики времени цикла, потер нных и обслуженных за вок, группу мультиплексоров, два элемента НЕ, схему сравнени .1 ил. сл С

Description

Изобретение относитс  к специализированным средствам вычислительной техники/ а именно к устройствам дл  моделировани  систем, которые могут быть представлены в виде многоканальных систем массового обслуживани .

Цель изобретени  - расширение области применени  устройства за счет распределени  за вок по наименее загруженным каналам обслуживани .

На чертеже приведена схема устройства .

Устройство содержит каналы 1 обслуживани  за вок, каждый из которых состоит из триггера 2, первого 3 и второго 4 элементов И, элемента задержки 5, третьего элемента И 6, элемента ИЛИ 7, формировател  импульсов 8, блок управлени  временем обслуживани  9, состо щий из генератора случайного потока импульсов 10 и элементов 11 задержки, генератор 12 входного потока за вок , первый 13 и второй 14 элементы И, первый 15 и второй 16 элементы ИЛИ, первый 17 и второй 18 триггеры, входы 19, 20 задани  режима работы, каждый канал 1 обслуживани  за вок содержит четвертый элемент И 21 р счетчик 22 времени зан тости , а устройство содержит группу мультиплексоров 23, первый 24 и второй 25 регистры пам ти, схему 26 сравнени , генератор 27 тактовых импульсов, третий элемент И 28, счетчик 29 адреса, первый дешифратор 30, первый регистр адреса 31, четвертый элемент И 32, группу элементов И 33, третий элемент ИЛИ 34, формирователь 35 импульсов, первый элемент 36 заО

со

со о

00

держки, четвертый элемент ИЛИ 37, второй 38 и третий 39 элементы задержки, п тый 40 и шестой 41 элементы И, п тый 42 и шестой 43 элементы ИЛИ, четвертый элемент задержки 44, первый элемент НЕ 45, седьмой 46 и дев тый 47 элементы И, третий триггер 48, счетчик 49 потер нных за вок, счетчик 50 обслуженных за вок, второй 51 и третий 52 регистры адреса, второй дешифратор 53, четвертый триггер 54, дес тый элементы И 55, счетчик времени цикла 56, генератор 57 импульсов времени, вход 58запуска, второй элемент НЕ 59, восьмой элемент И 60, п тый элемент задержки 61, седьмой элемент ИЛИ 62.

Формирователь импульсов 8 каждого из каналов обслуживани  за вок 1 и формирователь 35 импульсов представл ют собой схемы, предназначенные дл  формировани  на своих выходах импульсов положительной (разрешающей) пол рности в случа х, когда на их входах по вл ютс  перепады сигналов из низкого в высокий уровень .

Устройство работает следующим образом

Перед началом моделировани  все триггеры 2 каналов 1 обслуживани  за вок установлены в единичные состо ни  (все каналы свободны). Триггеры 17, 48, 54 устройства , а также регистры 24, 25, счетчик адреса 29. регистры адресов 31,51, 52, счетчик потер нных 49 и счетчик обслуженных 50 за вок, счетчик времени цикла 57, счетчики времени зан тости 22 всех каналов обслуживани  за вок 1 установлены в нулевые состо ни . Состо ние триггера 18 безразлично ,

Обслуживание за вок в каналах обслуживани  за вок 1 может происходить в двух режимах: режим с детерминированным временем обслуживани , равным времени задержки в элементах задержки 5, режим со случайным временем обслуживани , определ емым блоком 9. Задание режима обслу- живани  осуществл ет триггер 18, установка которого в одно или другое состо ние осуществл етс  сигналами, поступающими по соответствующим входам 19 и 20.

Процесс обслуживани  за вки в каком- либо канале 1 обслуживани  за вок происходит следующим образом. При совпадении на входах элемента И 3 канала обслуживани  трех разрешающих сигналов: с выхода единичного состо ни  триггера 2 своего канала , с соответствующего выхода дешифратора 53 и с выхода единичного состо ни  триггера 17 устройства - за вка считаетс  прин той на обслуживание, При этом в канале сигнал с выхода элемента И 3 устанавливает в нулевое состо ние триггер 2 и поступает на вход элемента 5 задержки. Сигнал с инверсного выхода триггера 2 открывает элемент И 21 дл  прохождени 

сигналов с генератора импульсов времени 57 на вход счетчика времени зан тости 22 канала. Сигнал о выходе элемента И 3 поступает также на вход формировател  8, с выхода которого импульс,  вл ющийс 

признаком того, что за вка прин та на обслуживание каналом 1, поступает на вход элемента ИЛИ 15 устройства. С выхода элемента ИЛИ 15 импульс поступает на установку регистра адреса 52 в нулевое состо ние ( сбрасывает адрес канала, прин вшего за вку на обслуживание) и уставнавливает триггер 17 в г /левое состо ние.

При нулевом состо нии триггера 18 разрешающим сигналом с инверсного выхода открываетс  элемент И 4 и обслуживание за вок происходит с посто нным временем обслуживани . Через врем  задержки на элементе 5 сигнал за вки через элементы И

4 и ИЛИ 7 поступает на вход триггера 2 перевод  триггер 2 в единичное состо ние, что имитирует окончание обслуживани  за вки . При этом закрываетс  элемент И 21 канала дл  прохождени  сигналов с генератора импульсов времени 57 на счетчик времени зан тости 22 канала.

При единичном состо нии триггера 18, когда с его выхода на вход элемента И 6

канала 1 поступает разрешающий сигнал, с соответствующего данному каналу 1 выхода элемента задержки группы элементов задержки 11 блока 9 сигнал поступает на вход элемента И 6 канала 1 и далее через элемент

ИЛИ 7 на установку триггера 2 в единичное состо ние, имитиру  окончание обслуживани  за вки в канале.

Процесс моделировани  начинаетс  с подачи по входу 58 сигнала начала моделировани , который устанавливает триггер 54 в единичное состо ние. Разрешающий сигнал с пр мого выхода триггера 54 открывает элементы И 13 и 55. В результате импульсы с генератора 57 через элемент И 55 поступают на вход счетчика 56, в котором осуществл етс  подсчет времени, прошедшего с начала моделировани . В то же врем  импульсы входного потока за вок поступают от генератора 12 через элемент И 13 на

входы элементов И 14 и 46. Так, если хот  бы один из каналов обслуживани  за вок 1 свободен, то на выходе элемента ИЛИ 16 существует разрешающий сигнал, который открывает элемент И .14 дл  прохождени  очередного импульса входного потока за вок с генератора 12.

Далее осуществл етс  процесс поиска свободного канала обслуживани  за вок 1 с наименьшим адресом и минимальной загрузкой .

В этом случае очередной импульс вход- ного потока за вок с выхода элемента И 14 устанавливает в нулевое состо ние счетчик адреса 29 и в единичные состо ни  триггеры 17 и 48 и поступает на вход счетчика 50, увеличива  значение его кода на единицу, а пройд  ИЛИ 37, устанавливает в нулевые состо ние регистр 24. регистр адреса 31, а также, пройд  элемент ИЛИ 43, устанавливает в нулевые состо ни  регистр 25 и регистр адреса 51. Разрешающий сигнал с выхода единичного состо ни  триггера 17 открывает эпемент И 28 дл  прохождени  импульсов с генератора тактовых импульсов 27 на вход счетчика адреса 29. На выходах счетчика адреса 29 формируютс  двоичные коды адресов каналов обслуживани  за вок 1, которые дешифрируютс  дешифратором 30, При совпадении разрешающих сигналов с выхода единичного состо ни  триггера 2 первого (наимень- шего) по адресу свободного канала обслуживани  за вок 1 и с соответствующего ему выхода дешифратора 30 на выходе соответствующего данному каналу обслуживани  за вок 1 элемента И 33 по вл етс  сигнал, который поступает на соответствующий вход элемента ИЛИ 34. Этот сигнал с выхода элемента ИЛИ 34, пройд  формирователь импульсов 35 и элемент ИЛИ 370 осуществл ет начальную установку регист- ра 24 и регистра адреса 31, а лройд  элемент задержки 36, осуществл ет запись кода адресов свободного канала обслуживани  за вок 1 со счетчика адреса 29 в регистр адреса 31, и далее, с задержкой на элемент 38, этот же сигнал осуществл ет запись кода времени зан тости канала обслуживани  за вок 1, адрес которого установлен в данный момент на регистре адреса 31, со счетчика времени зан тости 22 этого канала 1 через мультиплексоры группы 23 в регистр 24. Таким образом, в регистре 24 записываетс  код времени зан тости первого (наименьшего) по адресу свободного канала 1. Далее сигнал с выхода элемента задержки 38, пройд  элемент задержки 39, поступает на элементы И 40 и 41. Так как в регистре 24 в этот момент находитс  код времени зан тости первого (наименьшего) по адресу свободного канала 1 среди кана- лов обслуживани  за вок, а регистр 25 находитс  в нулевом состо нии, то с выхода схемы сравнени  26 на вход элемента И 40 поступает запрещающий (низкого уровн ) сигнал. Однако, так как среди каналов обслуживани  за вок 1 найден только лишь первый свободный канал, то с пр мого выхода триггера 48 на второй вход элемента И 41 поступает разрешающий сигнал. Таким образом, сигнал с выхода элемента И 41 проходит элемент ИЛИ 42, устанавливает триггер 48 в нулевое состо ниеДзакрыва  тем самым элемент И 41) и, пройд  элемент ИЛИ 43, осуществл ет начальную установку (обнуление) регистра 25 и регистра адреса 51. С выхода элемента ИЛИ 42 сигнал с задержкой на элементе 44 осуществл ет запись кода времени зан тости первого (наименьшего ) по адресу свободного канала 1 обслуживани  за вок из регистра 24 в регистр 25, а кода адреса этого канала - из регистра адреса 31 в регистр 51 адреса.

В случае, если есть свободные каналы обслуживани  за вок 1, адреса которых больше, чем адрес канала, код которого записан в регистр адреса 51, то при по влении на соответствующем адресе следующего свободного канала 1 выходе первого дешифратора 30 разрешающего сигнала на выходе соответствующего элемента И группы элементов И 33 по вл етс  разрешающий сигнал, который, пройд  элемент ИЛИ 34, формируетс  в импульс на элементе 35, с выхода которого, пройд  элемент ИЛИ 37, обнул ет регистр адреса 31 и регистр 24. Этот же импульс с задержкой на элементе 36 производит запись кода адреса следующего свободного канала 1 со счетчика адреса 29 на регистр адреса 31 и далее, с задержкой на элементе 38, производит запись содержимого счетчика времени зан тости 22 канала 1, код адреса которого установлен на первом регистре адреса 31, в регистр 24.

Если значение кода времени зан тости (то есть загрузка) первого свободного канала 1, хран щегос  в регистре 25, равно или меньше значени  кода времени зан тости следующего свободного канала 1, хран щегос  в регистре 24. то на выходе схемы сравнени  26 существует запрещающий сигнал; в противном случае; если загрузка следующего свободного канала меньше загрузки первого свободного канала, то на выходе схемы сравнени  26 существует разрешающий сигнал. Тогда импульс с выхода элемента задержки 38 с задержкой на элементе 39 поступает на первые входы элементов И 40 и 41 и, при наличии разрешающего сигнала с выхода схемы сравнени  26. проходит элемент И 40, элемент ИЛИ 42 и с выхода элемента ИЛИ 43 обнул ет содержимое регистра 25 и регистра адреса 51, а с задержкой на элементе 44 осуществл ет запись кода времени зан тости следующего свобедного канала 1 с регистра 24 в регистр 25 и адреса этого канала - с регистра адреса 31 в регистр адреса 51.

В случае, если есть еще свободные каналы обслуживани  за вок 1, адреса которых больше адреса канала, код которого записан в регистр 51 адреса, то процесс определени  свободного канала с наименьшей загрузкой повтор етс , как только на соответствующем очередному свободному каналу 1 выходе дешифратора 30 по витс  разрешающий уровень сигнала.

При по влении на всех выходах единичных состо ний разр дов счетчика адреса 29 высоких уровней сигнала (код III...I), что соответствует по влению разрешающего сигнала на последнем выходе дешифратора 30, на выходе элемента И 32.по вл етс  разрешающий уровень сигнала. Если последний по адресу канал обслуживани  за вок свободен (на соответствующем входе элемента ИЛИ 16 разрешающий сигнал), то по окончании вышеописанного процесса проверки времени зан тости (загрузки) этого канала на минимальное значение по сравнению с временами зан тости (загрузки) свободных каналов 1, имеющих меньшие адреса, сигнал с выхода элемента задержки 44 поступает на вход элемента И 60. Атак как на двух других входах элемента И 60 присутствуют разрешающие сигналы, то с выхода этого элемента сигнал с задержкой на элементе 61 поступает на элемент ИЛИ 62. Если же последний канал обслуживани  за вок зан т (на входе элемента НЕ 59 нулевой сигнал ), то при по влении на выходе элемента И 32 разрешающего сигнала на выходе элемента И 47 формируетс  также разрешающий сигнал, который поступает на элемент ИЛИ 62. В обоих случа х с выхода элемента ИЛИ 62 формируетс  сигнал, который осуществл ет запись кода адреса канала с наименьшим временем зан тости, который хранитс  в регистре адреса 51, в регистр адреса 52. В результате на одном из выходов дешифратора 53 формируетс  разрешающий сигнал, по которому на выходе элемента И 3 выбранного канала обслуживани  за вок 1 формируетс  сигнал высокого уровн , (признак приема за вок на обслуживание каналом 1), который, сформировавшись на формирователе импульсов 8 и пройд  элемент ИЛИ 15, устанавливает в нулевые состо ни  регистр адреса 52 и триггер 17. На этом процесс поиска свободного канала обслуживани  за вок 1 с минимальной загрузкой дл  назначени  в него очередной за вки заканчиваетс .

Устройство готово к обслуживанию следующей за вки, если хот  бы один из каналов 1 свободен, ьсли же все каналы обслуживани  за вок 1 зан ты, то на выходе элемента ИЛИ 16 существует запрещающий сигнал, который, пройд  элемент НЕ 45, открывает элемент И 46 дл  прохождени  очередного импульса входного потока за вок с генератора 12 на вход счетчика потер нных за вок 49. В результате значение кода на счетчике 49 увеличиваетс  на единицу. В

0 конце цикла моделировани  значение кода на счетчике 49 показывает число необслуженных за вок входного потока за заданный цикл,

Окончание моделировани  происходит

5 по истечении времени цикла моделировани  (Тц), когда наступает переполнение сметчика 56. В этом случае сигнал с выхода счегчика времени цикла 56 устанавливает триггер 54 в нулевое состо ние, закрыва 

0 тем самым элементы И 13 и 55. На счетчиках 49 и 50 хран тс  коды, соответствующие числу потер нных и обслуженных за вок соответственно за цикл моделировани .

Статические характеристики работы

5 многоканальной СМО вычисл ютс  известными методами на основе показаний счетчиков .

Claims (1)

1. Формула изобретени  Устройство дл  моделировани  много0 канальных систем массового обслуживани , содержащее каналы обслуживани  за вок, каждый из которых состоит из триггера, первого , второго элементов И, элемента задержки , третьего элемента И, элемента ИЛИ,

   5 формировател  импульсов, блок управлени  временем обслуживани , генератор входного потока за вок, первый и второй элементы И, первый и второй элементы ИЛИ, первый и второй триггеры, в к-аждом

   0 канале обслуживани  за вок пр мой выход триггера соединен с первым входом первого элемента И, выход которого соединен с нулевым входом триггера, входом формировател  импульсов и входом элемента задер5 жки, выход элемента задержки соединен с первым входом второго элемента J/I, выход третьего элемента И подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом второго элемента И,

   0 выход элемента ИЛИ соединен с единичным входом триггера, выход генератора входного потока за  вок устройства соединен с первым входом первого элемента И устройства, выход которого подключен к первому входу

   5 второго элемента И устройства, выход формировател  импульсов каждого канала обслуживани  за вок соединен с соответствующим входом первого элемента ИЛИ устройства, пр мой выход триггера каждого канала обслуживани , за вок соединен с соответствующим входом второго элемента ИЛИ устройства, выход которого подключен к второму входу второго элемента И устройства, единичный и нулевой входы первого триггера устройства соединены соответственно с выходом второго элемента И устройства и с выходом первого элемента ИЛИ устройства, пр мой выход первого триггера устройства подключен к вторым входам первых элементов И всех каналов обслуживани  за вок, пр мой выход второго триггера устройства соединен с первыми входами третьих элементов И всех каналов обслуживани  за вок, вторые входы которых подключены соответственно к выходам блока управлени  временем обслуживани , нулевой выход второго триггера устройства соединен с вторым входами вторых элементов И всех каналов обслуживани  за вок, единичный и нулевой входы второго триггера устройства  вл ютс  входами выбора режима работы устройства, о т- личающеес  тем, что, с целью расширени  области применени  устройства за счет распределени  за вок по наименее за- груженным каналам обслуживани , каждый канал обслуживани  за вок дополнительно содержит четвертый элемент И и счетчик времени зан тости, а устройство дополнительно содержит группу мультиплексоров, первый и второй регистры пам ти, схему сравнени , генератор тактовых импульсов, с третьего по дес тый элементы И, счетчик адреса, два дешифратора, три регистра адреса , группу элементов И с третьего по седьмой элементы ИЛИ формирователь импульсов , п ть элементов задержки, два элемента НЕ, третий и четвертый триггеры, счетчик потер нных за вок, счетчик обслуженных за вок, счетчик времени цикла, re- нератор импульсов времени, причем в каждом канале обслуживани  за вок инверсный выход триггера соединен с первым входом четвертого элемента И, выход которого соединен со счетным входом счетчика времени зан тости, одноименные адресные выходы счетчиков времени зан тости всех каналов обслуживани  за вок соединены соответственно с информационными входами соответствующего мультиплексора труп- пы, выходы которых подключены соответствен но к разр дным входам первого регистра пам ти устройства, разр дные выходы первого и второго регистров пам ти соединены соответственно с информацией- ными входами первой и второй групп схемы сравнени , разр дные выходы первого регистра пам ти соединены также с соответствующими разр дными входами второго регистра пам ти, выход генератора тактовых импульсов соединен с первым входом третьего элемента И устройства, второй вход которого подключен к пр мому выходу первого триггера устройства, выход третьего элемента И устройства соединен со счетным входом счетчика адреса, разр дные выходы которого соединены соответственно с информационными входами первого дешифратора, разр дными входами первого регистра адреса и с входами четвертого элемента И устройства, выходы первого дешифратора подключены соответственно к первым входам элементов И группы, вторые входы которых соединены соответственно с пр мыми выходами триггеров каналов обслуживани  за вок, выходы элементов И группы соединены с соответствующими входами третьего элемента ИЛИ устройства, выход которого подключен ко йходу формировател  импульсов устройства, выход которого подключен к входу первого элемента задержки и к первому входу четвертого элемента ИЛИ устройства, выход первого элемента задержки устройства соединен с входом записи первого регистра адреса и с входом второго элемента задержки устройства , выход которого подключен к входу записи первого регистра пам ти и к входу третьего элемента задержки устройства, выход которого соединен с первыми входами п того и шестого элементов И устройства, выход четвертого элемента ИЛИ устройства соединен с входами начальной установки первого регистра пам ти и первого регистра адреса, выходы п того и шестого элементов И устройства подключены соответственно к первому и второму входам п того элемента ИЛИ устройства, выход которого соединен с первым входом шестого элемента ИЛИ устройства и входом четвертого элемента задержки устройства выход второго элемента ИЛИ устройства подключен к входу первого элемента НЕ, выход которого соединен с первым входом седьмого элемента И устройства, второй вход которого соединен с выходом первого элемента И устройства , выход четвертого элемента И устройства подключен к первым входам восьмого и дев того элементов И устройства , единичный вход третьего триггера устройства соединен с выходом второго элемента И устройства, а нулевой вход третьего триггера устройства соединен с выходом п того элемента ИЛИ устройства, второй вход шестого элемента И устройства подключен к пр мому выходу третьего триггера устройства, второй вход п того элемента И устройства соединен с выходом больше схемы сравнени , выход седьмого элемента И устройства соединен со счетным

   входом счетчика потер нных за вок, выход второго элемента И устройства подключен к входу начальной установки счетчика адреса, вторым входом четвертого и шестого элементов ИЛИ устройства, счетному входу счетчика обслуженных за вок, разр дные выходы первого регистра адреса соединены соответственно с разр дными входами второго регистра адреса и адресными входами мультиплексоров группы, выход шестого элемента ИЛИ устройства подключен к входам начальной установки второго регистра пам ти и второго регистра адреса, входы записи которых соединены с выходом четвертого элемента задержки устройства и вторым входом восьмого элемента И, разр дные выходы второго регистра адреса подключены соответственно к разр дным входам третьего регистра адреса, разр дные выходы которого соединены с соответствующими информационным входами второго дешифратора, выходы которого подключены соответственно к третьим входам первых элементов И каналов обслуживани  за вок, единичный вход четвертого триггера  вл етс  входом, запуска устройства , а пр мой выход четвертого триггера уст- ройства соединен с первым входом

   дес того элемента И устройства и с вторым входом первого элемента И устройства, вы: ход дес того элемента И устройства подключен к счетному входу счетчика времени

   цикла и вторым входам четвертых элементов И всех каналов обслуживани  за вок, выход переполнени  счетчика времени цикла соединен с нулевым входом четвертого триггера устройства, а выход генератора им,пульсов времени подключен к второму входу дес того элемента И устройства, выхрд первого элемента ИЛИ устройства соединен с входом начальной установки третьего регистра адреса, пр мой выход триггера последнего канала обслуживани  за вок соединен с входом второго элемента НЕ и с третьим вхс ом восьмого элемента И устройства, второй вход дев того элемента И устройства соединен с выходом второго элемента

   НЕ, а выход восьмого элемента И устройства подключен к входу п того элемента задержки устройства, выход которого и выход дев того элемента И устройства соединены соответственное первым и вторым входами

   седьмого элемента ИЛИ устройства, выход которого подключен к входу записи третьего регистра адреса.