SU1224804A1 - Устройство дл формировани адреса пам ти - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники. Цель изобретени  - повьпиение быстродействи . Цель достигаетс  соответствующими св з ми между двум  регистрами, коммутатором и элементом ИЛИ, из кото- рьгх состоит схема устройства. Изобретение предназначено дл  использовани  в устройствах пам ти вычислительных систем, разр дность адреса которых ограничена. 1 шт. to to 4;: 00

Description

1

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в устройствах пам ти вычислительных систем, разр дность адреса которых ограничена.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На чертеже изображена схема устройства .

Устройство содержит регистры 1 и 2, коммутатор 3, элемент ИЛИ 4, входы 5 адреса устройства, 6 записи и 7 считывани  устройства, выходы 8 старших разр дов и 9 младших разр дов адреса устройства, вход 10 признака вывода старших разр дов адреса устройства.

Устройство работает следующим образом.

На вход 5 устройства подаетс  адрес , значение которого соответствует коду, которьгй должен быть згшиса в регистр 2, а на вход 7 устройства подаетс  сигнал чтени  пам ти, п которому элемент ИЛИ 4 вырабатывает сигнал записи, поступаюпщй на синхровход регистра 1. Таким образо в регистр 1 будет записана информаци  о старших адресах физической пам ти.

По сигналу,поступающему с входа 10, информаци  с выхода регистра 1 записываетс  в регистр 2. Разр дность регистров 1 и 2 равва разр дности Рд адресного слова устройства Разр дность информационных входов

и выхода Р| коммутатора св зана с

к

Р. следующим соотношением Рд М Р

,

где М - количество информационных входов коммутатора.

Выходы с первого по М-й второго регистра имеют разр дность Р, и подключены к соответствуюЕЩм входам коммутатора 3.

Формирование физического адреса осуществл етс  следующим образом.

На вход 5 устройства поступает

., р дов выхода которого ответственно jc управл комкгутатора и к выход р дов адреса устройст мутатора подключен к

др разр дов .адреса устро ционные входы коммута цо М-й подключены к в регистра соответствен по М-й, где М - колич

jg ционньр : входов коммут вход второго регистра входу признака вывода

логический адрес, на входы 6 или 7 до адреса устройства

2248041

сигнал записи или считывани  соответственно , адрес записываетс  в регистр 1 и его младшие разр ды rto- ступают на выход 9 устройства. Стар- 5 шие разр ды логического адреса в количестве

ff og М поступают на управл ющий вход коммутатора 3 и управл ют коммутацией на выход 8 устройства информации с соответст- 10 нующего выхода регистра 2.

Совокупность младших разр дов регистра 1 и разр дов с выхода коммутатора 3 образуют физический адрес )5 устройства, разр дность которого превышает исходную величину Р при соответствующем выборе параметра .М.

Claims (1)

1. Формула изобретени 

   20

   Устройство дл  формировани  адреса пам ти, содержащее два регистра, коммутатор и элемент ИЛИ, причем выход первого регистра ,подключен к ,

   35 информационному входу второго регистра , отличающеес  тем, что, с целью повышени  быстродействи , ир1формационный вход первого регистра подключен к адресному ДУ устройства, входы записи и считывани  которого подключены к вхо-- дам элемента ИЛИ, выход которого подключен к синхровходу первого регистра , перва  и втора  группы раз ., р дов выхода которого подключены соответственно jc управл ющему входу , комкгутатора и к выходу младпих разр дов адреса устройства, выход коммутатора подключен к выходу старших

   др разр дов .адреса устройства, информационные входы коммутатора с первого цо М-й подключены к выходам второго регистра соответственно с первого . по М-й, где М - количество информа jg ционньр : входов коммутатора, синхровход второго регистра подключен к входу признака вывода старших разр /

   Составитель М.Силин Редактор Н.Слобод ник Техред Н.Вонкало

   Заказ 1953/48 Тираж 671Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   Корректор В.Синицка