SU1167752A1 - Устройство дл формировани частотно-манипулированного сигнала - Google Patents

Устройство дл формировани частотно-манипулированного сигнала Download PDF

Info

Publication number
SU1167752A1
SU1167752A1 SU772495094A SU2495094A SU1167752A1 SU 1167752 A1 SU1167752 A1 SU 1167752A1 SU 772495094 A SU772495094 A SU 772495094A SU 2495094 A SU2495094 A SU 2495094A SU 1167752 A1 SU1167752 A1 SU 1167752A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
switch
adder
memory block
Prior art date
Application number
SU772495094A
Other languages
English (en)
Inventor
Ростислав Олегович Онищенко
Владимир Васильевич Светличный
Валерий Васильевич Швыдкий
Original Assignee
Предприятие П/Я В-2188
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2188 filed Critical Предприятие П/Я В-2188
Priority to SU772495094A priority Critical patent/SU1167752A1/ru
Application granted granted Critical
Publication of SU1167752A1 publication Critical patent/SU1167752A1/ru

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЧАСТОТНО-МАНИПУЛИРОВАННОГО СИГНАЛА, содержащее последовательно соединенные входной коммутатор, распределитель импульсов и выходной коммутатор, отличающеес  тем, что, с целью повышени  точности формировани , введены блок пам ти и последовательно соединенные оперативный запоминающий блок и сумматор, к второму входу которого подключен выход блока пам ти, входы которого соединены ; соответственно с вторым выводом входного коммутатора и выходом оперативного запоминающего блока, вход которого соединен с выходом сумматора и вторым входом выходного коммутатора.

Description

Изобретение относитс  к электросв зи и может использоватьс  в мно|гоканальных системах передачи дан|ных . Известно устройство дл  формиров . ;Ни  частотно-манипулированного сигн ла, содержащее, последовательно сое диненные входной коммутатор, распре делитель импульсов и выходной коммутатор Л Однако в этом устройстве наблюдаетс  недостаточна  точность форми ровани . Цель изобретени  - повышение точ ности формировани . Цель достигаетс  тем, что в устр ство дл  формировани  частотно-мани лированного сигнала, содержащее последовательно соединенные входной коммутатор, распределитель импульсо и выходной коммутатор, введены блок пам ти и последовательно соединенные операти нь запоминающий блок и сумматор, к второму входу .которого подключен вь1ход блока пам ти, входы соединены соответственно с вторьм выходом коммутатора и выходом оперативного запоминаю щего блока, вход которого соединен ВЫХОДСМ4 сумматора и вторым входрм выходного кслмутатора. На чертеже показана структурна  электрическа  схема предлагаемого устройства; Устройство дл  формировани  частотно-манипулированного сигнала содержит входной коммутатор 1, распре литель 2 импульсов, выходной коммут тор 3, блок 4 пам ти, оперативный запоминающий блок 5 и сумматор 6. Устройство работает следующим образом . Двоичные сигналы, поступг ющие от источников информации, в виде потенциального кода (логического О или логической ) объедин ютс  входным коммутатором 1. На групповом выходе входного коммутатора 1 образуетс  импульсна  последовательность, отражающа  за врем  пол рность входной информации каждого источника , при этом каждому источнику отводитс  свой подынтеграл ; . в интервале Синхронно с работой входного коммутатора 1 осуществл етс  вывод чисел из оперативного запоминающего блока 5, которьй состоит из m N разр дных регистров, входы и вг.коды которых  вл ютс  его входом и выходом . При этом запись и считывание чисел с оперативного запоминающего блока 5 происходит параллельно. Выведенное из блока 5 число поступает на сумматор 6 и на блок 4 пам ти, на который одновременно поступает многоканальный сигнал с вь1хода входного коммутатора 1. На выходе блока 4 пам ти формируетс  число а , подающеес  дл  суммировани  на сумматор 6. С выхода сумматора 6 результат поступает дл  записи на вход блока 5. С выхода старшего разр да сумматора 6 сигнал проходит на выходной коммутатор 3 и после дополнительной фильтрации - в канал св зи.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЧАСТОТНО-МАНИПУЛИРОВАННОГО СИГНАЛА, содержащее последовательно соединенные входной коммутатор, распредели тель импульсов и выходной коммутатор, отличающееся тем, что, с целью повышения точности формирования, введены блок памяти и последовательно соединенные оперативный запоминающий блок и сумматор, к второму входу которого’ подключен выход блока памяти, входы которого соединены ; соответственно с вторым выводом входного коммутатора и выходом оперативного запоминающего блока, вход которого соединен с выходом сумматора и вторым входом выходного коммутатора.
    1167752 Ί
    I
SU772495094A 1977-06-13 1977-06-13 Устройство дл формировани частотно-манипулированного сигнала SU1167752A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772495094A SU1167752A1 (ru) 1977-06-13 1977-06-13 Устройство дл формировани частотно-манипулированного сигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772495094A SU1167752A1 (ru) 1977-06-13 1977-06-13 Устройство дл формировани частотно-манипулированного сигнала

Publications (1)

Publication Number Publication Date
SU1167752A1 true SU1167752A1 (ru) 1985-07-15

Family

ID=20712772

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772495094A SU1167752A1 (ru) 1977-06-13 1977-06-13 Устройство дл формировани частотно-манипулированного сигнала

Country Status (1)

Country Link
SU (1) SU1167752A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент GB № 1268327, кл. Н 4 Р, 1972. *

Similar Documents

Publication Publication Date Title
SU1167752A1 (ru) Устройство дл формировани частотно-манипулированного сигнала
SU558658A3 (ru) Устройство дл передачи цифровой информации
SU845811A3 (ru) Временной коммутатор
SU374586A1 (ru) Генератор рекуррентной последовательности с самоконтролем
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU1081637A1 (ru) Устройство дл ввода информации
SU1683017A1 (ru) Устройство дл формировани контрольного кода по модулю два
SU882016A1 (ru) Приемник интервально-кодовых сигналов
SU663113A1 (ru) Двоичный счетчик
SU720507A1 (ru) Буферное запоминающее устройство
SU690646A1 (ru) Устройство дл передачи и приема дискретной информации
SU1249583A1 (ru) Буферное запоминающее устройство
SU1220011A1 (ru) Устройство дл многоканальной магнитной записи и воспроизведени последовательности импульсов
SU1509992A1 (ru) Устройство дл цифровой магнитной записи
SU511604A1 (ru) Устройство дл считывани информации
SU1675948A1 (ru) Устройство дл восстановлени тактовых импульсов
SU1338020A1 (ru) Генератор М-последовательностей
SU1633494A1 (ru) Устройство дл декодировани фазоманипулированного кода
SU1300650A1 (ru) Устройство дл контрол регенератора цифровой системы св зи
SU1185633A1 (ru) Устройство дл передачи-приема информации
SU959058A1 (ru) Устройство дл ввода информации
SU882005A1 (ru) Блок выделени каналов дл устройства ввода информации
SU1714612A1 (ru) Устройство дл обмена информацией
SU568175A1 (ru) Многоканальный приемник вспомогательных сигналов в системе св зи с импульснокодовой модул цией
SU544161A1 (ru) Устройство фазировани аппаратуры передачи информации циклическим кодом