Изобретение огноситс к вычислиrenь ной технике и может быть использовано npi построении БЗУ в подсистемах ввода измерительной информации.. Известно буферное запоминаюшее ус1ч poiDcTBo (БЗУ), содержащее блок пам ти и блок фо1 лировани адреса, соед нш1ный с управл ющими входами устройствв и ; с адресными входами блoкa пам ти Til , Однако это устройство обладает устойчивостью к отказам блоха пам ги , что приводит к -искажемн м и tt данных. Наиболее близким к изобретению до ге}шической сущности вл етс ,БЗУ,содержащее накопитель, соединенный с информационными входами и выходами ус тpoficTBa , счетчики адреса записи и чтени входы которых подключены К управл ю щим входам БЗУ, а вь1ходы соединены с ад1:1есными входами накопител 2 . Однако в известном устройстве отказы разр дных сечений, что вл етс наиболее характерным .отказом при йсполь зоЕ.ании интегральных микросхем пам ти , привод т к полной потере данных определенного канала измерительной систеЛт мы, если эти данйые хран тс в блоке Па м ти в упакованном виде, т.е. в одной . чейке пам ти записано несколько слов различных каналов. Цель изобретени - повышение надеж ности (при отказах разр дных сечений) за счет перераспределени данных между инфор лационными каналами. Поставленна цель достигаетс тем, что в буферное запоминающее устройство , содержащее накопитель, входы которого подключены к выходам адресного блока, входы адресного блока вл ютс управл к цими входами ус тройства, дополнительно введены первый и второй счетчики , входы которых подключены к соответствующим входам адресного блока, и первый и второй блоки коммутации, управл ющие входы которых подключены к выходам соответствующих счетчиков, информационные входы накопител подшно чены к выходам первого блока коммутаци информационные входы которого вл ютс информационнвми входами устройства, выходы накопител подключены к информа ционным ьходам второго блока коммутаци выу.оды которого вл ютс информационны ми выходами устройства. Кроме блок коммутации содержи ма1рицу элементов И, дешифратор и регистр , входы которого вл ютс информанионньп ш входами блока коммутации, ВХОДЫ дещифратора вл ютс управл кшшми входами блок(э коммутации, первые входы элементов И каждого cronGua матрицы объединены и подключены к соогветсгвующему выходу регистра, вторые входы элементов И каждой строки матрицы подключены к вторым входам соответс юинх элементов Идругих строк мат .рицы и подключены к соответствующим выходам дещифратора, выходы элементов И каждой Матрицы строки матрицы объединены и вл ютс выходами блока коммутации . На фиг. 1 показана структурна cxeivia предлагаемого устройства; на фиг. 2 структура блока коммутации; на фиг. 3 структура второго блока коммутации; на фиг. 4 - схема матрицы: элементов И. Устройство содержит накопитель 1, информационные входы 2 накопител , блок 3 коммутации, выходы-накопител ;4, блок 5 К1 лмутации, адресный блок 6, счетчики 7 и 8 с сответствуклцими выходами 9 и 10, управл ющий вход 11 мо ,дификации адреса записи, управл ющий вход 12 моди кации адреса считывани и управл кший вход 13 задани режима. Блок 6 содержит счетчики адреса записи и чтени , выходы которых соединены с входами элементов И-ИЛ И по числу адреса, а другие входы элементов И-ИЛИ подключены пр мо и через инвертор к входу 13. Блоки 3 и5 коммутации содержат регистр 14, дешифратор 15 и матрицу 16элементов И, выходы 18 и входы 19 матрицы 16. Матрица 16 содержит-п х п элементов И 20, где И - разр дность чейки пам ти. Одни входы К элементов 20 И объединены и подключены к соответствующему входу 17.Выходы элементов 20, соедшенных с разными входами 17и разными входами 19 подключены к одному тому же выходу 18. Каждый из входов 19 также подключен к п элементами И 2О. Причем к входу 19с номером К подключаютс другие входы элементов 2О, сто щих на пересечении выходов 18с номером строки и входа 17 с HfHviepoM столбца, при этом номера i j, и К св зывает зависимость, описываема выражением (1 ). На фиг. 2 - 4 в скобках показана нумераци разр дов К h - 1 - (-1 4-1 ), если + - 1 . l2n - 1 - (i + J ), если 1 + - 1. Модуль счета счетчика 7 и 8 равен копичесгву слов по числу информационных каналов, размещаемых в одной чейке па ти накопител . Э1 Входы 19 матрицы 16 бдоки 3 комму тации подключены к выходам дешифратора 15 в пор дке возрастани н( иеров, причем подключаетс к дешифратору каждый р-й вход 19 начина с нулевого. В бпоке 5 ксммутаиии пор док соединений входов 19 обратный, т.е. выходы деши4и рагора 15 в пор дке возрастани номеров соединены с каждым р-м входом 19 в пор дке убьгаани нскмеров нулевого .. Устройство работает следующим образом , V При записи информации на информада-OHHbie входь устройства подаетс ёходное слово, которое содержит данные от нескольких П /р измерительных каналов, причём все измерени представл ютс словами одинаковой разр дности р. Одновременно на вход 13 поступает сигнал операции Запись. При помощи этого сигнала с выхода адресного блока 6 на адрёсныё входы накопител 1 подаетс адрес записи, после ;чего в выбранную чейку пам ти записываетс входное словно, которое проходит через блок 3 без преобразовани , тик как с выхода счетчика 7 на входы дешифратора 15 подаетс нулевой код, В результате этого нулевой вход 19 разрешает прохождение инфор мации из регистра 14 блока 3 через элементы И 20 без сдвига. После этого сигиалом модификации адреса записи .пос тупающим на вход 11, модифицируетс адрес записи, формируемый блоком 6, и содержимое счетчика 7. При записи сле . дующего входного слова код счетчика 7 68 создает разрешающий сигнал на следующем (первом) выходе дешифратора 15 блока 3, который поступает на Р-Й уп равл ющий вход 19, разрешающий прохождение информации из регистра 14 на выходы 18 со сдвигом на Р разр дов, т.е. данные первого канала занимают место данных последнего канала, а данные остальных каналов сдвигаютс , занима место данных предыдущего 1санала. Если одно из разр дных сечений накопител 1 отказывает, то .сечение проходит ереэ даннне нескольких каналов, упакованных в одно слово, а не через данные одного канала. Тем самым потери информации распредел ютс между нескопькими каналами . При чтении информации из устройства производитс - сдвиг в обратаую сторону, тем самым восстанавливаетс исходный формат входных данных. Дл осуществлени обратного Ьдвига используетс блок 5 коммутации, управл емый счетчиком 8. Оба блока 3 и 5 идентичны и отличаютс друг от друга только пор дком соединени управл ющих входов 19 матрицы 16 с выходами дешифратора 15. Содержимое счетчика 8 модифицируетс после каждого цик;ла чтени сигналом модификаци адрёбй|чтени , поступающего на вход 12. Предлагаемое устройство позвол ет повысить надежность устройства и избежать полной потери данных одного канала при отказе разр дного сечени .за счет распределени этих потерь между несколькими каналами, что при избыточности измерительной информаци вл етс допустимым в определенных пределах.
.г.