KR960012890A - 전전자 교환기의 피씨엠 데이터 송신회로 - Google Patents

전전자 교환기의 피씨엠 데이터 송신회로 Download PDF

Info

Publication number
KR960012890A
KR960012890A KR1019940023337A KR19940023337A KR960012890A KR 960012890 A KR960012890 A KR 960012890A KR 1019940023337 A KR1019940023337 A KR 1019940023337A KR 19940023337 A KR19940023337 A KR 19940023337A KR 960012890 A KR960012890 A KR 960012890A
Authority
KR
South Korea
Prior art keywords
circuit
signal
data
register
clock
Prior art date
Application number
KR1019940023337A
Other languages
English (en)
Other versions
KR970005265B1 (ko
Inventor
임의영
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019940023337A priority Critical patent/KR970005265B1/ko
Publication of KR960012890A publication Critical patent/KR960012890A/ko
Application granted granted Critical
Publication of KR970005265B1 publication Critical patent/KR970005265B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/30—PCM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electronic Switches (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 전전자 교환기에 사용가능한 피씨엠 데이터 송신회로에 관한 것으로, 이를 해결하기 위해 전전자 교환기의 데이터 송신회로에 있어서; 8비트 용량을 가지고 레지스터를 다수개 구비한 레지스터 회로; 인가되는 제어신호에 응답하여 어드레스 신호 및 데이터를 수신하여 상기 레지스터 회로내의 레지스터중 어느 하나를 선택하기 위한 선택신호와 선택된 레지스터에 입력 데이터를 제공하기 위한 레지스터 선택회로; 시스템 제어부로부터 라이트 신호와 리셋신호를 수신하고 인가되는 클럭신호에 응답하여 상기 레지스터 회로의 출력 데이터를 카운팅 및 다중화하여 전송될 피씨엠 데이터의 어드레스를 발생하는 어드레스 발생회로; 프레임 동기신호 및 시스템 클럭을 분주하여 상기 클럭 펄스 및 신호를 제공하며 변환용 클럭을 발생하는 클럭 분주회로 변환용 클럭에 응답하여 인가되는 병렬 피씨엠 데이터를 직렬데이터로 변환하는 변화회로를 포함하도록 구성된다.

Description

전전자 교환기의 피씨엠 데이터 송신회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 피씨엠 데이터 송신회로도.
제2도는 본 발명에 의한 전전자 교환기의 피씨엠 데이터 송신회로도.
제3,4,5,6,7,8 및 9도는 각기 제2도중 레지스터 선택회로(100), 레지스터 회로(200), 어드레스 발생회로(300), 레지스터 선택제어회로(400), 클럭분주회로(500), 병/직렬 변환회로(600) 및 루프 백 시험회로(700)를 보여주는 세부 블럭도이다.

Claims (2)

  1. 시스템 제어부와 전송될 피씨엠 데이터를 저장하고 있는 메모리를 구비한 전전자 교환기의 데이타 송신회로에 있어서 : 8비트 용량을 가지고 레지스터를 다수개 구비한 레지스터 회로 ; 인가되는 제어신호에 응답하여 어드레스 신호 및 데이터를 수신하여 상기 레지스터 회로내의 레지스터중 어느 하나를 선택하기 위한 선택신호와 선택된 레지스터에 입력 데이터를 제공하기 위한 레지스터 선택회로 ; 시스템 제어부로부터 라이트 신호와 리셋신호를 수신하고 인가되는 클럭펄스에 동기하여 상기 레지스터 선택회로에 상기 제어신호를 제공하는 레지스터 선택제어회로 ; 인가되는 클럭신홍 응답하여 상기 레지스터 회로의 출력데이터를 카운팅 및 다중화하여 전송될 피씨엠 데이터의 어드레스를 발생하는 어드레스 발생회로 ; 프레임 동기신호 및 시스템 클럭을 분주하여 상기 클럭펄스 및 신호를 제공하며 변환용 클럭을 발생하는 클럭 분주회로 ; 상기 변환용 클럭에 응답하여 인가되는 병렬 피씨엠 데이터를 직렬데이터로 변환하는 변환회로를 포함함을 특징으로 하는 전전자 교환기의 피씨엠 데이터 송신회로.
  2. 제1항에 있어서, 상기 레지스터 회로는 8비트 레지스터 32개를 각기 가지는 제1,2 레지스터로 구성됨을 특징으로 하는 전전자 교환기의 피씨엠 데이터 송신회로.
    <DF ID=제1항에 있어서, 상기 변환회로는 32×8비트의 레지스터 2개를 포함하여, 2군의 각기 다른 PCM 데이터를 각각 다른 신호선을 통해 출력하는 것을 특징으로 하는 전전자 교환기의 피씨엠 데이터 송신회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023337A 1994-09-15 1994-09-15 전전자 교환기의 피씨엠 데이터 송신회로 KR970005265B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023337A KR970005265B1 (ko) 1994-09-15 1994-09-15 전전자 교환기의 피씨엠 데이터 송신회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023337A KR970005265B1 (ko) 1994-09-15 1994-09-15 전전자 교환기의 피씨엠 데이터 송신회로

Publications (2)

Publication Number Publication Date
KR960012890A true KR960012890A (ko) 1996-04-20
KR970005265B1 KR970005265B1 (ko) 1997-04-14

Family

ID=19392836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023337A KR970005265B1 (ko) 1994-09-15 1994-09-15 전전자 교환기의 피씨엠 데이터 송신회로

Country Status (1)

Country Link
KR (1) KR970005265B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413788B1 (ko) * 1997-10-30 2004-04-03 삼성전자주식회사 여러 배속모드로 재생가능한 디지털 디스크 재생장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413788B1 (ko) * 1997-10-30 2004-04-03 삼성전자주식회사 여러 배속모드로 재생가능한 디지털 디스크 재생장치

Also Published As

Publication number Publication date
KR970005265B1 (ko) 1997-04-14

Similar Documents

Publication Publication Date Title
KR970049636A (ko) 데이타 전송 시스템 및 그 방법
US4899339A (en) Digital multiplexer
US5113368A (en) Circuit for delaying at least one high bit rate binary data train
KR0144326B1 (ko) 12*12 에스티에스-1 스위치
KR960012890A (ko) 전전자 교환기의 피씨엠 데이터 송신회로
JPS6188626A (ja) 時分割多重信号生成回路
KR970024666A (ko) 피씨엠 데이타 지연회로
JP2766006B2 (ja) エラスティック・ストア方式
KR960000130B1 (ko) 다중가입자 접속시의 전송속도차 보상 회로
SU1716497A1 (ru) Генератор логико-динамического теста
JP2623519B2 (ja) 時間スイツチ回路
KR970025268A (ko) 소용량 전전자교환기에 있어서 시험기능이 구비된 스위칭장치
SU1083174A1 (ru) Многоканальное устройство св зи дл вычислительной системы
SU1714612A1 (ru) Устройство дл обмена информацией
JP2001282186A (ja) Ｌｅｄ表示装置
KR0143156B1 (ko) 전전자 교환기의 타임 스위치
KR0168921B1 (ko) 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로
JPH0630513B2 (ja) デ−タ伝送バツフア回路
KR970051119A (ko) 선입선출 버퍼 메모리 장치 및 그 상태 플래그 발생방법
JPS58151745A (ja) ル−プ式デ−タハイウエイの同期装置
JPH06101715B2 (ja) 多重・分離方式
JPS6174496A (ja) 回線編集方式
JPH02137431A (ja) データ多重方式
KR970056147A (ko) 동기식 전송시스템에서 시험 액세스를 위한 3x6N 교차 스위칭 장치
JPH0832588A (ja) 多重化回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee