KR0144326B1 - 12*12 에스티에스-1 스위치 - Google Patents

12*12 에스티에스-1 스위치

Info

Publication number
KR0144326B1
KR0144326B1 KR1019930027100A KR930027100A KR0144326B1 KR 0144326 B1 KR0144326 B1 KR 0144326B1 KR 1019930027100 A KR1019930027100 A KR 1019930027100A KR 930027100 A KR930027100 A KR 930027100A KR 0144326 B1 KR0144326 B1 KR 0144326B1
Authority
KR
South Korea
Prior art keywords
sts
address
data selection
switch
signal
Prior art date
Application number
KR1019930027100A
Other languages
English (en)
Other versions
KR950023188A (ko
Inventor
김동욱
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019930027100A priority Critical patent/KR0144326B1/ko
Priority to US08/355,211 priority patent/US5629932A/en
Priority to CN94112785A priority patent/CN1069808C/zh
Publication of KR950023188A publication Critical patent/KR950023188A/ko
Application granted granted Critical
Publication of KR0144326B1 publication Critical patent/KR0144326B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1611Synchronous digital hierarchy [SDH] or SONET
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06Time-space-time switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 12×12 STS-1 스위치에 관한 것으로, 좀더 상세하게는 12개의 STS-1 신호를 입력받아 VT단위 또는 STS-1단위의 스위칭을 하여 12개의 STS-1신호를 출력하는 12×12 STS-1 스위칭에 있어서 155Mbps동기식 전송장치의 허브(hub)구조나 동기식 전송장치의 디지탈 교환 시스템에 적당하도록한 VT신호단위 스위칭이 가능한 12×12 STS-1 스위치에 관한 것이다.
이러한 본 발명의 목적은 동작주파수에 따라 카운트를 행하고 데이타 제어신호 및 캐리아웃 신호를 발생하는 4진 카운터와, 상기 4진카운터에서 발생된 캐리아웃신호에 따라 프레임 펄스를 카운트하여 VT그룹과 채널을 발생하는 90진 카운터와, 상기 90진 카운터에서 발생된 VT그룹과 채널에 따라 스위치 정보 판독 어드레스 및 데이타 선택 어드레스를 생성하는 어드레스 생성수단과, 상기 4진 카운터에서 출력된 신호에 따라 제어되고 상기 어드레스 생성수단에서 생성된 데이타 선택 어드레스에 따라 데이타 선택 신호를 출력하는 데이타 선택 신호 발생수단과, 상기 데이타 선택신호 발생수단에서 출력된 데이타 선택신호에 따라 데이타 메모리의 출력 데이타를 선택하여 출력하는 데이타 선택수단을 구비하므로써 달성되어진다.

Description

12×12 에스티에스(STS)-1 스위치
제1도는 일반적인 12×12 STS-1 스위치 구성도.
제2도는 종래 12×12 STS-1 스위치 구성도.
제3도는 본 발명 12×12 STS-1 스위치 구성도.
제4도는 본 발명에 적용되는 VT 그룹의 채널과 위상과의 관계도.
제5도는 제 3 도의 어드레스 생성부 상세 구성도.
*도면의 주요부분에 대한 부호의 설명
101:4진 카운터 102:90진 카운터
103:어드레스 생성부 104:스위치 정보 메모리부
105:데이타 선택신호 발생부 106:데이타 선택부
본 발명은 12×12 STS-1 스위치에 관한 것으로, 좀더 상세하게는 12개의 STS-1 신호를 입력받아 VT단위 또는 STS-1단위의 스위칭을 하여 12개의 STS-1신호를 출력하는 12×12 STS-1스위칭에 있어서 155Mbps동기식 전송장치의 허브(hub)구조나 동기식 전송장치의 디지탈 교환 시스템에 적당하도록한 VT신호단위 스위칭이 가능한 12×12 STS-1 스위칭에 관한 것이다.
일반적인 12×12 STS-1 스위치는 첨부된 도면 제 1 도에 도시된 바와 같이, 입력되는 STS-1 데이타를 저장하는 데이타 메모리부(10)와, 입력되는 프레임 펄스에 따라 카운트를 행하여 상기 데이타 메모리부(10)의 기록 어드레스 및 스위치 정보 메모리부(12)의 읽기 어드레스를 발생하는 90진 카운터(11)와, 스위치 정보가 저장된 스위치 정보 메모리부(12)와, 상기 데이타 메모리부(10)로부터 출력된 데이타를 선택하여 출력하는 데이타 선택부(13)로 구성되어 있었다.
이와 같이 구성된 일반적인 12×12 STS-1 스위치의 동작을 상세히 설명하면, 먼저 90진 카운터(11)는 입력되는 프레임 펄스에 따라 1부터 90까지 카운터를 하여 입력데이타의 기록 어드레스를 생성하여 데이타 메모리부(10)에 입력시킴과 아울러 저장된 스위치 정보데이타의 판독을 위한 판독어드레스를 생성하여 스위치 정보 메모리부(12)에 입력시키게 된다.
이에 따라 데이타 메모리부(10)는 입력되는 STS-1데이타(1~N)를 상기 입력되는 기록 어드레스에 따라 순서대로 기록을 하게 된다.
즉, 입력데이타의 1열은 어드레스 1에 기록시키게 되며, 2열은 어드레스 2에 기록을 시케 된다.
여기서 입력되는 STS-1데이타는 90열×9행으로 이루어져 있으며 데이타 메모리부(10)의 용량은 90 byte가 된다.
또한 데이타 메모리부(10)는 채널간의 스위칭이 가능하도록 하기 위해 기록단자(WADDR)는 1개이지만, 판독단자(RADDR)는 N개로서 12×12 STS-1 스위치의 경우에는 12개가 되어 각각의 스위칭 정보 메모리부(12)로부터 판독어드레스를 입력받게 된다.
한편, 상기 스위칭 정보 메모리부(12)는 12×12 STS-1스위치의 경우에 11bit를 한단위로 하여 각 STS-1 채널마다 90단위가 있으며, 각 단위마다 11~8비트는 STS-1 채널 정보를 나타내며 7~1비트는 열정보를 나타낸다.
상기 스위치 정보 메모리부(12)로부터 출력된 스위치 정보중 1~7비트는 상기 데이타 메모리부(10)의 판독 어드레스로 입력되고, 8∼11비트는 데이타 선택부(13) 제어신호로 입력된다.
따라서 상기 스위치 정보 메모리부(12)로 부터 출력된 8~11비트의 제어신호를 입력받은 데이타선택부(12)는 상기 데이타 메모리부(10)로부터 출력된 N개의 데이타중 1개를 선택하여 출력하게 된다.
그러나 이와 같이 입력되는 STS-1 데이타를 스위칭하여 출력하는 일반적인 12×12 STS-1 스위치는 데이타 메모리부(10)로부터 출력된 N2개의 데이타는 N2개의 n:1 데이타 선택부의 입력으로 연결되어야 하는데, 이러한 경우에 판독단자가 여러개인 메모리는 실제 제작하기가 매우 어려웁다.
아울러 N2개의 출력을 N2개의 입력으로 연결시키는 배선은 N이 조금만 클 경우 거의 불가능한 단점이 있다.
따라서 이를 보완하기 위해 종래에는 첨부된 도면 제 2 도에 도시된 바와 같이, N진카운터(14)와, N:1 데이타 선택기(15)를 추가구비하여 12×12 STS-1 스위치를 구성하였다.
이의 동작을 상세히 설명하며, N진카운터(14)는 동작속도가 90진 카운터(11)의 N배로서 N진 카운터(14)의 캐리아웃(carry out)에 의하여 90진 카운터(11)가 카운트를 한다.
아울러 N:1 데이타 선택기 (15)는 상기 90진 카운터(11)에 의하여 지정된 어드레스의 스위치 정보중 1개를 선택하는데 사용되며, 상기 N진 카운터(14)의 값에 의하여 제어된다.
이렇게 하므로써 데이타 메모리부(10)의 판독단자(RADDR)를 N개에서 1개로 줄일 수 있게 된다.
그러나 이러한 종래의 12×12 STS-1 스위치는 동작주파수가 데이타 주파수의 N배가 되어 실제 사용하기에는 매우 어려운 단점이 있었다.
따라서 본 발명의 목적은 4진 카운터를 사용하여 데이타의 판독단자를 감소시키고, 동작주파수를 4배로 하여 155Mbps 동기식 전송장치의 허브(hub)구조나 동기식 전송장치의 디지탈 교환시스템에 적당하도록 VT신호 단위 스위칭이 가능한 12×12 STS-1 스위치를 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위한 수단은 프레임 펄스를 카운트하여 데이타 선택 신호 및, 캐리아웃신호를 발생하는 4진카운터와, 상기 4진 카운터에서 발생된 캐리아웃신호에 의해 구동하여 상기 프레임 펄스를 카운트하는 90진 카운터와, 상기 90진 카운터에서 발생된 신호에 따라 스위치 정보 판독 어드레스 및 데이타 선택 어드레스를 생성하는 어드레스 생성 수단과, 상기 4진 카운터에서 출력된 신호에 따라 제어되고 상기 어드레스 생성수단에서 생성된 데이타 선택 어드레스에 따라 데이타 메모리수단의 데이타선택 신호를 발생하는 데이타 선택 신호발생수단과, 상기 데이타 선택 신호발생수단에서 발생된 신호에 따라서 데이타 선택 신호발생수단과, 상기 데이타 선택 신호발생수단에서 발생된 신호에 따라서 데이타 메모리의 데이타를 선택하여 출력하는 선택수단으로 이루어짐으로써 달성되는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제 3 도는 본 발명에 적용되는 12×12 STS-1 스위치로써, 이에 도시한 바와 같이 입력되는 STS-1 데이타를 저장하는 데이타 메모리부(100)와, 프레임 펄스를 4진 카운트하여 데이타 선택신호 및 캐리아웃신호를 발생하는 4진 카운터(101)와, 상기 4진 카운터 (101)에서 발생된 캐리아웃신호에 의해 구동하여 상기 프레임펄스를 90진 카운트하는 90진 카운터(102)와, 상기 90진 카운터(102)에서 발생된 신호에 따라 스위치 정보판독 어드레스 및 데이타 선택 어드레스를 생성하는 어드레스 생성부(103)와, 스위치 정보가 저장된 스위치 정보 메모리부(104)와, 상기 4진 카운터(101)에서 출력된 신호에 따라 제어되고, 상기 어드레스 생성부(103)에서 생성된 데이타 선택 어드레스에 따라 데이타 선택신호를 발생하는 데이타 선택 신호 발생부(105)와, 상기 데이타 선택 신호 발생부(105)에서 출력된 신호에 따라 상기 데이타 메모리부(100)의 출력데이타를 선택하여 출력하는 데이타 선택부(106)로 구성하였다.
여기서 어드레스 생성부(103)는 상기 90진 카운터(102)에서 출력된 신호에 따라 해당 VT그룹의 채널 및 위상을 출력하는 VT채널 및 위상 출력부(103a)와, 상기 VT채널 및 위상출력부(103a)에서 출력된 채널 정보에 따라 스위칭할 스위치의 채널값을 출력하는 스위치 메모리(103b), 상기 VT채널 및 위상 출력부(103a)에서 출력된 위상값과 VT크기값을 곱하여 그 결과값을 출력하는 곱셈부(103c)와, 상기 곱셈부(103c)의 출력값과 상기 스위치 메모리(103b)에서 출력된 채널값을 덧셈하여 열 번호를 발생하는 열번호 발생부(103d)와, 입력되는 STS-1 신호의 DS3 다중여부에 따라 판독 어드레스를 발생하는 어드레스 발생기(103e)로 이루어져 있다.
이와 같이 구성한 본 발명 12×12 STS-1 스위치의 작용, 효과를 첨부한 도면 제 4도 및 제 5 도를 참조하여 상세히 설명하면 다음과 같다.
먼저 4진 카운터(101)는 (51.840Mbps/8)×4=25.92Mbps의 동작주파수로 동작하여 데이타 제어신호를 발생하여 데이타 선택신호 발생부(105)에 입력시키게 되고 아울러 캐리아웃신호를 발생하여 90진 카운터(102)에 입력시키게 된다.
이에 따라 90진 카운터(102)는 입력되는 프레임 펄스를 카운트하여 기록 어드레스를 발생하게 되고, 그 발생된 기록어드레스를 데이타 메모리부(1000에 입력시켜 입력되는 STS-1 데이타를 기록할 수 있게 한다.
여기서 입력신호의 스위칭은 일정한 시간이 지난후에 시작되는데, 이것은 VTI.5의 스위칭인 경우 STS-1의 32열이 입력된 후에야 스위칭이 가능하기 때문이다.
즉, 데이타 메모리부(100)에 데이타가 쓰여지지도 않았는데 데이타를 판독하는 일이 없도록 하기 위해서이다.
상기 스위칭은 스위치 정보 메모리부(104)에서 스위치 정보를 판독하면서 시작되며, 이 스위치 정보는 9비트를 한단위로 하여 32단위씩 기억되어 있으며, 스위칭 정보의 구성은 다음과 같다.
1~2 비트는 VT채널 정보이고, 3~5비트는 VT그룹 정보이며, 6~9비트는 STS-1 채널 정보를 나타낸다.
VT그룹은 0~7까지의 값을 가지며, VT그룹의 값이 0인 경우는 오버헤드(overhead)와 고정 스터프(stuff)인 경우이다.
상기 스위치 정보 메모리부(104)로부터 읽어낸 스위치 정보는 데이타 선택 신호발생부(105)에 입력되고, 상기 4진 카운터(101)에서 출력된 제어신호에 따라 입력되는 N개의 데이타중 3개의 데이타를 선택한 후 VT그룹과 VT채널은 어드레스 생성부(103)에 입력되어 데이타 메모리부(100)에 대한 판독어드레스로 변환된다.
그리고 STS-1 채널정보는 데이타 선택부(106)내의 4:1 선택기의 제어신호로 입력되어 VT신호 단위가 스위칭된 최종 STS-1 데이타를 출력한다.
여기서 VT 그룹과 VT 채널 정보를 데이타 메모리부(100)의 판독어드레스로 변환하는 것을 좀더 상세히 설명하면 다음과 같다.
STS-1 신호는 7개의 VT그룹과 오버헤드, 그리고 고정 스터프등으로 이루어져 있으며, 각각의 VT그룹은 12열로 구성되어 4개의 VTI,5,3개의 VT2, 2개의 VT3, 1개의 VT6을 수용할 수 있다.
각 VT그룹에서 특정한 한 열이 STS-1신호에서 위치하는 열은 항상 고정되어 있다.
또한 VT채널과 VT그룹의 구성신호에 대한 정보만 있으며, VT그룹내에서 위치하는 열번호도 쉽게 알 수 있으므로 결국 VT그룹과 VT채널 그리고 VT그룹의 구성신호가 VTI.5인지 VT2, 또는 VT3이나 VT6인지만 알면 STS-1신호내에서의 열번호를 알아낼 수 있다.
여기서 VT그룹의 각 신호구성에 따른 채널과 위상과의 관계는 첨부한 도면 제 4 도와 같다.
상기에서 위상은 각 구성신호에서 몇 번째 바이트(byte)인가를 나타내는 것으로, VT신호단위의 스위칭은 동일한 위상에서만 일어나게 된다.
VT 그룹내에서의 열번호는 다음과 같다.
여기서 VT크기는 VT 1.5인 경우는 4, VT 2인 경우는 3, VT3에서는 2, VT6에서는 1의 값을 가지는 상수이다.
이렇게 하여 VT그룹에서의 열변호를 알아내면 이것으로 STS-1신호내에서의 열번호를 알아 낼 수 있으며, 이것을 데이타 메모리부(100)의 판독어드레스로 입력하게 된다.
만약, STS-1신호에 DS3가 매핑되어 있는 경우에는 전술한 바와 같이 열번호를 알기 위한 계산을 할 필요가 없이 90진 카운터(102)로 부터 생성된 VT그룹과 VT채널을 직접 사용한다.
이상에서 상세히 설명한 바와 같이 본 발명은 90진 카운터 출력을 곧바로 어드레스로 사용하지 않고, VT그룹과 채널로 분리하여 기록, 판독어드레스로 사용함에 따라 필요한 메모리의 크기는 데이타 메모리의 경우는 64바이트, 스위치 정보 메모리의 경우는 9×32비트로 줄일 수 있기에 배선, 제작시 용이하고, 전력소모면에서도 대폭감소할 수 있는 효과가 있다.
아울러 기존에는 스위치 정보를 로드하는데 90×12 사이클이 소요되나 본 발명은 32×12 사이클이 소요되어 초기에 시스템을 안정상태로 천이시키는 시간이 빠르게 되며, 이에 따라 시스템 사용도중 스위치 정보를 변경시킬 경우에는 서비스 중단기간을 감소시킬 수 있는 효과가 있다.

Claims (4)

  1. 동작주파수에 따라 입력신호를 카운팅하여 데이타 선택신호 및 캐리아웃신호를 발생하는 4진 카운터와, 상기 4진카운터에서 발생된 캐리아웃신호에 따라 프레임 펄스를 카운트하여 VT그룹과 VT채널을 발생하는 90진 카운터와, 상기 90진 카운터에서 발생된 VT그룹과 VT채널에 따라 스위치 정보 판독 어드레스 및 데이타 선택 어드레스를 생성하는 어드레스 생성수단과, 상기 4진 카운터에서 출력된 선택신호에 따라 상기 어드레스 생성수단에서 생성된 데이타선택 어드레스를 조합 또는 선택하여 출력하는 데이타 선택신호 발생수단과, 상기 데이타 선택신호 발생수단에서 출려된 데이타 선택어드레스에 따라 데이타 메모리의 출력데이타를 선택하여 출력하는 데이타 선택수단을 포함하여 구성된 것을 특징으로 12×12 에스티에스(STS)-1스위치.
  2. 제 1항에 있어서, 4진카운터는 (51.840Mbps/8)×4=25.92Mbps로 카운트 동작됨을 특징으로 한 12×12 에스티에스(STS)-1 스위치.
  3. 제 1항에 있어서, 어드레스 생성수단은 상기 90진 카운터에서 출려된 VT그룹 및 VT 채널에 따라 해당 VT그룹의 채널 및 위상을 출력하는 VT채널 및 위상출력부와, 상기 VT채널 및 위상 출력부에서 출력된 채널 정보에 따라 스위칭할 스위치의 채널값을 출력하는 스위치 메모리와, 상기 VT채널 및 위상 출력부에서 출력된 위상값과 VT크기값을 곱하여 그 결과값을 출력하는 곱셈부와, 상기 곱셈부의 출력값과 상기 스위치 메모리에서 출력된 채널값을 덧셈하여 열번호를 발생하는 열번호 발생부와, 상기 열번호 발생부에서 발생된 열번호에 따라 판독어드레스를 발생하는 어드레스 발생기로 이루어짐을 특징으로 한 12×12 에스티에스(STS)- 스위치.
  4. 제 3항에 있어서, 어드레스 발생기는 수신되는 STS-1신호에 DS3이 매핑 되었을 경우에는 DS3신호에 따라 바로 판독어드레스를 발생함을 특징으로 한 12×12 에스티에스(STS)-1 스위치.
KR1019930027100A 1993-12-09 1993-12-09 12*12 에스티에스-1 스위치 KR0144326B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930027100A KR0144326B1 (ko) 1993-12-09 1993-12-09 12*12 에스티에스-1 스위치
US08/355,211 US5629932A (en) 1993-12-09 1994-12-09 12×12 STS-1 switch
CN94112785A CN1069808C (zh) 1993-12-09 1994-12-09 交换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930027100A KR0144326B1 (ko) 1993-12-09 1993-12-09 12*12 에스티에스-1 스위치

Publications (2)

Publication Number Publication Date
KR950023188A KR950023188A (ko) 1995-07-28
KR0144326B1 true KR0144326B1 (ko) 1998-08-17

Family

ID=19370449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027100A KR0144326B1 (ko) 1993-12-09 1993-12-09 12*12 에스티에스-1 스위치

Country Status (3)

Country Link
US (1) US5629932A (ko)
KR (1) KR0144326B1 (ko)
CN (1) CN1069808C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229808B1 (en) * 1997-03-07 2001-05-08 Advanced Micro Devices, Inc. Method of communication for a computer using packet switches for internal data transfer
US20030058848A1 (en) * 2000-04-11 2003-03-27 Velio Communications, Inc. Scheduling clos networks
US7260092B2 (en) 2000-04-11 2007-08-21 Lsi Corporation Time slot interchanger
US6870838B2 (en) 2000-04-11 2005-03-22 Lsi Logic Corporation Multistage digital cross connect with integral frame timing
US7301941B2 (en) * 2000-04-11 2007-11-27 Lsi Corporation Multistage digital cross connect with synchronized configuration switching
ITMI20012061A1 (it) * 2001-10-05 2003-04-05 Marconi Mobile S P A Generatore di trame con multiplexer implementato su dispositivi programmabili fpga per applicazioni sdr metodo di generazione di trame di tr
US7346049B2 (en) * 2002-05-17 2008-03-18 Brian Patrick Towles Scheduling connections in a multi-stage switch to retain non-blocking properties of constituent switching elements
US7330428B2 (en) 2002-12-11 2008-02-12 Lsi Logic Corporation Grooming switch hardware scheduler

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2440672A1 (fr) * 1978-10-30 1980-05-30 Cit Alcatel Commutateur spatial multiplex
US4450557A (en) * 1981-11-09 1984-05-22 Northern Telecom Limited Switching network for use in a time division multiplex system
US4470139A (en) * 1981-12-28 1984-09-04 Northern Telecom Limited Switching network for use in a time division multiplex system
DE4116939A1 (de) * 1991-05-24 1992-11-26 Standard Elektrik Lorenz Ag Koppelfeld zum durchschalten von kanaelen

Also Published As

Publication number Publication date
KR950023188A (ko) 1995-07-28
US5629932A (en) 1997-05-13
CN1119817A (zh) 1996-04-03
CN1069808C (zh) 2001-08-15

Similar Documents

Publication Publication Date Title
US5737570A (en) Memory unit including an address generator
US6035427A (en) Convolutional interleaver and method for generating memory address therefor
US4945518A (en) Line memory for speed conversion
JP3009038B2 (ja) ヘッダエラーチェック装置
KR0144326B1 (ko) 12*12 에스티에스-1 스위치
US4207435A (en) Channel translators for use in time division digital exchangers
US4949339A (en) Multiplexer apparatus adaptable for two kinds of transmission rates
US5197063A (en) Circuit switching method and apparatus for time division network with various transmission speeds
CA1248248A (en) Method of switching time slots in a tdm-signal and arrangement for performing the method
US4922485A (en) System for changing priority of packets of data
US5504739A (en) Reconfigurable switch memory
US6449277B1 (en) Interleaver for parallel 8 bit cell of ATM systems and a method therefor
KR100366790B1 (ko) 동기식 전송장치의 계위단위 스위치
JP2655489B2 (ja) Atmセル信号フォーマット変換装置
KR0168921B1 (ko) 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로
US5933432A (en) Mapping apparatus for use in a synchronous multiplexer
KR100246999B1 (ko) Ds-1e급 신호의 다중화를 위한 프레임 발생장치
KR960012890A (ko) 전전자 교환기의 피씨엠 데이터 송신회로
GB2254754A (en) Time switch speech-store module
JP2765887B2 (ja) データ多重方式
JP3761962B2 (ja) タイムスイッチメモリのデータ制御装置
JPH0537544A (ja) ヘツダエラーチエツク装置及びatmセル監視装置
JP2623519B2 (ja) 時間スイツチ回路
JPH0758753A (ja) インタフェース回路
JP3408634B2 (ja) フレーム位相同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110315

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee