CN1119817A - 接线转换器 - Google Patents

接线转换器 Download PDF

Info

Publication number
CN1119817A
CN1119817A CN94112785A CN94112785A CN1119817A CN 1119817 A CN1119817 A CN 1119817A CN 94112785 A CN94112785 A CN 94112785A CN 94112785 A CN94112785 A CN 94112785A CN 1119817 A CN1119817 A CN 1119817A
Authority
CN
China
Prior art keywords
address
channel
output
data
sts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94112785A
Other languages
English (en)
Other versions
CN1069808C (zh
Inventor
金东煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Information and Communications Ltd
Original Assignee
Goldstar Information and Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Information and Communications Ltd filed Critical Goldstar Information and Communications Ltd
Publication of CN1119817A publication Critical patent/CN1119817A/zh
Application granted granted Critical
Publication of CN1069808C publication Critical patent/CN1069808C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06—Time-space-time switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

12×12STS-1接线转换器，它包括4编码计数器，通过根据操作频率对输入信号的计数而产生控制信号和执行信号；90编码计数器，通过根据在4编码计数器产生的执行信号而对帧脉冲的计数来产生VT信号群及VT信道；地址产生装置，根据90编码计数器产生的VT信号群和VT信道；地址产生部件，数据选择信号产生装置，以及一个数据输出部件。

Description

接线转换器
本发明涉及12×12STS-1接线转换器，尤其涉及使得155Mbps同步传输设备的中枢或数字交换系统中的VT单元实现交换的12×12STS-1接线转换器。
如附图1所示，一般的12×12STS-1接线转换器包括有存储输入的STS-1数据的一个数据存储部件10；根据输入帧脉冲而执行计数来产生数据存储部件10的写地址和转换信息存储部件12读地址的一个90-编码计数器11；其内存储有转换信息的转换信息存储部件12和选择并输出来自数据存储部件10的数据的选择部件13。
下面来详述一般的12×12STS-1接线转换器的操作。
首先通过对输入的帧脉冲从1至90的计数，90一编码计数器11产生输入数据的写地址，并将产生的写地址输入到数据存储件10中，并产生和输入读地址，以便将存储的转换信息数据读入到转换信息储部件12。
另一方面，数据存储部件10按上述输入写地址的顺序记录输入的STS-1数据(1-n)。
就是说，第一行输入数据记录在地址1中，而第二行记录在地址2中。
输入到此的STS-1数据被构成90行×9列，其数据存储部件10的容量变成了90字节。
此外，数据存储部件包括1个写入端(WADDR)和N个读出端(RADA)，以实现信道间的转换。因此，在具有12个RADA的12×12STS-1接线转换器的情况中，读地址是从分别的转换信息存储部件12输入的。
另一方面，在12×12STS-1接线转换器的情况中，上述的交换信息存储部件12具有用于每一STS-1信道的90单元，构成1166特一个单元，且对于每一单元而言，11-8比特表示STS-1信道信息而7-1比特表示行信息。
在从上述转换信息存储部件12输入的转换信息中，1～7比特被输入到上述数据存储件10的读出地址，而8～11比特被输入到数据选择件13的控制信号。
因此，从上述转换信息存储部件12输出的8～11比特的接收控制信号的数据选择部件13从所说的数据存储部件10输出的N个数据中选择并输出其中之一。
但是，一般的12×12STS-1接线转换器对来自数据存储件10的象N2这样的输入STS-1数据进行转换和输出必须与n∶1的数据选择件15的N2个输入相连接。然而在此种情况中，存在的问题是以几个实际可用的RADA制造这种存储器十分困难。
此外，在N是一个稍大的数的情况下，就会有这样的缺陷，即将N2个输出连接到N2个输入的互相连接是不可能的。
附图2中示出了以附加N编码计数器14和N：1的数据选择器15的12×12STS-1接线转换器的构图，以克服上述的问题。
N编码计数器14具有N倍于90编码计数器11的操作速度，并且该90编码计数器11按照该N编码计数器14的执行信号而计数。
此外，该N：1数据选择器15用于选择由上述90编码计数器11所赋值地址的转换信息之一，并受上述N编码计数器14的值所控制。
通过这种方式，数据存储件10的RADA可从N减为1。
但是，传统的12×12STS-1接线转换器中还存在这样的缺陷，即由于其操作频率是数据频率的N倍，因而实际应用是很困难的。
因此，本发明通过采用4编码计数器并采用其需求容量被降至传统的三分之一的12×12STS-1接线转换器来实现本发明的降低数据的RADA的目的。
本发明的另一目的是提供12×12STS-1接线转换器，通过利用操作频率的4倍，使该接线转换器适于155Mbps同步传输设备的中枢结构及其数字交换系统。
本发明的该目的及其它目的是通过如下构形的12×12STS-1接线转换器来实现的。该接线转换器包括，4编码计数器，通过根据操作频率对输入信号的计数而产生控制信号和执行信号；90编码计数器，通过数据在4编码计数器处产生的执行信号而对帧脉冲的计数来产生VT信号群及VT信道；地址产生装置，根据90编码计数器产生的VT信号群和VT信道来产生交换信息转换地址和数据选择地址；数据选择信号产生装置，在组合或选择之后，根据从4编码计数器输出的选择信号而是输出在地址产生装置产生的数据选择地址，以及数据输出装置，根据从数据选择信令产生装置输出的数据选择地址，选择并输出数据存储器的输出数据。
图1是普通12×12STS-1接线转换器的方框图；
图2是传统12×12STS-1接线转换器的方框图；
图3是本发明12×12STS-1接线转换器的方框图；
图4是表示应用于本发明的VT信号群的信道及相位的关系图；
图5是图3中地址产生件的详细构形图。
图3示出了应用于本发明的12×12STS-1接线转换器，它包括一个存储件100，存储如上所述的输入的STS-1的数据；一个4编码计数器101，计数以4编码数的帧脉冲，并产生数据选择信令；一个90编码计数器102，在由上述4编码计数器101产生执行信号所驱动之后，以90编码数计数上述的帧脉冲；一个地址产生部件103，根据上述90编码计数器102产生的信号产生转换信息读地址和选择地址；一个转换信息存储件104，其中存储有转换信息；一个数据选择信号产生部件105，它的从上述4编码主数器101输出的信令所控制并根据上述地址产生部件103产生的选择地址而产生数据选择信号；以及一个数据选择部件106，根据从上述数据选择信号产生部件105输出的信号选择并输出上述数据存储器部件100的输出。
如图5所示，地址产生部件103包括VT信道和相位输出部件103a，根据从上述90编码计数器102输出的信号输出正确的VT信号群的信道和相位；一个转换存储器103b，输出转换信道值，该值将根据从上述VT信道和相位输出部件103a输出的信道信息而转换；一个放大部件103c，在对从上述VT信道和相位输出部件103a输出的相位值和VT大小值进行放大之后而输出其产生的结果；一个行号产生部件103d，在把上述放大部件103c的输出值加至从上述转换存储器103b的输出值之后而产生的行号；以及一个地址产生器103e，根据对输入的STS-1信号进行的DS3的放大，产生变换地址。
对于本发明构形的12×12STS-1接线转换器的操作及其产生的数据将参考图4和图5详述如下。
首先，4编码计数器101具有大致为(51.84Mbps/8)*4＝25.92Mbps的数据传输速率，它产生数据控制信号并把产生的控制信号输入到数据选择信号部件105，还产生执行信令，并把该信令输入到90编码计数器102。
因此，90编码计数器102能够利用计数输入的帧脉冲来产生写地址，并通过输入产生的写地址而将输入的STS-1数据记录到数据存储部件100中。
此时，输入信号的转换在经过一定的时间期后才开始，这是由于在VT1.5的转换情形中，其转换只有当STS-1的32列被输入之后才有可能。
就是说，即使在数据存储部件100处没有写入数据，也不让出现数据的读出。
当转换信息存储器部件104读出该转换信息时，上述的转换才开始，这种转换信息是以9比特一单元的每32单元而被存储的，其构形如下所述。即，1-2比特表示VT信道信息，3-5比特表示VT信号群信息而6-9比特表示STS-1信道信息。
VT信号群具有0-7的值，而VT信号群之值为零的情况是“过顶”和“自动填充”(Over head and fixed)。
从上述转换信息存储部件104读出的转换信息被送到数据选择信号产生部件105，而VT信号群和VT信道被输入到地址产生部件102，并在根据从上述4编码计数器101输出的控制信号选择了N个数据输入的3个之后，被转换成用于地址存储部件100的读地址。
而且，STS-1信道信息作为控制信号而被输入到在数据选择部件106中的4：1选择器，并使得最终的STS-1数据被转换作为输出的一个VT信号单元。
对于将VT信号群和VT信道信息转换成数据存储部件100的读出地址的更详细的描述如下。
STS-1信号由七个VT信号群，过顶和自动填充组成，每个VT信号群构成为12行，可容纳4个VT1.5、3个VT2、两个VT3和一个VT6。
在每VT信号群中，其中被置于STS-1信令中的特定的行总是固定不变的。
此外，由于易于识别置于VT信号群中的行号以及是否有涉及VT信道和VT信号群的任何构成信息，所以有可能只要知道该VT信号群、该VT信号群的VT信道和构形是否为VT1.5、VT2、VT3或VT6，就能够识别在STS-1信号中的行号。
下面来参考附图4来说明按照VT信号群的每一个信号构成的信道及相位关系。
如图4所示，请相位表示在每一个构形信号中的那一个字节的相位以及仅在同一相位出现的VT信号单元的转换。
VT信号群中的行号可由下式(1)表示
行号＝(相位*VT尺寸)+信道……    (1)
其中，VT尺寸是一个不变值，对于VT1.5的情况为4，对于VT2的情况为3，对于VT3的情况为2而对于VT6的情况为1。
当以此方式找出在VT信号群的行号时，从而可以由此发现在STS-1中的行号，它是作为数据存储部件100的读出地址而输入的。
如上所描述的那样，在DS3被映象在STS-1信号中的情况，从90编码计数器102中产生的VT信号群和VT信道被直接使用而无需为找出行号的计算。
如上面详述，本发明通过划分成VT信号群和VT信号而使用90编码计数器输出作为写和读地址，而不是直接地使用VT信号群和VT信道作为地址，从而，从所需的存储器的大小来看，由于该数据在存储器可被减小至64字节，且该转换信息存储的可被减小至9*32比特，因此其互联和制作变得容易，并在效果上显著地降低了电能消耗。
此外，由于本发明需要32*12个周期而传统的需要90*12个周期来输入转换信息，因而本发明能够更快地将系统从初始过渡到稳定条件。在出现用于系统的使用周期内改变转换信息的情况中，它具有相对的减小服务中断周期的效果。

Claims (4)

1.一种12×12STS-1接线转换器，其特征在于它包括：
(a)4编码计数器，通过根据操作频率对输入信号的计数而产生控制信号和执行信号；
(b)90编码计数器，通过根据该4编码计数器产生的执行信号而对帧脉冲计数来产生VT信号群及VT信道；
(c)地址产生装置，根据90编码计数器产生的VT信号群和VT信道来产生交换信息和转换地址和数据选择地址；
(d)数据选择信号产生装置，在组合或选择之后，根据以4编码计数器输出的选择信号而输出在地址产生装置产生的数据选择地址；和
(e)数据输出装置，根据从数据选择信令产生装置输出的数据选择地址，选择并输出数据存储器的输出数据。
2.如权利要求1的接线转换器，其中的4编码计数器以大致为(51.840Mbps/8)×4＝25.92Mbps的传输速度计数。
3.如权利要求1的接线转换器，其中所说的地址产生器包括：
一个VT信道和相位输出部件，用于根据从所说的90编码计数器输出的VT信号群和VT信道输出正确的VT信号群的信道和相位；
一个转换存储器，用于输出将要根据从所说的VT信道和相位输出部件输出的VT信道信息进行转换的转换信道值；
一个放大部件，用于在对从所说的VT信道和相位输出部件输出的相位值和VT尺寸值进行放大之后，将产生的结果输出；
行号产生部件，用于通过将所说放大部件的输出值加到从上述的转换存储器的输出的信道而产生出行号；和
一个地址产生器，用于根据在所说的行号产生部件产生的行号而产生读地址。
4.根据权利要求3的接线转换器，其中所说的地址产生器根据被映象在STS-1信号中的DS3信号而立即产生读地址。
CN94112785A 1993-12-09 1994-12-09 交换器 Expired - Fee Related CN1069808C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR27100/1993 1993-12-09
KR27100/93 1993-12-09
KR1019930027100A KR0144326B1 (ko) 1993-12-09 1993-12-09 12*12 에스티에스-1 스위치

Publications (2)

Publication Number Publication Date
CN1119817A true CN1119817A (zh) 1996-04-03
CN1069808C CN1069808C (zh) 2001-08-15

Family

ID=19370449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94112785A Expired - Fee Related CN1069808C (zh) 1993-12-09 1994-12-09 交换器

Country Status (3)

Country Link
US (1) US5629932A (zh)
KR (1) KR0144326B1 (zh)
CN (1) CN1069808C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229808B1 (en) * 1997-03-07 2001-05-08 Advanced Micro Devices, Inc. Method of communication for a computer using packet switches for internal data transfer
US7260092B2 (en) 2000-04-11 2007-08-21 Lsi Corporation Time slot interchanger
US7301941B2 (en) * 2000-04-11 2007-11-27 Lsi Corporation Multistage digital cross connect with synchronized configuration switching
US20030058848A1 (en) * 2000-04-11 2003-03-27 Velio Communications, Inc. Scheduling clos networks
US6870838B2 (en) 2000-04-11 2005-03-22 Lsi Logic Corporation Multistage digital cross connect with integral frame timing
ITMI20012061A1 (it) * 2001-10-05 2003-04-05 Marconi Mobile S P A Generatore di trame con multiplexer implementato su dispositivi programmabili fpga per applicazioni sdr metodo di generazione di trame di tr
US7346049B2 (en) * 2002-05-17 2008-03-18 Brian Patrick Towles Scheduling connections in a multi-stage switch to retain non-blocking properties of constituent switching elements
US7330428B2 (en) 2002-12-11 2008-02-12 Lsi Logic Corporation Grooming switch hardware scheduler

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2440672A1 (fr) * 1978-10-30 1980-05-30 Cit Alcatel Commutateur spatial multiplex
US4450557A (en) * 1981-11-09 1984-05-22 Northern Telecom Limited Switching network for use in a time division multiplex system
US4470139A (en) * 1981-12-28 1984-09-04 Northern Telecom Limited Switching network for use in a time division multiplex system
DE4116939A1 (de) * 1991-05-24 1992-11-26 Standard Elektrik Lorenz Ag Koppelfeld zum durchschalten von kanaelen

Also Published As

Publication number Publication date
KR950023188A (ko) 1995-07-28
KR0144326B1 (ko) 1998-08-17
CN1069808C (zh) 2001-08-15
US5629932A (en) 1997-05-13

Similar Documents

Publication Publication Date Title
CN1058829C (zh) 用于码分多址移动电信系统的基带交织器
US6035427A (en) Convolutional interleaver and method for generating memory address therefor
US5287305A (en) Memory device including two-valued/n-valued conversion unit
KR100328902B1 (ko) 데이타 기억 시스템
EP0969480A1 (en) Encoding method and memory device
CN101120508A (zh) 利用减小尺寸的存储器表的块交织
CN1119817A (zh) 接线转换器
CN1114996C (zh) 交错读出地址产生器
CN100346289C (zh) 一种先入先出存储器及其输出空满标志的方法
CN1909097A (zh) 记录载体
CN1120491C (zh) 生成及记录纠错合计符号块用的数据处理方法及装置
CN1359067A (zh) 使循环缓冲器中的数据有效的方法
CN1747039A (zh) 数字数据编码装置、数字通用盘记录装置及其方法
CN85108636A (zh) 处理pcm信号错误特征位的方法和装置
CN1855802A (zh) 具有多实例混合自动重复请求的有效率存储器的发射机
CN1143317C (zh) 具有测试模式的半导体存储装置
US6329935B1 (en) Temporally separating and re-organizing data using two-stage interleaving and de-interleaving
CN85103698A (zh) 发送数字信号和附加信号
CN100369429C (zh) 提高vc-3和vc-4虚级联延时补偿能力的方法
CN1095584C (zh) 存储器存取之接口电路及存储器存取的方法
US5568494A (en) Encoding or decoding device comprising a paged memory
CN1816796A (zh) 具有多个移位寄存器功能性的单个存储器
CN1073736C (zh) 纠错存储器系统
US20020083248A1 (en) Interleave circuit, de-interleave circuit and xDSL modem
CN101242189B (zh) 指针寻址时间解交织方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee