CN107168899A - 一种基于FPGA的NandFlash控制器 - Google Patents
一种基于FPGA的NandFlash控制器 Download PDFInfo
- Publication number
- CN107168899A CN107168899A CN201710258390.6A CN201710258390A CN107168899A CN 107168899 A CN107168899 A CN 107168899A CN 201710258390 A CN201710258390 A CN 201710258390A CN 107168899 A CN107168899 A CN 107168899A
- Authority
- CN
- China
- Prior art keywords
- data
- register
- interface
- nandflash
- configuration register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开一种基于FPGA的NandFlash控制器，包括NandFlash芯片，还包括：配置寄存器组，以及：对配置寄存器组进行配置的控制接口；进行时序操作的异步模式状态机或同步模块状态机；对异步模式状态机、同步模式状态机进行切换的接口切换模块；对数据进行写入或读取的数据接口；对数据进行暂存的RAM芯片；将数据由RAM存储格式转换为FIFO模块的RAM与FIFO转换模块。本发明设计精巧，技术先进，使用方便简单，具有广阔的应用前景。
Description
技术领域
本发明涉及NandFlash控制器，具体涉及一种基于FPGA的NandFlash控制器。
背景技术
近年来随着云计算的高速发展，存储设备作为云计算中不可缺少的部分，需求量越来越大。NandFlash因其单位价格存储密度大，由其构成的SSD已成为云计算存储设备中，最为常用的高速大容量存储单元。利用FPGA设计实现NandFlash控制器，具有很好的可移植性，大大提高系统的灵活性，可方便快速的搭建NandFlash存储系统。
发明内容
本发明针对NandFlash控制，利用FPGA实现NandFlash控制器，该控制器可方便的在FPGA器件中进行移植，大大提高系统的灵活性，可方便快速的搭建NandFlash的存储系统。
本发明的技术方案是：一种基于FPGA的NandFlash控制器，包括NandFlash芯片，还包括：配置寄存器组，以及
对配置寄存器组进行配置的控制接口；
进行时序操作的异步模式状态机或同步模块状态机；
对异步模式状态机、同步模式状态机进行切换的接口切换模块；
对数据进行写入或读取的数据接口；
对数据进行暂存的RAM芯片；
将数据由RAM存储格式转换为FIFO模块的RAM与FIFO转换模块；
所述控制接口的输出端与配置寄存器组的输入端连接，配置寄存器组的输出端分别与异步模式状态机、同步模式状态机的输入端连接，异步模式状态机、同步模式状态机的输出端分别与接口切换模块的输入端连接，接口切换模块的输出端与NandFlash芯片连接；
所述数据接口的输出端与RAM芯片输入端连接，RAM芯片的输出端与RAM与FIFO转换模块的输入端连接，RAM与FIFO转换模块的输出端也接口切换模块的输入端连接。
进一步地，控制接口采用标准AXI-LITE接口。
进一步地，控制接口包括：
第一控制接口，为读写使能信号；
第二控制接口，用于寻址寄存器；
第三控制接口，用于配置寄存器。
进一步地，数据接口采用标准RAM接口。
进一步地，数据接口包括：
第一数据接口，为写入数据包头，标志数据包起始位置；
第二数据接口，为写入数据包尾，标志数据包结束位置；
第三数据接口，为写入数据有效信号；
第四数据接口，用于写入数据；
第五数据接口，为写入允许信号；
第六数据接口，为读取数据包头，标志数据包起始位置；
第七数据接口，为读取数据包尾，标志数据包结束位置；
第八数据接口，为读取数据有效信号；
第九数据接口，用于读取数据；
第十数据接口，为读取允许信号。
进一步地，NandFlash芯片上设置NandFlash端接口，所述NandFlash端接口采用nofi2.0标准接口。
进一步地，NandFlash端接口包括：
第一NandFlash端接口，为NandFlash片选信号；
第二NandFlash端接口，为地址使能信号；
第三NandFlash端接口，为命令使能信号；
第四NandFlash端接口，异步模式下为写入使能信号，同步模式下为clk时钟信号；
第五NandFlash端接口，异步模式下为读取使能信号，同步模式下为1为写入，0为读取；
第六NandFlash端接口，为数据输入输出接口；
第七NandFlash端接口，异步模式下无作用，同步模式下为数据选择信号。
进一步地，配置寄存器组包括：
第一寄存器，用于地址周期到数据周期的保持时间配置寄存器；
第二寄存器，用于列选择变换建立时间配置寄存器；
第三寄存器，用于片选高电平保持时间配置寄存器；
第四寄存器，用于片选保持时间配置寄存器；
第五寄存器，用于片选建立时间配置寄存器；
第六寄存器，用于数据保持时间配置寄存器；
第七寄存器，用于数据建立时间配置寄存器；
第八寄存器，用于Set feature指令忙时间配置寄存器；
第九寄存器，用于接口切换时间配置寄存器；
第十寄存器，用于数据输出准备时间配置寄存器；
第十一寄存器，用于器件复位时间配置寄存器；
第十二寄存器，用于命令或者地址周期到数据输出保持时间配置寄存器；
第十三寄存器，用于写保护到命令周期时间配置寄存器；
第十四寄存器，用于擦除时间配置寄存器；
第十五寄存器，用于多plane擦除时间配置寄存器；
第十六寄存器，用于多plane编程时间配置寄存器；
第十七寄存器，用于多plane读取时间配置寄存器；
第十八寄存器，用于Cache编程时间配置寄存器；
第十九寄存器，用于写入时间配置寄存器；
第二十寄存器，用于读取时间配置寄存器。
本发明提供的基于FPGA的NandFlash控制器，各个模块均分布于FPGA内部，采用FPGA作为核心的控制单元，提高了系统的灵活性。该控制器遵循nofi2.0协议，兼容NandFlash的异步与同步模式，可以灵活配置寄存器组，实现不同模式，不同速率以及不同NandFlash型号之间的兼容性，灵活方便。该控制器设计精巧，技术先进，使用方便简单，具有广阔的应用前景。
附图说明
图1是本发明具体实施例结构示意图。
图中，1-控制接口，2-配置寄存器组，3-异步模式状态机，4-同步模式状态机，5-接口切换模块，6-NandFlash芯片，7-数据接口，8-RAM芯片，9-RAM与FIFO转换模块。
具体实施方式
下面结合附图并通过具体实施例对本发明进行详细阐述，以下实施例是对本发明的解释，而本发明并不局限于以下实施方式。
如图1所示，本发明提供的基于FPGA的NandFlash控制器，包括NandFlash芯片6和配置寄存器组2，以及：
对配置寄存器组2进行配置的控制接口1；
进行时序操作的异步模式状态机3或同步模块状态机；
对异步模式状态机3、同步模式状态机4进行切换的接口切换模块5；
对数据进行写入或读取的数据接口7；
对数据进行暂存的RAM芯片8；
将数据由RAM存储格式转换为FIFO模块的RAM与FIFO转换模块9。
控制接口1的输出端与配置寄存器组2的输入端连接，配置寄存器组2的输出端分别与异步模式状态机3、同步模式状态机4的输入端连接，异步模式状态机3、同步模式状态机4的输出端分别与接口切换模块5的输入端连接，接口切换模块5的输出端与NandFlash芯片6连接；数据接口7的输出端与RAM芯片8输入端连接，RAM芯片8的输出端与RAM与FIFO转换模块9的输入端连接，RAM与FIFO转换模块9的输出端也接口切换模块5的输入端连接。
具体实施时，将控制接口1连接于系统的控制总线，数据接口7连接于系统的数据总线，通过控制接口1，进行配置寄存器组2的配置，通过数据接口7进行数据的写入，写入的数据在RAM芯片8中暂存。当配置完成的时，若配置异步模式，则异步状态机工作；若配置为同步模式，则同步状态机工作。同步与异步之间的切换，由接口切换模块5完成。RAM与FIFO转接模块9负责将数据由RAM存储格式转换为FIFO模式，方便异步或者同步状态机使用。读取时首先通过控制接口1，配置寄存器组2，将命令配置为读取，时间参数配置成相应器件的时间值。读取时若配置为异步模式则启动异步模式状态机3，若配置为同步模式则启动同步模式状态机4，将NandFlash芯片6中的数据读取。读取的数据经过数据通道，暂存在RAM芯片8中，待合适时，由数据接口7送出。
在本实施中，控制接口1采用标准AXI-LITE接口，使用人员也可根据需要采用其他接口。控制接口1具体包括第一控制接口、第二控制接口和第三控制接口，如表1所示。
表1 控制接口1
| 控制接口1 | 接口名称 | 功能描述 |
| 第一控制接口 | Control_wr | 读写使能信号，高电平写入，低电平读出 |
| 第二控制接口 | Control_addr[7:0] | 8位地址线，用于寻址寄存器 |
| 第三控制接口 | Control_data[63:0] | 64位宽数据接口7，用该数据配置寄存器 |
数据接口7采用标准RAM接口，数据接口7包括第一数据接口～第十数据接口，如表2所示。
表2 数据接口7
| 数据接口7 | 接口名称 | 功能描述 |
| 第一数据接口 | Wr_data_sop | 写入数据包头，标志数据包起始位置 |
| 第二数据接口 | Wr_data_eop | 写入数据包尾，标志数据包结束位置 |
| 第三数据接口 | Wr_data_vaild | 写入数据有效，该信号为1时，写入数据有效 |
| 第四数据接口 | Wr_data[63:0] | 64位写入数据 |
| 第五数据接口 | Wr_data_rdy | 写入允许信号，该信号为1时，准许写入 |
| 第六数据接口 | rd_data_sop | 读取数据包头，标志数据包起始位置 |
| 第七数据接口 | rd_data_eop | 读取数据包尾，标志数据包结束位置 |
| 第八数据接口 | rd_data_vaild | 读取数据有效，该信号为1时，读取数据有效 |
| 第九数据接口 | rd_data[63:0] | 64位读取数据 |
| 第十数据接口 | rd_data_rdy | 读取允许信号，该信号为1时，准许读取 |
NandFlash芯片6上设置NandFlash端接口， NandFlash端接口采用nofi2.0标准接口，NandFlash端接口包括第一NandFlash端接口包括～第七NandFlash端接口，如表3所示。
表3 NandFlash端接口
| NandFlash端接口 | 接口名称 | 功能描述 |
| 第一NandFlash端接口 | Nand_ce | NandFlash片选信号 |
| 第二NandFlash端接口 | Nand_ale | 地址使能信号 |
| 第三NandFlash端接口 | Nand_cle | 命令使能信号 |
| 第四NandFlash端接口 | Nand_wr_clk | 异步模式下为写入使能信号，同步模式下为clk时钟信号 |
| 第五NandFlash端接口 | Nand_rd_wr | 异步模式下为读取使能信号，同步模式下为1为写入，0为读取 |
| 第六NandFlash端接口 | Nand_dq[7:0] | 数据输入输出接口 |
| 第七NandFlash端接口 | Nand_dqs | 异步模式下无作用，同步模式下为数据选择信号 |
本控制器可通过灵活配置寄存器组2，兼容各个厂家的不同器件，在本具体实施例中，配置寄存器组2如表4所示。
表4 配置寄存器组2
| 寄存器 | 寄存器名称 | 功能描述 |
| 第一寄存器 | Tadl[7:0] | 地址周期到数据周期的保持时间配置寄存器 |
| 第二寄存器 | tccs[7:0] | 列选择变换建立时间配置寄存器 |
| 第三寄存器 | tceh[7:0] | 片选高电平保持时间配置寄存器 |
| 第四寄存器 | tch[7:0] | 片选保持时间配置寄存器 |
| 第五寄存器 | tcs[7:0] | 片选建立时间配置寄存器 |
| 第六寄存器 | tdh[7:0] | 数据保持时间配置寄存器 |
| 第七寄存器 | tds[7:0] | 数据建立时间配置寄存器 |
| 第八寄存器 | tfeat[7:0] | Set feature指令忙时间配置寄存器 |
| 第九寄存器 | titc[7:0] | 接口切换时间配置寄存器 |
| 第十寄存器 | trr[7:0] | 数据输出准备时间配置寄存器 |
| 第十一寄存器 | trst[7:0] | 器件复位时间配置寄存器 |
| 第十二寄存器 | twhr[7:0] | 命令或者地址周期到数据输出保持时间配置寄存器 |
| 第十三寄存器 | tww[7:0] | 写保护到命令周期时间配置寄存器 |
| 第十四寄存器 | tbers[31:0] | 擦除时间配置寄存器 |
| 第十五寄存器 | tplebsy[31:0] | 多plane擦除时间配置寄存器 |
| 第十六寄存器 | Tplpbsy[31:0] | 多plane编程时间配置寄存器 |
| 第十七寄存器 | tplrbsy[31:0] | 多plane读取时间配置寄存器 |
| 第十八寄存器 | tpcbsy[31:0] | Cache编程时间配置寄存器 |
| 第十九寄存器 | tprog[31:0] | 写入时间配置寄存器 |
| 第二十寄存器 | tR[31:0] | 读取时间配置寄存器 |
以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。
Claims (8)
1.一种基于FPGA的NandFlash控制器，包括NandFlash芯片，其特征在于，还包括：配置寄存器组，以及
对配置寄存器组进行配置的控制接口；
进行时序操作的异步模式状态机或同步模块状态机；
对异步模式状态机、同步模式状态机进行切换的接口切换模块；
对数据进行写入或读取的数据接口；
对数据进行暂存的RAM芯片；
将数据由RAM存储格式转换为FIFO模块的RAM与FIFO转换模块；
所述控制接口的输出端与配置寄存器组的输入端连接，配置寄存器组的输出端分别与异步模式状态机、同步模式状态机的输入端连接，异步模式状态机、同步模式状态机的输出端分别与接口切换模块的输入端连接，接口切换模块的输出端与NandFlash芯片连接；
所述数据接口的输出端与RAM芯片输入端连接，RAM芯片的输出端与RAM与FIFO转换模块的输入端连接，RAM与FIFO转换模块的输出端也接口切换模块的输入端连接。
2.根据权利要求1所述的基于FPGA的NandFlash控制器，其特征在于，控制接口采用标准AXI-LITE接口。
3.根据权利要求1或2所述的基于FPGA的NandFlash控制器，其特征在于，控制接口包括：
第一控制接口，为读写使能信号；
第二控制接口，用于寻址寄存器；
第三控制接口，用于配置寄存器。
4.根据权利要求1所述的基于FPGA的NandFlash控制器，其特征在于，数据接口采用标准RAM接口。
5.根据权利要求1或4所述的基于FPGA的NandFlash控制器，其特征在于，数据接口包括：
第一数据接口，为写入数据包头，标志数据包起始位置；
第二数据接口，为写入数据包尾，标志数据包结束位置；
第三数据接口，为写入数据有效信号；
第四数据接口，用于写入数据；
第五数据接口，为写入允许信号；
第六数据接口，为读取数据包头，标志数据包起始位置；
第七数据接口，为读取数据包尾，标志数据包结束位置；
第八数据接口，为读取数据有效信号；
第九数据接口，用于读取数据；
第十数据接口，为读取允许信号。
6.根据权利要求1所述的基于FPGA的NandFlash控制器，其特征在于，NandFlash芯片上设置NandFlash端接口，所述NandFlash端接口采用nofi2.0标准接口。
7.根据权利要求6所述的基于FPGA的NandFlash控制器，其特征在于，NandFlash端接口包括：
第一NandFlash端接口，为NandFlash片选信号；
第二NandFlash端接口，为地址使能信号；
第三NandFlash端接口，为命令使能信号；
第四NandFlash端接口，异步模式下为写入使能信号，同步模式下为clk时钟信号；
第五NandFlash端接口，异步模式下为读取使能信号，同步模式下为1为写入，0为读取；
第六NandFlash端接口，为数据输入输出接口；
第七NandFlash端接口，异步模式下无作用，同步模式下为数据选择信号。
8.根据权利要求1、2、4、6或7所述的基于FPGA的NandFlash控制器，其特征在于，配置寄存器组包括：
第一寄存器，用于地址周期到数据周期的保持时间配置寄存器；
第二寄存器，用于列选择变换建立时间配置寄存器；
第三寄存器，用于片选高电平保持时间配置寄存器；
第四寄存器，用于片选保持时间配置寄存器；
第五寄存器，用于片选建立时间配置寄存器；
第六寄存器，用于数据保持时间配置寄存器；
第七寄存器，用于数据建立时间配置寄存器；
第八寄存器，用于Set feature指令忙时间配置寄存器；
第九寄存器，用于接口切换时间配置寄存器；
第十寄存器，用于数据输出准备时间配置寄存器；
第十一寄存器，用于器件复位时间配置寄存器；
第十二寄存器，用于命令或者地址周期到数据输出保持时间配置寄存器；
第十三寄存器，用于写保护到命令周期时间配置寄存器；
第十四寄存器，用于擦除时间配置寄存器；
第十五寄存器，用于多plane擦除时间配置寄存器；
第十六寄存器，用于多plane编程时间配置寄存器；
第十七寄存器，用于多plane读取时间配置寄存器；
第十八寄存器，用于Cache编程时间配置寄存器；
第十九寄存器，用于写入时间配置寄存器；
第二十寄存器，用于读取时间配置寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710258390.6A CN107168899A (zh) | 2017-04-19 | 2017-04-19 | 一种基于FPGA的NandFlash控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710258390.6A CN107168899A (zh) | 2017-04-19 | 2017-04-19 | 一种基于FPGA的NandFlash控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107168899A true CN107168899A (zh) | 2017-09-15 |
Family
ID=59813503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710258390.6A Pending CN107168899A (zh) | 2017-04-19 | 2017-04-19 | 一种基于FPGA的NandFlash控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107168899A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110442321A (zh) * | 2019-07-19 | 2019-11-12 | 南京芯驰半导体科技有限公司 | 一种预取fifo电路及方法 |
| CN110618794A (zh) * | 2019-09-20 | 2019-12-27 | 苏州浪潮智能科技有限公司 | 一种SSD固件访问NandFlash的方法和系统 |
| CN111240598A (zh) * | 2020-01-15 | 2020-06-05 | 西安交通大学 | 一种基于软硬件结合方式的大容量快速NandFlash存储实现方法 |
| CN113533941A (zh) * | 2021-09-15 | 2021-10-22 | 北京国科天迅科技有限公司 | 芯片接口的测试方法、装置、计算机设备和存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396711A (en) * | 2002-09-13 | 2004-06-30 | Advanced Risc Mach Ltd | Memory controller with programmable timing and control registers for data transfers which have a distinct sequence of phases. |
| KR20080022606A (ko) * | 2006-09-07 | 2008-03-12 | 주식회사 스타칩 | 메모리 고속복사 장치 및 방법 |
| CN101162449A (zh) * | 2007-10-08 | 2008-04-16 | 福州瑞芯微电子有限公司 | Nand flash控制器及其与nand flash芯片的数据交互方法 |
| CN101303884A (zh) * | 2008-06-13 | 2008-11-12 | 炬力集成电路设计有限公司 | 与非型闪存控制器和读写控制系统及方法 |
| CN103778013A (zh) * | 2014-01-24 | 2014-05-07 | 中国科学院空间应用工程与技术中心 | 一种多通道Nand Flash控制器及其控制方法 |
| CN105138470A (zh) * | 2015-08-31 | 2015-12-09 | 浪潮集团有限公司 | 一种多通道nand flash控制器 |
-
2017
- 2017-04-19 CN CN201710258390.6A patent/CN107168899A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396711A (en) * | 2002-09-13 | 2004-06-30 | Advanced Risc Mach Ltd | Memory controller with programmable timing and control registers for data transfers which have a distinct sequence of phases. |
| KR20080022606A (ko) * | 2006-09-07 | 2008-03-12 | 주식회사 스타칩 | 메모리 고속복사 장치 및 방법 |
| CN101162449A (zh) * | 2007-10-08 | 2008-04-16 | 福州瑞芯微电子有限公司 | Nand flash控制器及其与nand flash芯片的数据交互方法 |
| CN101303884A (zh) * | 2008-06-13 | 2008-11-12 | 炬力集成电路设计有限公司 | 与非型闪存控制器和读写控制系统及方法 |
| CN103778013A (zh) * | 2014-01-24 | 2014-05-07 | 中国科学院空间应用工程与技术中心 | 一种多通道Nand Flash控制器及其控制方法 |
| CN105138470A (zh) * | 2015-08-31 | 2015-12-09 | 浪潮集团有限公司 | 一种多通道nand flash控制器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110442321A (zh) * | 2019-07-19 | 2019-11-12 | 南京芯驰半导体科技有限公司 | 一种预取fifo电路及方法 |
| CN110618794A (zh) * | 2019-09-20 | 2019-12-27 | 苏州浪潮智能科技有限公司 | 一种SSD固件访问NandFlash的方法和系统 |
| CN111240598A (zh) * | 2020-01-15 | 2020-06-05 | 西安交通大学 | 一种基于软硬件结合方式的大容量快速NandFlash存储实现方法 |
| CN111240598B (zh) * | 2020-01-15 | 2021-07-13 | 西安交通大学 | 一种基于软硬件结合方式的大容量快速NandFlash存储实现方法 |
| CN113533941A (zh) * | 2021-09-15 | 2021-10-22 | 北京国科天迅科技有限公司 | 芯片接口的测试方法、装置、计算机设备和存储介质 |
| CN113533941B (zh) * | 2021-09-15 | 2022-03-01 | 北京国科天迅科技有限公司 | 芯片接口的测试方法、装置、计算机设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107168899A (zh) | 一种基于FPGA的NandFlash控制器 | |
| CN206557767U (zh) | 一种基于乒乓操作结构控制数据缓存的缓存系统 | |
| CN105468547B (zh) | 一种基于axi总线的便捷可配置帧数据存取控制系统 | |
| CN201583944U (zh) | 一种采用fpga实现基于pci总线的实时采集卡 | |
| CN101907881B (zh) | 可编程式数字脉冲发生器 | |
| CN206557758U (zh) | 一种基于fpga可扩展的nand flash存储芯片阵列控制器 | |
| CN101436171B (zh) | 模块化通信控制系统 | |
| CN101740102B (zh) | 一种多通道闪存芯片阵列结构及其写入和读出方法 | |
| CN101278354A (zh) | 多个独立的串行链接存储器 | |
| CN110069443B (zh) | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 | |
| CN103559146A (zh) | 一种提高NAND flash控制器读写速度的方法 | |
| CN102508267A (zh) | 一种gnss接收机的中频数据采集与回放系统 | |
| CN209842608U (zh) | 一种基于fpga fifo模块的ddr3存储器控制 | |
| CN102520892A (zh) | 多功能固态数据存储回放仪 | |
| CN102789424B (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN101515221A (zh) | 一种读数据的方法、装置和系统 | |
| CN102279820A (zh) | 基于spi接口的数据存储装置及控制方法 | |
| CN104702860A (zh) | 基于fpga的视频图像切换系统 | |
| CN1971543A (zh) | 一种突发机制下实现数据读写控制的方法和装置 | |
| CN101620581A (zh) | 双口ram实现闪存控制器缓存的结构及实现该缓存的方法 | |
| CN201149654Y (zh) | 一种单片机i/o口分时复用控制电路 | |
| CN201218944Y (zh) | 双口ram实现闪存控制器缓存的结构 | |
| CN103365791A (zh) | 一种nand闪存 | |
| CN203192416U (zh) | 一种基于FPGA实现多片Nandflash存储及读取的装置 | |
| CN109817273B (zh) | 一种nand性能测试方法及其系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170915 |
|
| RJ01 | Rejection of invention patent application after publication |