CN102279820A - 基于spi接口的数据存储装置及控制方法 - Google Patents

基于spi接口的数据存储装置及控制方法 Download PDF

Info

Publication number
CN102279820A
CN102279820A CN2011102436628A CN201110243662A CN102279820A CN 102279820 A CN102279820 A CN 102279820A CN 2011102436628 A CN2011102436628 A CN 2011102436628A CN 201110243662 A CN201110243662 A CN 201110243662A CN 102279820 A CN102279820 A CN 102279820A
Authority
CN
China
Prior art keywords
flash memory
spi interface
instruction
nand flash
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102436628A
Other languages
English (en)
Inventor
孙银明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN2011102436628A priority Critical patent/CN102279820A/zh
Publication of CN102279820A publication Critical patent/CN102279820A/zh
Priority to US13/454,095 priority patent/US8856429B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

一种基于SPI接口的数据存储装置，包括一SPI接口电路、一用于存储数据的NAND闪存、一连接于所述SPI接口电路及所述NAND闪存之间用于控制所述SPI接口电路与所述NAND闪存之间数据传输的NAND闪存接口、一连接于所述SPI接口电路及所述NAND闪存接口之间用于将所述SPI接口电路接收的指令转换为所述NAND闪存可以识别的指令的指令控制电路及一连接于所述SPI接口电路及所述NAND闪存接口之间用于实现串行数据与并行数据之间转换的数据转换电路。本发明还提供一种基于SPI接口的数据存储控制方法。本发明解决了基于SPI接口的NOR闪存容量小，价格高的问题，控制了成本。

Description

基于SPI接口的数据存储装置及控制方法
技术领域
本发明涉及一种数据存储装置及控制方法，尤指一种大容量的基于SPI接口的数据存储装置及控制方法。
背景技术
SPI(Serial Peripheral Interface，串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU（Micro Control Unit，微处理器）与各种外围设备以串行方式进行通信以交换信息。
NOR闪存和NAND闪存是现在市场上两种主要的非易失闪存技术。基于SPI接口的NOR闪存由于接口信号少，速度快及寿命长等优点，被广泛应用在各种数据存储系统中，但是由于其容量偏小，而且相比而言价格偏高，只能应用在小容量的数据存储系统中。因此需要提供一种基于SPI接口的大容量的数据存储装置来取代基于SPI接口的NOR闪存，同时要具有成本上的优势。
而NAND闪存则具有容量大，速度快且价格便宜的优点，因此有必要设计出一种基于SPI接口的NAND闪存来解决基于SPI接口的NOR闪存容量小，价格高的问题。
发明内容
鉴于以上内容，有必要提供一种大容量的基于SPI接口的数据存储装置及控制方法。
一种基于SPI接口的数据存储装置，所述基于SPI接口的数据存储装置包括一SPI接口电路、一用于存储数据的NAND闪存、一连接于所述SPI接口电路及所述NAND闪存之间用于控制所述SPI接口电路与所述NAND闪存之间数据传输的NAND闪存接口、一连接于所述SPI接口电路及所述NAND闪存接口之间用于将所述SPI接口电路接收的指令转换为所述NAND闪存可以识别的指令的指令控制电路及一连接于所述SPI接口电路及所述NAND闪存接口之间用于实现串行数据与并行数据之间转换的数据转换电路。
一种基于SPI接口的数据存储控制方法，包括以下步骤：
一SPI接口电路接收一串行数据及一操作指令；
一数据转换电路将所述SPI接口电路接收的串行数据转换为一并行数据；
一指令解析模块解析所述SPI接口电路接收的操作指令，一大容量扩展指令模块识别解析后的操作指令是否需要进行大容量闪存扩展的操作，如果是，进入下一步；
所述大容量扩展指令模块扩展解析后操作指令的地址；
一指令转换模块将扩展后的操作指令转换为一NAND闪存能够识别的操作指令；及
一指令执行模块将指令转换模块转换后的操作指令通过一NAND闪存接口发送至所述NAND闪存。
相对现有技术，本发明基于SPI接口的数据存储装置及方法不仅利用了SPI接口的便利性，又充分发挥了NAND闪存大存储容量的功能，解决了基于SPI接口的NOR闪存容量小，价格高的问题，控制了成本。
附图说明
图1为本发明基于SPI接口的数据存储装置较佳实施方式的系统架构图。
图2为本发明图1中指令控制电路内部的系统架构图。
图3为本发明基于SPI接口的数据存储控制方法较佳实施方式的流程图。
具体实施方式
请参阅图1，本发明基于SPI接口的数据存储装置较佳实施方式包括一SPI接口电路、一与该SPI接口电路相连的NAND闪存接口、一连接于该SPI接口电路及该NAND闪存接口之间的指令控制电路、一连接于该SPI接口电路及该NAND闪存接口之间的数据转换电路及一与该NAND闪存接口相连的NAND闪存。
该SPI接口电路用于与一主机之间实现基于SPI接口的数据传输。该NAND闪存接口用于产生该NAND闪存的控制时序，并负责该SPI接口电路与该NAND闪存之间的数据传输。该指令控制电路用于将该SPI接口电路接收的指令转换为该NAND闪存可以识别的指令，从而控制该NAND闪存的工作。该数据转换电路用于将该SPI接口电路接收的串行数据转换为并行数据，或将该NAND闪存接口接收的并行数据转换为串行数据。该NAND闪存为一大容量的存储体，用于存储数据，其容量为32MB至2GB。
请参阅图2，图2为该指令控制电路内部的系统架构图。该指令控制电路包括一指令解析模块、一与该指令解析模块相连的大容量扩展指令模块、一与该指令解析模块及该大容量扩展指令模块相连的指令转换模块及一与该指令转换模块相连的指令执行模块。
该指令解析模块用于解析该SPI接口电路接收的标准的操作指令，例如读取数据指令、写入数据指令、擦除数据指令、读取状态指令等。该大容量扩展指令模块用于识别该指令解析模块解析后的操作指令是否需要进行大容量闪存扩展的操作，如果是，则扩展操作指令的地址，以便覆盖更大的范围，充分利用该NAND闪存的存储空间，如果否，则直接将该指令解析模块解析后的操作指令送至该指令转换模块。该指令转换模块用于将该指令解析模块解析后的指令或该大容量扩展指令模块扩展后的指令转换为该NAND闪存可以识别的指令。该指令执行模块用于将该指令转换模块转换后的指令通过该NAND闪存接口发送至该NAND闪存。
通过本发明基于SPI接口的数据存储装置可以得到一个基于SPI接口的大容量的NAND闪存装置，不仅利用了SPI接口的便利性，又充分发挥了NAND大存储容量的功能，解决了基于SPI接口的NOR闪存容量小，价格高的问题，控制了成本。
请参阅图3，本发明基于SPI接口的数据存储控制方法包括以下步骤：
步骤一，SPI接口电路接收串行数据及操作指令，例如读取数据指令、写入数据指令、擦除数据指令、读取状态指令等。
步骤二，数据转换电路将SPI接口电路接收的串行数据转换为并行数据。
步骤三，指令控制电路中的指令解析模块解析该SPI接口电路接收的操作指令，大容量扩展指令模块识别操作指令是否需要进行大容量闪存扩展的操作，如果是，转入步骤四；如果否，转入步骤五。
步骤四，大容量扩展指令模块扩展操作指令的地址。
步骤五，指令转换模块将操作指令转换为对应的NAND闪存能够识别的操作指令。
步骤六，指令执行模块将指令转换模块转换后的操作指令通过NAND闪存接口发送至NAND闪存，实现对NAND闪存的控制。
例如，当需要对该基于SPI接口的数据存储装置进行读取数据时，通过上述基于SPI接口的数据存储方法向该装置发送一个读取数据指令，然后通过NAND闪存接口从NAND闪存读取指定长度的数据，并行数据通过数据转换电路转换为串行数据，最后从SPI接口电路送出。当需要对该基于SPI接口的数据存储装置进行写入数据时，通过上述基于SPI接口的数据存储方法向该装置发送一个写入数据命令，然后向SPI接口电路送入指定长度的数据，串行数据经过数据转换电路转换为并行数据，再通过NAND闪存接口送到NAND闪存。
在一个数据采集系统中，需要新增加外部存储设备时，采用本发明后，可以很方便的扩展一个大容量的存储器，操作简单，安装方便，可以使用标准SPI接口的驱动程序。在一个使用SPI接口的存储数据系统中，由于系统设计的复杂化，需要大幅增加存储容量时，使用本发明后，不仅可以兼容以前的系统架构，而且存储容量得到很大提升，系统成本也得到控制。
本发明基于SPI接口的数据存储装置及方法不仅利用了SPI接口的便利性，又充分发挥了NAND闪存大存储容量的功能，解决了基于SPI接口的NOR闪存容量小，价格高的问题，控制了成本。

Claims (9)

1. 一种基于SPI接口的数据存储装置，其特征在于：所述基于SPI接口的数据存储装置包括一SPI接口电路、一用于存储数据的NAND闪存、一连接于所述SPI接口电路及所述NAND闪存之间用于控制所述SPI接口电路与所述NAND闪存之间数据传输的NAND闪存接口、一连接于所述SPI接口电路及所述NAND闪存接口之间用于将所述SPI接口电路接收的指令转换为所述NAND闪存可以识别的指令的指令控制电路及一连接于所述SPI接口电路及所述NAND闪存接口之间用于实现串行数据与并行数据之间转换的数据转换电路。
2. 如权利要求1所述的基于SPI接口的数据存储装置，其特征在于：所述指令控制电路包括一用于解析所述SPI接口电路接收的操作指令的指令解析模块、一与所述指令解析模块相连的大容量扩展指令模块、一与所述指令解析模块及所述大容量扩展指令模块相连的指令转换模块及一与所述指令转换模块相连的指令执行模块。
3. 如权利要求2所述的基于SPI接口的数据存储装置，其特征在于：所述SPI接口电路接收的操作指令包括读取数据指令、写入数据指令、擦除数据指令或读取状态指令。
4. 如权利要求2所述的基于SPI接口的数据存储装置，其特征在于：所述大容量扩展指令模块识别所述指令解析模块解析后的操作指令是否需要进行大容量闪存扩展的操作，如果是，则扩展操作指令的地址，如果否，则直接将所述指令解析模块解析后的操作指令送至所述指令转换模块。
5. 如权利要求4所述的基于SPI接口的数据存储装置，其特征在于：所述指令转换模块将所述指令解析模块解析后的指令或所述大容量扩展指令模块扩展后的指令转换为所述NAND闪存可以识别的指令。
6. 如权利要求5所述的基于SPI接口的数据存储装置，其特征在于：所述指令执行模块将所述指令转换模块转换后的指令通过所述NAND闪存接口发送至所述NAND闪存。
7. 一种基于SPI接口的数据存储控制方法，包括以下步骤：
一SPI接口电路接收一串行数据及一操作指令；
一数据转换电路将所述SPI接口电路接收的串行数据转换为一并行数据；
一指令解析模块解析所述SPI接口电路接收的操作指令，一大容量扩展指令模块识别解析后的操作指令是否需要进行大容量闪存扩展的操作，如果是，进入下一步；
所述大容量扩展指令模块扩展解析后操作指令的地址；
一指令转换模块将扩展后的操作指令转换为一NAND闪存能够识别的操作指令；及
一指令执行模块将指令转换模块转换后的操作指令通过一NAND闪存接口发送至所述NAND闪存。
8. 如权利要求7所述的基于SPI接口的数据存储控制方法，其特征在于：所述大容量扩展指令模块识别解析后的操作指令是否需要进行大容量闪存扩展的操作时，如果否，则所述指令转换模块直接将解析后的操作指令转换为所述NAND闪存能够识别的操作指令。
9. 如权利要求7所述的基于SPI接口的数据存储控制方法，其特征在于：所述SPI接口电路接收的操作指令包括读取数据指令、写入数据指令、擦除数据指令或读取状态指令。
CN2011102436628A 2011-08-24 2011-08-24 基于spi接口的数据存储装置及控制方法 Pending CN102279820A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011102436628A CN102279820A (zh) 2011-08-24 2011-08-24 基于spi接口的数据存储装置及控制方法
US13/454,095 US8856429B2 (en) 2011-08-24 2012-04-24 Data storage device based on SPI and its controlling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102436628A CN102279820A (zh) 2011-08-24 2011-08-24 基于spi接口的数据存储装置及控制方法

Publications (1)

Publication Number Publication Date
CN102279820A true CN102279820A (zh) 2011-12-14

Family

ID=45105278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102436628A Pending CN102279820A (zh) 2011-08-24 2011-08-24 基于spi接口的数据存储装置及控制方法

Country Status (2)

Country Link
US (1) US8856429B2 (zh)
CN (1) CN102279820A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714030A (zh) * 2012-10-04 2014-04-09 联发科技股份有限公司 检测与接口连接的方法、电子装置以及控制电路
CN104077080A (zh) * 2013-03-29 2014-10-01 联发科技股份有限公司 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器
CN105426325A (zh) * 2015-11-03 2016-03-23 上海斐讯数据通信技术有限公司 一种数据存储装置、数据存储系统及方法
CN111506529A (zh) * 2020-06-30 2020-08-07 深圳市芯天下技术有限公司 一种应用于flash的高速spi指令应答电路
CN111857605A (zh) * 2020-08-04 2020-10-30 成都天锐星通科技有限公司 一种flash存储装置控制方法、装置、电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107766280B (zh) * 2016-08-23 2022-05-17 北京小米移动软件有限公司 终端通信方法及装置
JP7223503B2 (ja) * 2018-02-28 2023-02-16 ラピスセミコンダクタ株式会社 シリアルインタフェース回路、半導体装置、及びシリアルパラレル変換方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069163A (zh) * 2005-09-29 2007-11-07 株式会社东芝 存储器系统以及写入非易失性半导体存储器中的方法
CN101828172A (zh) * 2007-10-17 2010-09-08 美光科技公司 串行接口nand
CN101828175A (zh) * 2007-10-17 2010-09-08 美光科技公司 用于同步串行接口nand的设定存取及修改的系统及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200643781A (en) * 2005-06-02 2006-12-16 Rdc Semiconductor Co Ltd Conversion interface of memory device
US8549246B2 (en) * 2008-04-30 2013-10-01 Micron Technology, Inc. SPI NAND protected mode entry methodology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069163A (zh) * 2005-09-29 2007-11-07 株式会社东芝 存储器系统以及写入非易失性半导体存储器中的方法
CN101828172A (zh) * 2007-10-17 2010-09-08 美光科技公司 串行接口nand
CN101828175A (zh) * 2007-10-17 2010-09-08 美光科技公司 用于同步串行接口nand的设定存取及修改的系统及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714030A (zh) * 2012-10-04 2014-04-09 联发科技股份有限公司 检测与接口连接的方法、电子装置以及控制电路
CN103714030B (zh) * 2012-10-04 2017-09-15 联发科技股份有限公司 检测与接口连接的方法、电子装置以及控制电路
CN104077080A (zh) * 2013-03-29 2014-10-01 联发科技股份有限公司 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器
CN105426325A (zh) * 2015-11-03 2016-03-23 上海斐讯数据通信技术有限公司 一种数据存储装置、数据存储系统及方法
CN111506529A (zh) * 2020-06-30 2020-08-07 深圳市芯天下技术有限公司 一种应用于flash的高速spi指令应答电路
CN111857605A (zh) * 2020-08-04 2020-10-30 成都天锐星通科技有限公司 一种flash存储装置控制方法、装置、电子设备

Also Published As

Publication number Publication date
US20130054879A1 (en) 2013-02-28
US8856429B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
CN102279820A (zh) 基于spi接口的数据存储装置及控制方法
CN101384984B (zh) 整合有多个闪存单元的便携式数据存储装置
CN103280238B (zh) 基于FPGA的eMMC控制器及其工作方法
CN103279309B (zh) 基于fpga的ddr控制装置及方法
US8151039B2 (en) System and method for controlling flash memory without using ready/busy signal
CN102096647A (zh) 多芯片存储器系统和相关的数据传送方法
US11126382B2 (en) SD card-based high-speed data storage method
CN111506249A (zh) 一种基于zynq平台的数据交互系统及方法
US7831755B2 (en) Method and system for interfacing a plurality of memory devices using an MMC/SD protocol
CN102903332B (zh) 一种led显示屏的异步控制方法和异步控制卡
US20230169028A1 (en) Bridge device and data storage system
CN202189558U (zh) 基于spi接口的数据存储装置
CN116450552A (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN101620581A (zh) 双口ram实现闪存控制器缓存的结构及实现该缓存的方法
CN102436426A (zh) 一种内嵌式存储器及内嵌式存储系统
CN104714892B (zh) 数据存取命令执行方法以及使用该方法的快闪存储器装置
CN201218944Y (zh) 双口ram实现闪存控制器缓存的结构
CN103677868A (zh) 一种通过芯片内部的mcu配置芯片内置fpga的方法
CN107643989B (zh) 一种基于pci总线协议双光纤环路冗余结构通讯板卡
CN203217927U (zh) 一种无发送卡的低成本的led同步显示控制系统
CN102646073B (zh) 数据处理方法及装置
US8909831B2 (en) Logic device
CN110164394B (zh) 时序控制器及时序控制板
CN101930406A (zh) 非易失性存储器的写入错误管理方法、存储卡、及控制器
CN101866695A (zh) 一种Nandflash U盘控制器读写Norflash存储器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Applicant after: IPGoal Microelectronics (Sichuan) Co., Ltd.

Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu

Applicant before: IPGoal Microelectronics (Sichuan) Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214