CN104714892B - 数据存取命令执行方法以及使用该方法的快闪存储器装置 - Google Patents
数据存取命令执行方法以及使用该方法的快闪存储器装置 Download PDFInfo
- Publication number
- CN104714892B CN104714892B CN201410074908.7A CN201410074908A CN104714892B CN 104714892 B CN104714892 B CN 104714892B CN 201410074908 A CN201410074908 A CN 201410074908A CN 104714892 B CN104714892 B CN 104714892B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- interface
- driving instruction
- register
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000008859 change Effects 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 11
- 238000000605 extraction Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- CXOXHMZGEKVPMT-UHFFFAOYSA-N clobazam Chemical compound O=C1CC(=O)N(C)C2=CC=C(Cl)C=C2N1C1=CC=CC=C1 CXOXHMZGEKVPMT-UHFFFAOYSA-N 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229940044442 onfi Drugs 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Abstract
本发明提出一种数据存取命令执行方法以及使用该方法的快闪存储器装置，该数据存取命令执行方法由控制单元执行，包含下列步骤。当从寄存器中检测到改变指令来源指示后，从随机存取存储器读取一系列界面驱动指令。依据上述界面驱动指令依序操作储存单元存取界面，用以完成对储存单元的数据存取。
Description
技术领域
本发明关连于一种快闪存储器装置，特别是一种数据存取命令执行方法以及使用该方法的快闪存储器装置。
背景技术
传统上，为了执行存取快闪存储器中储存单元的数据的命令，执行于快闪存储器中的固件需要使用一段连续的时间来写寄存器，用以驱动控制单元完成一连串唤起(assert)、释放(de-assert)储存单元存取界面中的特定控制信号或者是载入关联于存取动作的地址、参数、数据等。这通常需要连续写入五到二十个不等的寄存器，且这段时间通常不能被中断。在这样的设计下，不利于固件对于多笔数据存取命令的调度最佳化，使得数据存取的效率较难提升。因此，本发明提出一种数据存取命令执行方法以及使用该方法的快闪存储器装置，用以降低写入寄存器所需的连续时间，使得固件可拥有较高的弹性来最佳化多个数据存取命令的调度。
发明内容
本发明的实施例提出一种数据存取命令执行方法，由控制单元执行，包含下列步骤。当从寄存器中检测到改变指令来源指示后，从随机存取存储器读取一系列界面驱动指令。依据上述界面驱动指令依序操作储存单元存取界面，用以完成对储存单元的数据存取。
本发明的实施例提出一种快闪存储器装置的装置，包含储存单元存取界面、寄存器、随机存取存储器以及控制单元。控制单元耦接于寄存器、随机存取存储器与储存单元存取界面之间。控制单元当从寄存器中检测到改变指令来源指示后，从随机存取存储器读取一系列的界面驱动指令；以及依据界面驱动指令依序操作储存单元存取界面，用以完成对储存单元的数据存取。
本发明的实施例另提出一种数据存取命令执行方法，由被载入于微处理单元中的固件执行，包含下列步骤。写入一系列界面驱动指令至随机存取存储器，而非写入至寄存器。写入改变指令来源指示至寄存器，用以指示控制单元从随机存取存储器中读取界面驱动指令并且据以依序操作储存单元存取界面。
附图说明
图1是依据本发明实施例的快闪存储器的系统架构示意图。
图2是依据本发明实施例的快闪存储器中的储存单元示意图。
图3是依据本发明实施例的使用填写寄存器的方式写入数据至储存单元的时序图。
图4是依据本发明实施例的由固件执行的界面驱动指令产生方法的方法流程图。
图5是依据本发明实施例的界面驱动指令储存示意图。
图6是依据本发明实施例的由控制单元执行的界面驱动指令执行方法的方法流程图。
图7是依据本发明实施例的使用随机存取存储器预存界面驱动指令的方式写入数据至储存单元的时序图。
【附图标记说明】
10 快闪存储器的系统架构；
110 快闪存储器控制器；
111 处理单元存取界面；
112 微处理单元；
113 寄存器；
114 随机存取存储器；
115 多工器；
116 控制单元；
117 储存单元存取界面；
120 储存单元；
121 存储器单元阵列；
122 行解码单元；
123 列编码单元；
124 地址单元；
125 数据缓冲器；
310a～310e 界面驱动指令；
320 数据线；
320a 写入命令；
320b、320c 写入地址；
330 命令提取致能控制信号；
340 地址提取致能控制信号；
350 芯片致能控制信号；
360 写入致能控制信号；
360a、360b 转态信号；
S410～S440 方法步骤；
S610～S650 方法步骤；
710a、710b 记录于随机存取存储器中的界面驱动指令的起始地址；
710c 界面驱动指令的数目；
710d 改变指令来源指示。
具体实施方式
本发明提出一种数据存取命令执行方法以及使用该方法的快闪存储器装置，用以降低写入寄存器所需的连续性时间，使得固件可拥有较高的弹性来最佳化多笔数据存取命令。快闪存储器装置可以是安全数字卡(secure digital SD memory card)。图1是依据本发明实施例的快闪存储器的系统架构示意图。快闪存储器的系统架构10中包含控制单元116，用以从寄存器113或随机存取存储器114取得指令、存取地址、参数、数据或其他相关的信息，并据以对储存单元120进行存取。详细来说，控制单元116通过储存单元存取界面117写入数据到储存单元120中的特定地址，以及从储存单元120中的特定地址读取数据。系统架构10使用数个电子信号来协调控制单元116与储存单元120间的数据与命令传递，包含数据线(data line)、时脉信号(clock signal)与控制信号(control signal)。数据线可用以传递命令、地址、读出及写入的数据；控制信号线可用以传递命令提取致能(command latchenable,CLE)、地址提取致能(address latch enable,ALE)、芯片致能(chip enable,CE)、写入致能(write enable,WE)等控制信号。微处理单元112另可使用处理单元存取界面111通过特定通讯协定与其他电子装置进行通讯，例如，通用序列总线(universal serialbus,USB)、先进技术附着(advanced technology attachment,ATA)或其他界面。
图2是依据本发明实施例的快闪存储器中的储存单元示意图。储存单元120包含由MxN个存储器单元(memory cells)组成的阵列(array)121，而每一个存储器单元可以包含一或多个单一位准存储器单元(single-level cell,SLC)或三位准存储器单元(triple-level cell,TLC)。快闪存储器可以是NOR型快闪存储器(NOR flash memory)、NAND型快闪存储器，或其他种类的快闪存储器。为了正确存取信息，行解码单元122用以选择存储器单元阵列121中特定的行，而列编码单元123用以选择特定行中一定数量的字节的数据作为输出。地址单元124提供特定的行信息给行解码器122，其中定义选择存储器单元阵列121中的特定行的信息。相似地，列解码器123则根据地址单元124提供的列信息，选择存储器单元阵列121的特定行中一定数量的列进行读取或写入操作。从存储器单元阵列121读取出的数据，或欲写入存储器单元阵列121中的数据则储存在数据缓冲器(data buffer)125。
于正常状态下，多工器115会被组态为连接寄存器113至控制单元116。控制单元116会周期性地检测寄存器113中是否存在一个新的界面驱动指令，是则据以改变储存单元存取界面117的控制信号、起始或结束储存单元存取界面117的时脉信号、放置数据于储存单元存取界面117的数据线上、读取储存单元存取界面117的数据线上的数据，或是以上操作的任意结合。储存单元存取界面117可采用单倍数据率(single data rate,SDR)或双倍数据率(double data rate,DDR)通讯协定，使储存单元中的控制器(未显示)与控制单元116间能彼此沟通，例如，开放NAND快闪(open NAND flash interface,ONFI)、双倍数据率开关(DDR toggle)或其他界面。执行于微处理单元112的固件为完成一个由处理单元存取界面111所指示的数据存取指令，可写入一系列的界面驱动指令至寄存器113中，指示控制单元116完成对储存单元存取界面117的操作，例如，读取储存单元120中一段地址的数据、写入数据到储存单元120中的一段地址上、合并储存单元120中的特定页面等。图3是依据本发明实施例的使用填写寄存器的方式写入数据至储存单元120的时序图。固件116可依序写入特定的值310a及310b至寄存器113中，用以指示控制单元116分别读取写入地址与相关参数设定。接着，于寄存器113中写入特定的值310c，指示控制单元116唤醒储存单元存取界面117中的芯片致能(CE)控制信号350。当控制单元116检测到寄存器113中被写入特定的值310d后，唤起命令提取致能(CLE)控制信号330，将写入命令(program command)320a放置于数据线320上，以及产生写入致能(WE)的转态信号(toggling signal)360a，让储存单元120中的控制器(未显示)可以读取存放在数据线320上的写入命令320b。例如，控制单元116可于转态信号360a的上升沿(rising edges)于数据线320上取得写入命令320a。当控制单元116检测到寄存器113中被写入特定的值310e后，唤起地址提取致能(ALE)控制信号340，将写入地址(program address)320b与320c放置于数据线320上，接着产生写入致能(WE)的转态信号(toggling signal)360b，让储存单元120中的控制器(未显示)可以读取存放在数据线320上的写入地址320b。例如，控制单元116可于转态信号360b的上升沿以及/或下降沿(falling edge)于数据线320上取得写入地址320b与320c。值310a至310e是代表一系列紧接着执行的界面驱动指令。为完成一个写入命令，固件必须安排一段足够长的时间来完成这一系列界面驱动指令的寄存器113写入动作。此外，为完成一个数据存取命令，界面驱动指令的数目可能多达二十个。
为了要降低写入寄存器所需的连续性时间，本发明实施例另提出一个预先定义的指令码，有别于如上所述的界面驱动指令，用以指示控制单元116从随机存取存储器114中的一个特定起始地址读取一定数目的界面驱动指令，并据以完成一个数据存取命令。此指令码可称为改变指令来源指示(indication for altering instruction source)。在写入这个特殊的指令码前，固件需要于随机存取存储器114中储存一系列的界面驱动指令，以及将储存界面驱动指令的起始地址与界面驱动指令的数目写入寄存器113中。图4是依据本发明实施例的由固件执行的界面驱动指令产生方法的方法流程图。微处理单元112中执行的固件写入一系列界面驱动指令至随机存取存储器114中(步骤S410)，而非写入至寄存器113中。固件可在任意的时间点执行步骤S410，也可以一次写入关联于多个数据存取命令的界面驱动指令，例如，关联于一个读取数据命令以及一个写入数据命令的界面驱动指令。图5是依据本发明实施例的界面驱动指令储存示意图。如之前所述的界面驱动指令310a至310e可被储存于随机存取存储器114中，起始地址为”’h0102”。固件接着将储存界面驱动指令的起始地址写入到寄存器113(步骤S420)，将界面驱动指令的数目写入到寄存器113(步骤S430)。于需要驱动储存单元存取界面117的时间点，固件将改变指令来源指示写入寄存器113(步骤S440)，用以指示控制单元116从随机存取存储器114中读取一定数目的界面驱动指令来完成一个数据存取命令。需注意的是，步骤S410的执行时间点可由固件随意安排，并不受限于于步骤S420至S440的实际执行时间。换句话说，固件可事先储存关联于多个数据存取命令的界面驱动指令于随机存取存储器114中，然后在特定的时间点安排执行步骤S420至S440，用以触发控制单元116进行界面驱动指令的读取与执行。在完成写入储存界面驱动指令的起始地址、界面驱动指令的数目及改变指令来源指示至寄存器113后，固件可以不需要等待界面驱动指令被控制单元116执行完毕，随即执行其他的作业。
图6是依据本发明实施例的由控制单元116执行的界面驱动指令执行方法的方法流程图。当控制单元116于寄存器113中检测到上述的改变指令来源指示(步骤S610)后，读取寄存器113中记录的起始地址及界面驱动指令的数目(步骤S620)。寄存器113中的起始地址及界面驱动指令的数目是由固件于执行步骤S420与S430时写入。例如，寄存器113中所记录的起始地址为”’h0102”且界面驱动指令的数目为”5”。接着，控制多工器115用以将随机存取存储器114连接至控制单元116(步骤S630)。依据取得的起始地址及界面驱动指令的数目，从随机存取存储器114依序读取界面驱动指令以及根据每一界面驱动指令完成对储存单元存取界面的操作(步骤S640)。范例的储存于随机存取存储器114中的界面驱动指令可参考图5。于读取完界面驱动指令后，控制单元116控制多工器115用以将寄存器113连接至控制单元116(步骤S650)，使得控制单元116可继续周期性地检测及读取寄存器113中的值。
图7是依据本发明实施例的使用随机存取存储器114预存界面驱动指令的方式写入数据至储存单元120的时序图。固件116可事先将一系列界面驱动指令储存于随机存取存储器114中的特定位置(步骤S410)。在这个例子中，此界面驱动指令是用以完成写入数据到储存单元120中的一块区域。在到达一个计划的时间点时，固件116可写入储存于随机存取存储器114中的一系列界面驱动指令的起始地址710a与710b至寄存器113(步骤S420)，以及写入界面驱动指令的数目710c至寄存器113(步骤S430)。起始地址710a与710b是使用十六个比特(两个字节)表示，熟习此技艺人士亦可以使用更多比特来进行定址，本发明并不因此而局限。接着，将改变指令来源指示710写入至寄存器113(步骤S440)。请参考图5，在这个例子中，起始地址是”’h0102”，并且此一系列的界面驱动指令的数目是五个。当辨识出寄存器113中的改变指令来源指示710d(步骤S610)后，读取寄存器113中储存的起始地址710a与710b以及界面驱动指令的数目710c(步骤S620)。控制单元116接着控制多工器115将随机存取存储器114连接至控制单元116(步骤S630)。依据起始地址710a与710b以及界面驱动指令的数目710c，控制单元116从随机存取存储器114中依序读出界面驱动指令并完成对储存单元存取界面117的操作(步骤S640)。详细对于储存单元存取界面117中数据线320、命令提取致能控制信号330、地址提取致能控制信号340、芯片致能控制信号350以及写入智能控制信号360的操作，请参考图3的说明。最后，控制单元116控制多工器115将寄存器113连接至控制单元116(步骤S650)，用以继续检测新写入寄存器113的值。
虽然图1、图2中包含了以上描述的元件，但不排除在不违反发明的精神下，使用更多其他的附加元件，已达成更佳的技术效果。此外，虽然图4、图6的流程图采用特定的顺序来执行，但是在不违法发明精神的情况下，熟习此技艺人士可以在达到相同效果的前提下，修改这些步骤间的顺序，所以，本发明并不局限于仅使用如上所述的顺序。此外，熟习此技艺人士亦可以将若干步骤整合为一个步骤，或者是除了这些步骤外，循序或平行地执行更多步骤，本发明亦不因此而局限。
虽然本发明使用以上实施例进行说明，但需要注意的是，这些描述并非用以限缩本发明。相反地，此发明涵盖了熟习此技艺人士显而易见的修改与相似设置。所以，申请权利要求范围须以最宽广的方式解释来包含所有显而易见的修改与相似设置。
Claims (12)
1.一种数据存取命令执行方法，由一控制单元执行，包含：
当从一寄存器中检测到一改变指令来源指示后，从上述寄存器中读取储存于一随机存取存储器中的一系列界面驱动指令的一起始地址，以及上述界面驱动指令的一数目，以及控制一多工器将上述随机存取存储器连接至上述控制单元，其中上述界面驱动指令的读取是依据上述起始地址以及上述界面驱动指令的上述数目；以及
依据上述界面驱动指令依序操作一储存单元存取界面，用以完成对一储存单元的数据存取。
2.如权利要求1所述的数据存取命令执行方法，其特征在于，更包含：
当从上述随机存取存储器中读取上述界面驱动指令后，控制上述多工器将上述寄存器连接至上述控制单元。
3.如权利要求1所述的数据存取命令执行方法，其特征在于，上述储存单元存取界面的操作包含操作一数据线以及/或一控制信号线。
4.如权利要求1所述的数据存取命令执行方法，其特征在于，上述随机存取存储器中的上述界面驱动指令是由执行于一微处理单元的一固件所写入。
5.如权利要求1所述的数据存取命令执行方法，其特征在于，上述改变指令来源指示是由执行于一微处理单元的一固件所写入。
6.一种快闪存储器装置，包含：
一储存单元存取界面；
一寄存器；
一随机存取存储器；
一控制单元，耦接于上述寄存器、上述随机存取存储器与上述储存单元存取界面之间；以及
一多工器，耦接于上述寄存器、上述随机存取存储器与上述控制单元之间，
其中，上述控制单元当从上述寄存器中检测到一改变指令来源指示后，从上述寄存器中读取储存于上述随机存取存储器中的一系列的界面驱动指令的一起始地址，以及上述界面驱动指令的一数目，以及控制上述多工器将上述随机存取存储器连接至上述控制单元，其中上述界面驱动指令的读取是依据上述起始地址以及上述界面驱动指令的上述数目；以及依据上述界面驱动指令依序操作上述储存单元存取界面，用以完成对一储存单元的数据存取。
7.如权利要求6所述的快闪存储器装置，其特征在于，上述控制单元当从上述随机存取存储器中读取上述界面驱动指令后，控制上述多工器将上述寄存器连接至上述控制单元。
8.如权利要求6所述的快闪存储器装置，其特征在于，上述储存单元存取界面的操作包含操作一数据线以及/或一控制信号线。
9.如权利要求6所述的快闪存储器装置，其特征在于，上述随机存取存储器中的上述界面驱动指令是由执行于一微处理单元的一固件所储存。
10.如权利要求6所述的快闪存储器装置，其特征在于，上述改变指令来源指示是由执行于一微处理单元的一固件所储存。
11.一种数据存取命令执行方法，由被载入于一微处理单元中的一固件执行，包含：
写入一系列界面驱动指令至一随机存取存储器，而非写入至一寄存器中；
写入一改变指令来源指示至上述寄存器，用以指示一控制单元从上述随机存取存储器中读取上述界面驱动指令并且据以依序操作一储存单元存取界面；以及
写入储存于上述随机存取存储器中的上述界面驱动指令的一起始地址，以及上述界面驱动指令的一数目至上述寄存器，其中上述控制单元依据上述起始地址以及上述界面驱动指令的上述数目读取上述界面驱动指令。
12.如权利要求11所述的数据存取命令执行方法，其特征在于，上述控制单元依据上述界面驱动指令操作上述储存单元存取界面中的一数据线以及/或一控制信号线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102145803A TWI553642B (zh) | 2013-12-12 | 2013-12-12 | 資料存取命令執行方法以及使用該方法的快閃記憶體裝置 |
| TW102145803 | 2013-12-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104714892A CN104714892A (zh) | 2015-06-17 |
| CN104714892B true CN104714892B (zh) | 2017-10-20 |
Family
ID=53368485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410074908.7A Active CN104714892B (zh) | 2013-12-12 | 2014-03-03 | 数据存取命令执行方法以及使用该方法的快闪存储器装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9959232B2 (zh) |
| CN (1) | CN104714892B (zh) |
| TW (1) | TWI553642B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106776391A (zh) * | 2016-12-13 | 2017-05-31 | 成都信息工程大学 | 一种NAND Flash控制器的控制方法和装置 |
| CN111625744B (zh) * | 2019-02-27 | 2023-08-22 | 瑞昱半导体股份有限公司 | 多媒体串流及网络装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245300A (en) * | 1978-06-05 | 1981-01-13 | Computer Automation | Integrated and distributed input/output system for a computer |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708257B2 (en) * | 1999-07-12 | 2004-03-16 | Koninklijke Philips Electronics N.V. | Buffering system bus for external-memory access |
| US6874044B1 (en) * | 2003-09-10 | 2005-03-29 | Supertalent Electronics, Inc. | Flash drive/reader with serial-port controller and flash-memory controller mastering a second RAM-buffer bus parallel to a CPU bus |
| US6782459B1 (en) * | 2000-08-14 | 2004-08-24 | Rambus, Inc. | Method and apparatus for controlling a read valid window of a synchronous memory device |
| DE10040267A1 (de) * | 2000-08-17 | 2002-02-28 | Philips Corp Intellectual Pty | Prozessor-Speicher-System |
| JP3980901B2 (ja) * | 2002-02-12 | 2007-09-26 | 沖電気工業株式会社 | デジタル信号処理装置 |
| JP2004133881A (ja) * | 2002-08-14 | 2004-04-30 | Ricoh Co Ltd | カード型メモリのインターフェイス回路、その回路を搭載したａｓｉｃ、およびそのａｓｉｃを搭載した画像形成装置 |
| US8112574B2 (en) * | 2004-02-26 | 2012-02-07 | Super Talent Electronics, Inc. | Swappable sets of partial-mapping tables in a flash-memory system with a command queue for combining flash writes |
| US8060670B2 (en) * | 2004-03-17 | 2011-11-15 | Super Talent Electronics, Inc. | Method and systems for storing and accessing data in USB attached-SCSI (UAS) and bulk-only-transfer (BOT) based flash-memory device |
| US9104315B2 (en) * | 2005-02-04 | 2015-08-11 | Sandisk Technologies Inc. | Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage |
| TWI277874B (en) * | 2005-06-24 | 2007-04-01 | Via Tech Inc | Method for access non-standard register in serial advanced technology attachment (SATA) device |
| US7596657B2 (en) * | 2006-01-13 | 2009-09-29 | Paul Kaler | Increased storage capacity for solid state disks using data compression |
| KR100782594B1 (ko) * | 2006-07-14 | 2007-12-06 | 엠텍비젼 주식회사 | 데이터 처리 기능을 구비한 메모리 장치 |
| US7991985B2 (en) * | 2006-12-22 | 2011-08-02 | Broadcom Corporation | System and method for implementing and utilizing a zero overhead loop |
| US7991932B1 (en) * | 2007-04-13 | 2011-08-02 | Hewlett-Packard Development Company, L.P. | Firmware and/or a chipset determination of state of computer system to set chipset mode |
| TW200849087A (en) * | 2007-06-01 | 2008-12-16 | Holtek Semiconductor Inc | Method of accelerating the excution of repeatative commands and its micro controller |
| US9152496B2 (en) * | 2007-12-21 | 2015-10-06 | Cypress Semiconductor Corporation | High performance flash channel interface |
| US8341311B1 (en) * | 2008-11-18 | 2012-12-25 | Entorian Technologies, Inc | System and method for reduced latency data transfers from flash memory to host by utilizing concurrent transfers into RAM buffer memory and FIFO host interface |
| US20110131381A1 (en) * | 2009-11-27 | 2011-06-02 | Advanced Micro Devices, Inc. | Cache scratch-pad and method therefor |
| US9424930B2 (en) * | 2010-09-15 | 2016-08-23 | Sandisk Technologies Llc | Apparatus, system, and method for non-volatile storage element programming |
| US8607210B2 (en) * | 2010-11-30 | 2013-12-10 | Micron Technology, Inc. | Code patching for non-volatile memory |
| KR101717081B1 (ko) * | 2011-03-23 | 2017-03-28 | 삼성전자주식회사 | 비휘발성 램과 휘발성 램을 버퍼 메모리로 사용하는 저장 장치 |
| US9430391B2 (en) * | 2012-03-29 | 2016-08-30 | Advanced Micro Devices, Inc. | Managing coherent memory between an accelerated processing device and a central processing unit |
| US9626280B2 (en) * | 2013-07-01 | 2017-04-18 | Nxp Usa, Inc. | Debug method and device for handling exceptions and interrupts |
-
2013
- 2013-12-12 TW TW102145803A patent/TWI553642B/zh active
-
2014
- 2014-03-03 CN CN201410074908.7A patent/CN104714892B/zh active Active
- 2014-10-15 US US14/514,762 patent/US9959232B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245300A (en) * | 1978-06-05 | 1981-01-13 | Computer Automation | Integrated and distributed input/output system for a computer |
Also Published As
| Publication number | Publication date |
|---|---|
| US9959232B2 (en) | 2018-05-01 |
| TW201523617A (zh) | 2015-06-16 |
| TWI553642B (zh) | 2016-10-11 |
| CN104714892A (zh) | 2015-06-17 |
| US20150169250A1 (en) | 2015-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI425512B (zh) | 快閃記憶體控制電路及其儲存系統與資料傳輸方法 | |
| CN103559146B (zh) | 一种提高NAND flash控制器读写速度的方法 | |
| CN105528299B (zh) | 读取命令排程方法以及使用该方法的装置 | |
| US8869004B2 (en) | Memory storage device, memory controller thereof, and data transmission method thereof | |
| US9971546B2 (en) | Methods for scheduling read and write commands and apparatuses using the same | |
| CN108932108A (zh) | 快闪存储器的命令排程及执行方法以及使用该方法的装置 | |
| TW201407349A (zh) | 資料管理方法、記憶體控制器與記憶體儲存裝置 | |
| CN101515221A (zh) | 一种读数据的方法、装置和系统 | |
| CN106033323B (zh) | 读取快闪存储器中储存单元的方法以及使用该方法的装置 | |
| CN102279820A (zh) | 基于spi接口的数据存储装置及控制方法 | |
| CN104714892B (zh) | 数据存取命令执行方法以及使用该方法的快闪存储器装置 | |
| CN107797755A (zh) | 固态硬盘系统的原子写入方法以及使用该方法的装置 | |
| CN106527962B (zh) | 内部数据搬移方法以及使用该方法的装置 | |
| CN102890653A (zh) | 指令执行方法、存储器控制器与存储器储存装置 | |
| CN108628754A (zh) | 一般及垃圾回收的数据存取方法以及使用该方法的装置 | |
| US9152348B2 (en) | Data transmitting method, memory controller and data transmitting system | |
| TWI631565B (zh) | 快閃記憶體之廢料收集方法以及使用該方法的裝置 | |
| CN101751982B (zh) | 闪存存储装置中闪存控制器与闪存芯片之间的连接方法 | |
| CN107797756A (zh) | 固态硬盘系统的优先写入方法以及使用该方法的装置 | |
| CN201374192Y (zh) | 闪存存储装置 | |
| CN106855789B (zh) | 快闪存储器的废料收集方法以及使用该方法的装置 | |
| TWI537726B (zh) | 資料讀取方法、快閃記憶體控制器與儲存系統 | |
| CN102236584B (zh) | 用来抑制数据错误的方法以及相关的记忆装置及其控制器 | |
| CN102956255A (zh) | 闪存控制器 | |
| CN109935252A (zh) | 存储器装置及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |