CN105426325A - 一种数据存储装置、数据存储系统及方法 - Google Patents

一种数据存储装置、数据存储系统及方法 Download PDF

Info

Publication number
CN105426325A
CN105426325A CN201510736972.1A CN201510736972A CN105426325A CN 105426325 A CN105426325 A CN 105426325A CN 201510736972 A CN201510736972 A CN 201510736972A CN 105426325 A CN105426325 A CN 105426325A
Authority
CN
China
Prior art keywords
flash memory
interface
cpu
data
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510736972.1A
Other languages
English (en)
Inventor
王振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510736972.1A priority Critical patent/CN105426325A/zh
Publication of CN105426325A publication Critical patent/CN105426325A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种数据存储装置，包括第一SPI接口、控制模块、NOR接口和NOR闪存；所述控制模块通过第一SPI接口连接CPU，并通过所述NOR接口连接NOR闪存；所述控制模块用于连接CPU与所述NOR闪存进行数据交换。本发明可以使不具备NOR接口但是有SPI接口的CPU可以直接访问NOR闪存，从而无需更换CPU方案，可以加快产品的开发进度，降低产品的开发风险。

Description

一种数据存储装置、数据存储系统及方法
技术领域
本发明涉及数据存储领域，特别是涉及一种数据存储装置、数据存储系统及方法。
背景技术
SPI是串行外设接口(SerialPeripheralInterface)的缩写。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。
NOR闪存(NORFlash)是现在市场上主要的非易失闪存技术之一。Intel于1988年首先开发出NORFlash技术，彻底改变了原先由EPROM和EEPROM一统天下的局面。
由于NORFlash的这么多优点，但是很多CPU上却没有NORFlash的接口，使得NORFlash无法在这些CPU上使用。同时现在很多CPU上都集成了SPI接口，使得基于SPI和NORFlash的数据存储方法成为可能。
发明内容
本发明的目的是提供一种数据存储装置、数据存储系统及方法，实现不具备NORFlash接口的CPU通过SPI总线访问NOR闪存。
本发明提供的技术方案如下：
一种数据存储装置，包括第一SPI接口、控制模块、NOR接口和NOR闪存；所述控制模块通过第一SPI接口连接CPU，并通过所述NOR接口连接NOR闪存；所述控制模块用于连接CPU与所述NOR闪存进行数据交换。
本发明可以使不具备NORFlash接口但是有SPI接口的CPU可以直接访问NORFlash，从而无需更换CPU方案，可以加快产品的开发进度，降低产品的开发风险。
本发明还公开了另一种数据存储装置，包括第一SPI接口、控制模块、NOR接口和NOR闪存；所述控制模块通过第一SPI接口连接CPU，并通过所述NOR接口连接NOR闪存；所述控制模块用于通过所述第一SPI接口接收CPU发送的操作指令，并将所述操作指令转换成NOR闪存可识别的指令通过NOR接口发送至NOR闪存；所述控制模块还用于通过所述NOR接口接收NOR闪存发送的并行数据，并将所述并行数据转换成串行数据通过所述第一SPI接口发送至CPU。
进一步优选的，所述操作指令包括读操作指令、复位操作指令、写操作指令、擦除指令和读取芯片ID指令。
本发明还公开了另一种数据存储装置，包括第一SPI接口、控制模块、NOR接口和NOR闪存；所述控制模块通过第一SPI接口连接CPU，并通过所述NOR接口连接NOR闪存；所述控制模块用于通过所述第一SPI接口接收CPU发送的操作指令，并将所述操作指令转换成NOR闪存可识别的指令通过NOR接口发送至NOR闪存；所述控制模块还用于通过所述NOR接口接收NOR闪存发送的并行数据，并将所述并行数据转换成串行数据通过所述第一SPI接口发送至CPU；所述控制模块具体包括：指令转换模块，用于将CPU发送的所述操作指令转换成NOR闪存可识别的指令；数据转换模块，用于将NOR闪存发送的并行数据转换成SPI总线格式的串行数据。
本发明还公开了一种数据存储系统，包括上述的数据存储装置及CPU，所述CPU与所述数据存储装置电性相连并进行数据交换，所述CPU包括第二SPI接口，所述第二SPI接口与所述第一SPI接口相连，所述CPU通过所述第二SPI接口发送操作指令至所述数据存储装置。
本发明还公开一种数据存储方法，包括：接收CPU发送的操作指令；并将所述操作指令转换成NOR闪存可识别的指令通过NOR接口发送至NOR闪存；接收NOR闪存发送的并行数据；将所述并行数据转换成串行数据通过所述第一SPI接口发送至CPU。
进一步优选的，所述操作指令包括读操作指令、复位操作指令、写操作指令、擦除指令和读取芯片ID指令。
与现有技术相比，本发明可以使不具备NORFlash接口但是有SPI接口的CPU可以直接访问NORFlash，从而无需更换CPU方案，可以加快产品的开发进度，降低产品的开发风险。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对一种的方法及的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1为本发明一种数据存储装置的主要组成示意图；
图2为本发明一种数据存储装置的完整组成示意图；
图3为本发明一种数据存储系统的结构示意图；
图4是本发明一种数据存储方法的步骤示意图；
图5为本发明一种数据存储装置的具体工作流程图。
附图标号说明：
100.第一SPI接口，200.控制模块，201.指令转换模块，202.数据转换模块，300.NOR接口，400.NOR闪存，500.CPU，501.第二SPI接口。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
图1为本发明一种数据存储装置的主要组成示意图，作为本发明的一个具体实施例，如图1所示，一种数据存储装置，包括第一SPI接口100、控制模块200、NOR接口300和NOR闪存400；所述控制模块200通过第一SPI接口100连接CPU500，并通过所述NOR接口300连接NOR闪存400；所述控制模块200用于连接CPU500与所述NOR闪存400进行数据交换。
对上述实施例进行改进，得到另一种数据存储装置，包括第一SPI接口100、控制模块200、NOR接口300和NOR闪存400；所述控制模块200通过第一SPI接口100连接CPU500，并通过所述NOR接口300连接NOR闪存400；所述控制模块200用于通过所述第一SPI接口100接收CPU500发送的操作指令，并将所述操作指令转换成NOR闪存400可识别的指令通过NOR接口300发送至NOR闪存400；所述控制模块200还用于通过所述NOR接口300接收NOR闪存400发送的并行数据，并将所述并行数据转换成串行数据通过所述第一SPI接口100发送至CPU500。
进一步优选的，所述操作指令包括读操作指令、复位操作指令、写操作指令、擦除指令和读取芯片ID指令。
图2为本发明一种数据存储装置的完整组成示意图，如图2所示，对上述实施例进行改进，得到另一种数据存储装置，包括第一SPI接口100、控制模块200、NOR接口300和NOR闪存400；所述控制模块200通过第一SPI接口100连接CPU500，并通过所述NOR接口300连接NOR闪存400；所述控制模块200用于通过所述第一SPI接口100接收CPU500发送的操作指令，并将所述操作指令转换成NOR闪存400可识别的指令通过NOR接口300发送至NOR闪存400；所述控制模块200还用于通过所述NOR接口300接收NOR闪存400发送的并行数据，并将所述并行数据转换成串行数据通过所述第一SPI接口100发送至CPU500；所述控制模块200具体包括：指令转换模块201，用于将CPU500发送的所述操作指令转换成NOR闪存400可识别的指令；数据转换模块202，用于将NOR闪存400发送的并行数据转换成SPI总线格式的串行数据。
具体的，本发明中控制模块200由CPLD或FPGA构成或具有控制运算功能的CPU500等元件，包括指令转换模块201和数据转换模块202，分别起到SPI接口到NOR接口300之间的控制和转换作用。
指令转换模块201用于把CPU500通过SPI总线串行发送的操作指令转换为NOR闪存400可以识别的指令。
转换模块用于把CPU500通过SPI总线串行发送的数据转换为可以为NOR闪存可以接受的形式。当CPU500从NOR闪存400读取数据时，数据转换模块202要把NOR闪存400发出的并行数据转换为SPI总线格式的串行数据送给CPU500。
下面以CPU500对NOR闪存400的读操作为例说明本发明的实现过程，图5为本发明一种数据存储装置的具体工作流程图，如图5所示。
1、CPU500首先把读操作命令和NOR闪存400的地址范围发送到控制模块200。
2、控制模块200的指令转换模块201将其解析并转换为NOR闪存400的方式和时序。
3、NOR闪存400接收到相应的时序命令和地址后，将CPU500指定地址范围内的数据发送到控制模块200。
4、控制模块200的数据转换模块202将NOR闪存400的并行数据转换为SPI总线的串行数据，从SPI总线发送给CPU500。
5、判断NOR闪存400是否发送完并行数据，若是，则执行步骤6；否则重复执行步骤3。
6、结束。
图3为本发明一种数据存储系统的结构示意图，作为本发明一个具体实施例，如图3所示，一种数据存储系统，包括上述的数据存储装置及CPU500，所述CPU500与所述数据存储装置电性相连并进行数据交换，所述CPU500包括第二SPI接口501，所述第二SPI接口501与所述第一SPI接口100相连，所述CPU500通过所述第二SPI接口501发送操作指令至所述数据存储装置。
图4是本发明一种数据存储方法的步骤示意图，作为本发明的一个具体实施例，如图4所示，一种数据存储方法，包括：接收CPU发送的操作指令；将所述操作指令转换成NOR闪存可识别的指令通过NOR接口发送至NOR闪存；接收NOR闪存发送的并行数据；将所述并行数据转换成串行数据通过所述第一SPI接口发送至CPU。
优选的，所述操作指令包括读操作指令、复位操作指令、写操作指令、擦除指令和读取芯片ID指令。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种数据存储装置，其特征在于，包括第一SPI接口、控制模块、NOR接口和NOR闪存；所述控制模块通过第一SPI接口连接CPU，并通过所述NOR接口连接NOR闪存；
所述控制模块用于连接CPU与所述NOR闪存进行数据交换。
2.如权利要求1所述的数据存储装置，其特征在于：
所述控制模块用于通过所述第一SPI接口接收CPU发送的操作指令，并将所述操作指令转换成NOR闪存可识别的指令通过NOR接口发送至NOR闪存；所述控制模块还用于通过所述NOR接口接收NOR闪存发送的并行数据，并将所述并行数据转换成串行数据通过所述第一SPI接口发送至CPU。
3.如权利要求1所述的数据存储装置，其特征在于：
所述操作指令包括读操作指令、复位操作指令、写操作指令、擦除指令和读取芯片ID指令。
4.如权利要求2所述的数据存储装置，其特征在于，所述控制模块具体包括：指令转换模块，用于将CPU发送的所述操作指令转换成NOR闪存可识别的指令；
数据转换模块，用于将NOR闪存发送的并行数据转换成SPI总线格式的串行数据。
5.一种数据存储系统，其特征在于，包括权利要求1-4任一权利要求所述的数据存储装置及CPU，所述CPU与所述数据存储装置电性相连并进行数据交换，所述CPU包括第二SPI接口，所述第二SPI接口与所述第一SPI接口相连，所述CPU通过所述第二SPI接口发送操作指令至所述数据存储装置。
6.一种数据存储方法，其特征在于，包括：
接收CPU发送的操作指令；
并将所述操作指令转换成NOR闪存可识别的指令通过NOR接口发送至NOR闪存；
接收NOR闪存发送的并行数据；
将所述并行数据转换成串行数据通过所述第一SPI接口发送至CPU。
7.如权利要求5所述的数据存储方法，其特征在于：
所述操作指令包括读操作指令、复位操作指令、写操作指令、擦除指令和读取芯片ID指令。
CN201510736972.1A 2015-11-03 2015-11-03 一种数据存储装置、数据存储系统及方法 Pending CN105426325A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510736972.1A CN105426325A (zh) 2015-11-03 2015-11-03 一种数据存储装置、数据存储系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510736972.1A CN105426325A (zh) 2015-11-03 2015-11-03 一种数据存储装置、数据存储系统及方法

Publications (1)

Publication Number Publication Date
CN105426325A true CN105426325A (zh) 2016-03-23

Family

ID=55504541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510736972.1A Pending CN105426325A (zh) 2015-11-03 2015-11-03 一种数据存储装置、数据存储系统及方法

Country Status (1)

Country Link
CN (1) CN105426325A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094025A (zh) * 2016-06-23 2016-11-09 中国石油集团钻井工程技术研究院 一种用于随钻vsp测量的信号采集与存储装置
WO2021129304A1 (zh) * 2019-12-23 2021-07-01 华为技术有限公司 内存管理器、处理器内存子系统、处理器和电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994022090A1 (en) * 1993-03-23 1994-09-29 David Siu Fu Chung Intelligent memory architecture
CN102279820A (zh) * 2011-08-24 2011-12-14 四川和芯微电子股份有限公司 基于spi接口的数据存储装置及控制方法
CN202189558U (zh) * 2011-08-24 2012-04-11 四川和芯微电子股份有限公司 基于spi接口的数据存储装置
CN102622319A (zh) * 2012-04-18 2012-08-01 哈尔滨工业大学 基于mpmc的高速存储器接口ip核的数据交换系统
CN103151066A (zh) * 2011-12-06 2013-06-12 华邦电子股份有限公司 用于代码和数据存储的闪存
CN103221922A (zh) * 2012-10-17 2013-07-24 华为技术有限公司 加载方法、装置和系统
CN103279437A (zh) * 2013-06-03 2013-09-04 北京无线电测量研究所 一种基于PXI Express总线的实时数据记录装置
CN104461959A (zh) * 2014-11-05 2015-03-25 福州瑞芯微电子有限公司 区分NOR Flash与NAND Flash的方法和装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994022090A1 (en) * 1993-03-23 1994-09-29 David Siu Fu Chung Intelligent memory architecture
CN102279820A (zh) * 2011-08-24 2011-12-14 四川和芯微电子股份有限公司 基于spi接口的数据存储装置及控制方法
CN202189558U (zh) * 2011-08-24 2012-04-11 四川和芯微电子股份有限公司 基于spi接口的数据存储装置
CN103151066A (zh) * 2011-12-06 2013-06-12 华邦电子股份有限公司 用于代码和数据存储的闪存
CN102622319A (zh) * 2012-04-18 2012-08-01 哈尔滨工业大学 基于mpmc的高速存储器接口ip核的数据交换系统
CN103221922A (zh) * 2012-10-17 2013-07-24 华为技术有限公司 加载方法、装置和系统
CN103279437A (zh) * 2013-06-03 2013-09-04 北京无线电测量研究所 一种基于PXI Express总线的实时数据记录装置
CN104461959A (zh) * 2014-11-05 2015-03-25 福州瑞芯微电子有限公司 区分NOR Flash与NAND Flash的方法和装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094025A (zh) * 2016-06-23 2016-11-09 中国石油集团钻井工程技术研究院 一种用于随钻vsp测量的信号采集与存储装置
WO2021129304A1 (zh) * 2019-12-23 2021-07-01 华为技术有限公司 内存管理器、处理器内存子系统、处理器和电子设备
EP4060508A4 (en) * 2019-12-23 2023-01-04 Huawei Technologies Co., Ltd. MEMORY MANAGER, PROCESSOR MEMORY SUBSYSTEM, PROCESSOR AND ELECTRONIC DEVICE

Similar Documents

Publication Publication Date Title
CN201583944U (zh) 一种采用fpga实现基于pci总线的实时采集卡
CN101454746B (zh) 一种以多功能存储卡通讯的方法
CN106445544A (zh) 一种对可编程逻辑器件进行配置或更新的装置和方法
CN106773954B (zh) 一种微控制器芯片中的工作模式控制系统
CN108052750A (zh) 基于fpga的spi flash控制器及其设计方法
CN102855150B (zh) 一种向待编程设备烧录信息的方法及系统
CN102654857A (zh) 采用gpio接口模拟spi协议的通信方法
CN103812739B (zh) Fpga与dsp的通信装置和通信方法
CN114253884A (zh) 基于fpga的多主对多从访问仲裁方法、系统及存储介质
CN102279820A (zh) 基于spi接口的数据存储装置及控制方法
CN105426325A (zh) 一种数据存储装置、数据存储系统及方法
CN106980587B (zh) 一种通用输入输出时序处理器及时序输入输出控制方法
CN106201605A (zh) 基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法
CN101159957A (zh) 一种数据终端设备升级、修复的方法和装置
CN114089649A (zh) 一种自动化测试工装系统及方法
CN101408847A (zh) 一种固件加载方法、系统和装置
CN106292544A (zh) 基于pcie接口硬件板卡及其总线控制方法及系统
CN116776781A (zh) 一种寄存器参数的管理方法、系统、设备及存储介质
CN104077258A (zh) SPI与Localbus的互通方法及其应用
CN106855846A (zh) 一种基于PCIE Switch的PCIE信号扩展系统及方法
CN106571156B (zh) 一种高速读写ram的接口电路及方法
CN202189558U (zh) 基于spi接口的数据存储装置
CN111710357B (zh) Mcu的mtp单元读写控制电路
CN210244341U (zh) 多处理器仿真调试开发平台
CN101521956B (zh) 一种通过gpio口读写t卡的方法、系统和手机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160323

RJ01 Rejection of invention patent application after publication