CN103279437A - 一种基于PXI Express总线的实时数据记录装置 - Google Patents

一种基于PXI Express总线的实时数据记录装置 Download PDF

Info

Publication number
CN103279437A
CN103279437A CN2013102167508A CN201310216750A CN103279437A CN 103279437 A CN103279437 A CN 103279437A CN 2013102167508 A CN2013102167508 A CN 2013102167508A CN 201310216750 A CN201310216750 A CN 201310216750A CN 103279437 A CN103279437 A CN 103279437A
Authority
CN
China
Prior art keywords
data
express bus
control module
pxi express
memory control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102167508A
Other languages
English (en)
Inventor
吴来萍
陈利彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Measurement
Original Assignee
Beijing Institute of Radio Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Measurement filed Critical Beijing Institute of Radio Measurement
Priority to CN2013102167508A priority Critical patent/CN103279437A/zh
Publication of CN103279437A publication Critical patent/CN103279437A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种基于PXIExpress总线的实时数据记录装置，包括：DDR存储器（1）、FLASH存储器（2），还包括：FPGA可编程逻辑控制器（3）。DDR存储器控制模块（5）与DDR存储器（1）之间双向连接；FLASH存储器控制模块（6）分别与FLASH存储器（2）之间双向连接。装置加电后，PXIExpress总线接口模块（4）在操作系统中初始化设备信息，然后等待用户启动数据存储操作；当用户发起数据读取操作时，FLASH存储器控制模块（6）将数据从FLASH存储器（2）中取出，发送给外部的PXIExpress总线。本发明可广泛地应用于基于PXIExpress总线的测试系统中。

Description

一种基于PXI Express总线的实时数据记录装置
技术领域
本发明涉及一种数据记录装置，特别是一种基于PXI Express总线的实时数据记录装置。
背景技术
数据记录装置是雷达测试系统中的重要组成部分，用于完成测试数据的实时录取，方便后续的故障分析。目前的数据记录装置，包括：PCI总线接口芯片、FPGA可编程逻辑控制器、DDR存储器、FLASH存储器，但因其使用了CPCI总线作为测发控总线，而受到总线带宽的限制，设备的峰值速率仅为528MBps。此外，CPCI总线为共享总线，当测试系统中的多个CPCI组件同时工作时，其传输速率远低于528MBps，因此无法完成在较高测试数据率下的数据实时录取。
发明内容
本发明的目的在于提供一种基于PXI Express总线的实时数据记录装置，解决目前的数据记录装置无法完成雷达测试数据实时录取的问题。
一种基于PXI Express总线的实时数据记录装置，包括：DDR存储器、FLASH存储器，还包括：FPGA可编程逻辑控制器；其中FLASH存储器为N个，FPGA可编程逻辑控制器包括：PXI Express总线接口模块、DDR存储器控制模块、FLASH存储器控制模块。
FPGA可编程逻辑控制器的PXI Express总线接口模块与外部的PXI Express总线之间双向连接；FPGA可编程逻辑控制器的DDR存储器控制模块与DDR存储器之间双向连接；FPGA可编程逻辑控制器的FLASH存储器控制模块分别与N个FLASH存储器之间双向连接。FPGA可编程逻辑控制器中，PXI Express总线接口模块用于完成设备的初始化工作，同时用于与外部的PXI Express总线进行数据交互，实现本地并行的数据与PXI Express总线所需串行数据的双向转换；DDR存储器控制模块用于控制DDR存储器完成数据的并行存取，一方面将PXI Express总线接口模块接收到的数据转换为DDR存储器所需的数据宽度后，并行写入DDR存储器中进行缓存，再将缓存数据取出发送给FLASH存储器控制模块，另一方面将FLASH存储器控制模块从N个FLASH存储器读取的数据存入DDR存储器中进行缓存，再将缓存数据取出，发送给PXI Express总线接口模块；FLASH存储器控制模块用于控制N个FLASH存储器完成数据的存取操作。
基于PXI Express总线的实时数据记录装置加电后，PXI Express总线接口模块首先会在操作系统中初始化设备信息，然后等待用户启动数据存储操作。用户启动数据存储操作后，PXI Express总线接口模块接收PXI Express总线下发的串行待存储数据，将串行数据转换为并行数据，发送给DDR存储器控制模块。DDR存储器控制模块将数据在DDR存储器中进行缓存，然后将缓存数据取出，发送给FLASH存储器控制模块。FLASH存储器控制模块将数据顺序写入N个FLASH存储器中，直到用户停止数据存储操作为止。当用户发起数据读取操作时，基于PXI Express总线的实时数据记录装置会通过FLASH存储器控制模块将数据从N个FLASH存储器中取出，依次通过DDR存储器控制模块、PXI Express总线接口模块，发送给外部的PXI Express总线。
本发明基于PXI Express总线，提供不小于256GB的存储容量以及高于300MBps的持续读写速度，能够实时完成海量测试数据的存储任务，可以广泛地应用于基于PXI Express总线的测试系统中。
附图说明
图1  一种基于PXI Express总线的实时数据记录装置的结构示意图。
1.DDR存储器  2.FLASH存储器  3.FPGA可编程逻辑控制器   4.PXI Express总线接口模块5.DDR存储器控制模块     6.FLASH存储器控制模块。
具体实施方式
一种基于PXI Express总线的实时数据记录装置，包括：DDR存储器1、FLASH存储器2，还包括：FPGA可编程逻辑控制器3；其中FLASH存储器2为N个，FPGA可编程逻辑控制器3包括：PXI Express总线接口模块4、DDR存储器控制模块5、FLASH存储器控制模块6。
FPGA可编程逻辑控制器3的PXI Express总线接口模块4与外部的PXI Express总线之间双向连接；FPGA可编程逻辑控制器3的DDR存储器控制模块5与DDR存储器1之间双向连接；FPGA可编程逻辑控制器3的FLASH存储器控制模块6分别与N个FLASH存储器2之间双向连接。FPGA可编程逻辑控制器3中，PXI Express总线接口模块4用于完成设备的初始化工作，同时用于与外部的PXI Express总线进行数据交互，实现本地并行的数据与PXI Express总线所需串行数据的双向转换；DDR存储器控制模块5用于控制DDR存储器1完成数据的并行存取，一方面将PXI Express总线接口模块4接收到的数据转换为DDR存储器1所需的数据宽度后，并行写入DDR存储器1中进行缓存，再将缓存数据取出发送给FLASH存储器控制模块6，另一方面将FLASH存储器控制模块6从N个FLASH存储器2读取的数据存入DDR存储器1中进行缓存，再将缓存数据取出，发送给PXI Express总线接口模块4；FLASH存储器控制模块6用于控制N个FLASH存储器2完成数据的存取操作。
基于PXI Express总线的实时数据记录装置加电后，PXI Express总线接口模块4首先会在操作系统中初始化设备信息，然后等待用户启动数据存储操作。用户启动数据存储操作后，PXI Express总线接口模块4接收PXI Express总线下发的串行待存储数据，将串行数据转换为并行数据，发送给DDR存储器控制模块5。DDR存储器控制模块5将数据在DDR存储器1中进行缓存，然后将缓存数据取出，发送给FLASH存储器控制模块6。FLASH存储器控制模块6将数据顺序写入N个FLASH存储器2中，直到用户停止数据存储操作为止。当用户发起数据读取操作时，基于PXI Express总线的实时数据记录装置会通过FLASH存储器控制模块6将数据从N个FLASH存储器2中取出，依次通过DDR存储器控制模块5、PXI Express总线接口模块4，发送给外部的PXI Express总线。

Claims (1)

1.一种基于PXI Express总线的实时数据记录装置，包括：DDR存储器（1）、FLASH存储器（2），其特征在于还包括：FPGA可编程逻辑控制器（3）；其中FLASH存储器（2）为N个，FPGA可编程逻辑控制器（3）包括：PXI Express总线接口模块（4）、DDR存储器控制模块（5）、FLASH存储器控制模块（6）；
FPGA可编程逻辑控制器（3）的PXI Express总线接口模块（4）与外部的PXI Express总线之间双向连接；FPGA可编程逻辑控制器（3）的DDR存储器控制模块（5）与DDR存储器（1）之间双向连接；FPGA可编程逻辑控制器（3）的FLASH存储器控制模块（6）分别与N个FLASH存储器（2）之间双向连接；FPGA可编程逻辑控制器（3）中，PXI Express总线接口模块（4）用于完成设备的初始化工作，同时用于与外部的PXI Express总线进行数据交互，实现本地并行的数据与PXI Express总线所需串行数据的双向转换；DDR存储器控制模块（5）用于控制DDR存储器（1）完成数据的并行存取，一方面将PXI Express总线接口模块（4）接收到的数据转换为DDR存储器（1）所需的数据宽度后，并行写入DDR存储器（1）中进行缓存，再将缓存数据取出发送给FLASH存储器控制模块（6），另一方面将FLASH存储器控制模块（6）从N个FLASH存储器（2）读取的数据存入DDR存储器（1）中进行缓存，再将缓存数据取出，发送给PXI Express总线接口模块（4）；FLASH存储器控制模块（6）用于控制N个FLASH存储器（2）完成数据的存取操作；
基于PXI Express总线的实时数据记录装置加电后，PXI Express总线接口模块（4）首先会在操作系统中初始化设备信息，然后等待用户启动数据存储操作；用户启动数据存储操作后，PXI Express总线接口模块（4）接收PXI Express总线下发的串行待存储数据，将串行数据转换为并行数据，发送给DDR存储器控制模块（5）；DDR存储器控制模块（5）将数据在DDR存储器（1）中进行缓存，然后将缓存数据取出，发送给FLASH存储器控制模块（6）；FLASH存储器控制模块（6）将数据顺序写入N个FLASH存储器（2）中，直到用户停止数据存储操作为止；当用户发起数据读取操作时，基于PXI Express总线的实时数据记录装置会通过FLASH存储器控制模块（6）将数据从N个FLASH存储器（2）中取出，依次通过DDR存储器控制模块（5）、PXI Express总线接口模块（4），发送给外部的PXI Express总线。
CN2013102167508A 2013-06-03 2013-06-03 一种基于PXI Express总线的实时数据记录装置 Pending CN103279437A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102167508A CN103279437A (zh) 2013-06-03 2013-06-03 一种基于PXI Express总线的实时数据记录装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102167508A CN103279437A (zh) 2013-06-03 2013-06-03 一种基于PXI Express总线的实时数据记录装置

Publications (1)

Publication Number Publication Date
CN103279437A true CN103279437A (zh) 2013-09-04

Family

ID=49061963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102167508A Pending CN103279437A (zh) 2013-06-03 2013-06-03 一种基于PXI Express总线的实时数据记录装置

Country Status (1)

Country Link
CN (1) CN103279437A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105426325A (zh) * 2015-11-03 2016-03-23 上海斐讯数据通信技术有限公司 一种数据存储装置、数据存储系统及方法
CN109522251A (zh) * 2018-09-28 2019-03-26 天津市英贝特航天科技有限公司 一种基于PXIe总线的高速同步串口卡及其工作方法
CN109842443A (zh) * 2019-01-31 2019-06-04 北京无线电测量研究所 一种基于fpga的高速光纤传输方法及系统
CN110188066A (zh) * 2019-05-07 2019-08-30 方一信息科技（上海）有限公司 一种针对大容量数据的FPGA和基于opencl的FPGA算法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260770A1 (en) * 2006-04-25 2007-11-08 Alexander Walsch Process and device for the transmission of data between a processor and a mass memory unit
CN201945992U (zh) * 2010-12-20 2011-08-24 成都傅立叶电子科技有限公司 嵌入式存储模块
CN102551810A (zh) * 2012-03-09 2012-07-11 华南师范大学 一种多通道同步实时数字化光声成像装置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260770A1 (en) * 2006-04-25 2007-11-08 Alexander Walsch Process and device for the transmission of data between a processor and a mass memory unit
CN201945992U (zh) * 2010-12-20 2011-08-24 成都傅立叶电子科技有限公司 嵌入式存储模块
CN102551810A (zh) * 2012-03-09 2012-07-11 华南师范大学 一种多通道同步实时数字化光声成像装置及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105426325A (zh) * 2015-11-03 2016-03-23 上海斐讯数据通信技术有限公司 一种数据存储装置、数据存储系统及方法
CN109522251A (zh) * 2018-09-28 2019-03-26 天津市英贝特航天科技有限公司 一种基于PXIe总线的高速同步串口卡及其工作方法
CN109842443A (zh) * 2019-01-31 2019-06-04 北京无线电测量研究所 一种基于fpga的高速光纤传输方法及系统
CN110188066A (zh) * 2019-05-07 2019-08-30 方一信息科技（上海）有限公司 一种针对大容量数据的FPGA和基于opencl的FPGA算法
CN110188066B (zh) * 2019-05-07 2021-02-02 方一信息科技（上海）有限公司 一种针对大容量数据的FPGA和基于opencl的FPGA算法

Similar Documents

Publication Publication Date Title
US8874828B2 (en) Systems and methods for providing early hinting to nonvolatile memory charge pumps
US20140082268A1 (en) Host for controlling non-volatile memory card, system including the same, and methods operating the host and the system
US20180046371A1 (en) Operation method of storage system and host
TWI512609B (zh) 讀取命令排程方法以及使用該方法的裝置
CN103279437A (zh) 一种基于PXI Express总线的实时数据记录装置
DE112015003540T5 (de) Zwischenspeichertechnologien unter Einsatz von Datenkomprimierung
JP2013037517A5 (zh)
JP2015525398A5 (zh)
CN105718219B (zh) 基于usb3.0的高速数据传输存储的方法与模块
CN107491267B (zh) 一种基于lvds接口的高速图像数据存储装置
US20160329082A1 (en) Storage device and operating method thereof
CN102520892A (zh) 多功能固态数据存储回放仪
CN105375975A (zh) 一种动中通卫星地面站的数据记录装置及应用方法
CN104765570A (zh) 一种基于pci-e多主机共享的存储单元
US9507707B2 (en) Nonvolatile memory device and data storage device including the same
CN102279820A (zh) 基于spi接口的数据存储装置及控制方法
CN102789424B (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
DE102020116190A1 (de) Slc-/qlc-doppelprogrammierung und ressourcenfreigabe
CN104461967A (zh) 一种支持同步和异步传输模式的并行数据接口
CN101488119B (zh) 地址译码方法、装置及单板
TWI490696B (zh) 週邊裝置與其資料存取控制方法
CN108984108A (zh) 用于调度io命令的方法与固态存储设备
US20110010512A1 (en) Method for controlling storage system having multiple non-volatile memory units and storage system using the same
CN103136556B (zh) 一种sd复合设备及其读写方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130904