TWI490696B - 週邊裝置與其資料存取控制方法 - Google Patents
週邊裝置與其資料存取控制方法 Download PDFInfo
- Publication number
- TWI490696B TWI490696B TW102115569A TW102115569A TWI490696B TW I490696 B TWI490696 B TW I490696B TW 102115569 A TW102115569 A TW 102115569A TW 102115569 A TW102115569 A TW 102115569A TW I490696 B TWI490696 B TW I490696B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- data
- controller
- access
- peripheral device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明係關於一種週邊裝置與其資料存取控制方法,尤其係關於一種週邊裝置與其改進傳輸效率的資料存取控制方法。
現今,面對越來越龐大的數據與資料於週邊裝置之間進行傳輸,對於各式通訊介面與週邊裝置而言,資料傳輸效率變得越來越重要。現有的通訊介面像是USB 3.0(Universal Serial Bus 3.0)、Light Peak、SATA(Serial Advanced Technology Attachment)…等等,皆可支援高速全雙工傳輸,透過該傳輸機制使週邊裝置得以同時進行資料寫入以及讀取,以此增加了週邊裝置間的資料傳輸效率。
然而,目前市面上的週邊裝置,其作業方式實際上為一種半雙工模式,亦即利用交替方式將資料寫入或讀取自該週邊裝置。請參閱圖1,係為習知的讀取與寫入循環時間表,由圖表可知目前的週邊裝置係為交替進行寫入與讀取資料,而非同時進行。因此,當週邊裝置的資料傳輸以半雙工傳輸方式運作時,並無法使資料寫入與讀取兩個動作同時進行。所以目前實務上無法確實使用到真正的高速頻寬與全雙工的傳輸介面。
本發明之一實施例揭露了一種週邊裝置。該週邊裝置包含:一第一記憶體、一第一存取控制器、一第二記憶體、一第二存取控制器、一位址切換控制器以及一主控制器。該第一存取控制器耦接該第一記憶體以對該第一記憶體進行存取,而該第二存取控制器耦接該第二記憶體以對該第二記憶體進行存取。該位址切換控制器耦接該第一存取控制器與該第二存取控制器以便進行該第一存取控制器與該第二存取控制器之間的切換,並且記錄儲存於該第一記憶體與該第二記憶體中資料的位址。該主控制器包含耦接該第一存取控制器之一第一計算核心以及耦接該第二存取控制器之一第二計算核心,該第一計算核心是控制該第一存取控制器對資料(該第一記憶體)的存取,而該第二記算核心是控制該第二存取控制器對資料(該第二記憶體)的存取。
本發明的另一個實施例係揭露了一種週邊裝置資料存取的控制方法。該週邊裝置包含了具有相同存在的資料之一第一記憶體與一第二記憶體,以及一主控制器。該方法包括:從該主控制器寫入第一資料到該第一記憶體;當寫入該第一資料到該第一記憶體時,讀取由該第二記憶體中已存在資料到該主控制器;藉由耦接該主控制器與該第一記憶體之一第一存取控制器讀取該第一記憶體之該第一資料;以及透過耦接該主控制器與該第二記憶體之一第二存取控制器寫入該第一資料到該第二記憶體中。
本發明的另一個實施例係揭露了一種週邊裝置控制資料存取的方法。該週邊裝置包含了具有相同存在的資料之一第一記憶體與一第
二記憶體,以及一主控制器。該方法包括:從該主控制器寫入第一資料到該第一記憶體;從該第一記憶體讀取該第一資料及/或已存在資料到該主控制器;當從該第一記憶體讀取該第一資料及/或該已存在資料時,從該主控制器寫入第二資料到該第二記憶體;藉由一第一存取控制器從該第一記憶體讀取該第一資料;透過一第二存取控制器將該第一資料寫入該第二記憶體;透過該第二存取控制器從該第二記憶體讀取該第二資料;以及透過該第一存取控制器寫入該第二資料到該第一記憶體。
本發明的另一個實施例係揭露了一種週邊裝置控制資料存取的方法。該週邊裝置包含:具有已存在資料之一記憶體、一自舉記憶體(bootstrap memory)以及一主控制器。該方法包括:檢查該已存在資料是否正被主控制器讀取中;若是,則寫入資料到該自舉記憶體中;若否,則寫入資料到該記憶體中。
本發明的另一個實施例係揭露了一種週邊裝置控制資料存取的方法。該方法包括:讀取該週邊裝置之一第一記憶體中已存在資料;當讀取該第一記憶體中之該已存在資料時,寫入第一資料到該週邊裝置之一第二記憶體;從該第二記憶體讀取該第一資料;當讀取該第二記憶體中之該第一資料時,寫入第二資料到該第一記憶體;以及在完成從該第二記憶體讀取該第一資料及將該第二資料寫入該第一記憶體之後,同步該第一記憶體與該第二記憶體中之該第一資料與該第二資料。
請參閱以下有關本發明較佳實施例之詳細說明及其附圖,在本發明所屬領域中具有通常知識者將可進一步了解本發明之技術內容及目的功效。
200‧‧‧週邊裝置
202‧‧‧第一記憶體
204‧‧‧第二記憶體
206‧‧‧第一存取控制器
208‧‧‧第二存取控制器
210‧‧‧位址切換控制器
212‧‧‧主控制器
214‧‧‧第一計算核心
216‧‧‧第二計算核心
300‧‧‧資料存取方法
步驟302~步驟310
402‧‧‧第一資料
404‧‧‧已存在資料
406‧‧‧已存在資料
408‧‧‧第一資料
500‧‧‧控制資料存取方法
步驟502~步驟516
550‧‧‧控制資料存取方法
步驟552~步驟564
602‧‧‧第一資料
604‧‧‧第一資料
606‧‧‧第二資料
608‧‧‧第二資料
610‧‧‧已存在資料
612‧‧‧已存在資料
700‧‧‧具有自舉記憶體之控制存取方法
步驟701~步驟726
802‧‧‧第一資料
804‧‧‧第二資料
806‧‧‧第二資料
808‧‧‧已存在資料
810‧‧‧自舉記憶體
910‧‧‧自舉記憶體
902‧‧‧第一資料
904‧‧‧第一資料
圖1 係為習知之讀取與寫入循環的時序圖;圖2A~2C 係為根據本發明之一實施例之週邊裝置的主架構方塊圖;圖3 係為根據圖2A之週邊裝置控制資料存取的方法流程圖;圖4A~4C 係為根據圖3的週邊裝置存取控制方塊圖;圖4D 係為根據本發明之一實施例的時序圖;圖5A、5B 係為根據圖2A的另一個實施例之週邊裝置控制資料存取的方法流程圖;圖6A~6C 係為根據圖5A、5B的週邊裝置存取控制方塊圖;圖7 係為根據圖2A的另一個實施例之週邊裝置控制資料存取的方法流程圖;圖8A~8C、9A~9C 係為根據圖7的週邊裝置存取控制方塊圖;
請參閱圖2A,係為根據本發明之一實施例之週邊裝置200主架構方塊圖。週邊裝置200包含第一記憶體202、第一存取控制器206、第二記憶體204、第二存取控制器208、位址切換控制器210以及一主控制器212。第一存取控制器206耦接第一記憶體202以對第一記憶體202進行資料存取,第二存取控制器208耦接第二記憶體204以對第二記憶體204進行資料存取。位址切換控制器210耦接第一存取控制器206與第二存取控制器208,用以控
制和切換第一存取控制器206與第二存取控制器208,以及記錄儲存在第一記憶體202與第二記憶體204中的資料位址。位址切換控制器210所記錄的資料位址可以以列表的形式來記錄第一記憶體202與第二記憶體204中的資料位址。主控制器212耦接位址切換控制器210,其中包含了耦接第一存取控制器206的第一計算核心214以及耦接第二存取控制器208的第二計算核心216,透過第一計算核心214以控制第一存取控制器206對資料的存取,以及透過第二計算核心216以控制第二存取控制器208對資料的存取。當主控制器212提供一個資料存取指令給位址切換控制器210時,位址切換控制器210可根據第一存取控制器206和第二存取控制器208的狀態,以決定由哪個存取控制器來執行這個資料存取指令,接著傳遞該存取指令給適當的存取控制器或者回報給主控制器212,這部分後面將會有更詳細的說明。在本發明其中一個實施方式中,位址切換控制器210整合於主控制器212之中,如圖2B所示。然而在本發明的另一個實施方式中,主控制器212(包含第一計算核心214以及第二計算核心216)、第一存取控制器206、第二存取控制器208以及位址切換控制器210皆可整合於單一個控制單元之中,如圖2C所示。第一記憶體202與第二記憶體204兩者皆可為非揮發性記憶體。第二記憶體204可為一自舉記憶體(bootstrap memory)。於本發明實施例中所謂的"自舉記憶體",是可被用來或定義在讀取資料用的一個緩衝或備份的記憶體,這部分在後面還會有更詳細的說明。
請參閱圖3、4A以及4B,圖3係為週邊裝置200控制資料存取的方法300流程圖。圖4A係在資料存取方法300中,週邊裝置200的初始狀態。週邊裝置200包含第一記憶體202,其中已存在資料406,以及第二記憶體
204,其中已存在資料404。已存在資料406與已存在資料404為實質上相同的資料內容。該資料存取方法300包含了以下流程:步驟302:從主控制器212寫入第一資料402到第一記憶體202的同時,從第二記憶體204讀取已存在資料404到主控制器212;步驟306:切換第一存取控制器206以致能自第一記憶體202讀取第一資料402,並且切換第二存取控制器208以致能將第一資料402寫入第二記憶體204;步驟310:將第一資料402從第一記憶體202寫入至第二記憶體204。
第一存取控制器206與第二存取控制器208可藉由位址切換控制器210的切換機制,來致能主控制器212的資料讀取,或是致能第一記憶體202和第二記憶體204的資料寫入。這種切換程序可在步驟302之前或是步驟306之中執行。
在步驟310中,位址切換控制器210可透過切換程序,使第一資料402得以經位址切換控制器210進行傳遞,如此一來就可透過第一存取控制器206、位址切換控制器210以及第二存取控制器208,將第一資料402由第一記憶體202寫入第二記憶體204。在另一個實施例中,主要控制器212可透過切換程序,使第一資料402得以經主控制器212進行傳遞,如此一來就可透過第一存取控制器206、主控制器212以及第二存取控制器208,將第一記憶體202中的第一資料402寫入第二記憶體204。
請參閱圖4C,如步驟310中所述,將第一記憶體202中的第一資料402寫入第二記憶體204中,亦即將第一記憶體202中的第一資料402複製
與備份成為第二記憶體204中的第一資料408。也就是說,第一記憶體202中的第一資料402與第二記憶體204中的第一資料408是實質相同的資料。由於在半雙工傳輸下,資料寫入到週邊裝置與自週邊裝置中讀取資料這兩個動作是交替時間進行的,藉由如步驟310中所述的儲存相同的資料於第一記憶體202與第二記憶體204中,則當寫入第一資料402到第一記憶體202時,也可同時讀取第二記憶體204中已存在資料404,如步驟304所述。藉由這種機制,週邊裝置200就可同時進行資料寫入與讀取的動作,進而以全雙工傳輸的方式達到改進資料傳輸效率的目的。
請參閱圖4D,係為根據本發明之一實施例的時序圖。如圖所示,於T2循環期間,週邊裝置200的資料寫入與讀取是同時進行的。另外於T1以及T3期間,只有資料讀取動作在進行。然而,週邊裝置200的資料存取行為並未受限於圖4D所述之實施方式。
請參閱圖5A、5B、6A、6B以及6C。圖5A、5B係根據另一個實施例之週邊裝置200控制資料存取的方法500、550之流程圖。圖6A係為在方法500中,週邊裝置200的初始狀態。週邊裝置200包含第一記憶體202,其中存有第一資料602、已存在資料612以及第二記憶體204,其中存有已存在資料610。其中已存在資料612與已存在資料610兩者是實質相同的。方法500之步驟如下:步驟502:從主控制器212寫入第一資料602到第一記憶體202;步驟504:切換第一存取控制器206以致能讀取第一記憶體202中的第一資料602及/或已存在資料612;
步驟506:從第一記憶體202讀取第一資料602及/或已存在資料612到主控器212,同時從主控制器212寫入第二資料608到第二記憶體204;步驟510:將第一記憶體202中的第一資料602寫入第二記憶體204;步驟512:切換第二存取控制器208以致能讀取第二記憶體204中的第二資料608,並且切換第一存取控制器206以致能第一記憶體202寫入第二資料608;步驟516:將第二記憶體204中的第二資料608寫入第一記憶體202。
第一存取控制器206與第二存取控制器208可藉由位址切換控制器210的切換機制,來致能主控制器212的資料讀取,或是致能第一記憶體202和第二記憶體204的資料寫入。而切換的機制可在步驟502之前或是步驟506到步驟516之間執行。另外在步驟510中,位址切換控制器210可透過切換程序,使第一資料602得以經位址切換控制器210進行傳遞,以便透過第一存取控制器206、位址切換控制器210以及第二存取控制器208,將第一記憶體202中的第一資料602寫入第二記憶體204。在另一個實施例中,主控制器212可透過切換程序,使第一資料602得以透過主控制器212進行傳遞,以便透過第一存取控制器206、主控制器212以及第二存取控制器208,將第一記憶體202中的第一資料602寫入第二記憶體204。相同的,在步驟516中,位址切換控制器210可透過切換程序,使第二資料608得以經位址切換控制器210進行傳遞,以便透過第二存取控制器208、位址切換控制器210以及第一存取
控制器206,將第二記憶體204中的第二資料608寫入第一記憶體202。在另一個實施例中,主控制器212可透過切換程序,使第二資料608得以透過第二存取控制器208、主控制器212以及第一存取控制器206,將第二記憶體204中的第二資料608寫入第一記憶體202。
如步驟510中,將第一記憶體202中的第一資料602寫入第二記憶體204中,亦即將第一記憶體202中的第一資料602複製與備份成為第二記憶體204中的第一資料604(圖6C)。如步驟516中,將第二記憶體204中的第二資料608寫入到第一記憶體202中,亦即將第二記憶體204中的第二資料608複製與備份成為第一記憶體202中的第二資料606(圖6C)。
由於週邊裝置200中具有兩個記憶體單元,當從第一記憶體202讀取第一資料602及/或已存在資料612到主控制器212時,可同時從主控制器212寫入第二資料608到第二記憶體204。透過這樣的機制,週邊裝置200可同時進行資料寫入與讀取功能,進而以全雙工傳輸的方式達到改進資料傳輸率的目的。
在本發明其他的實施例中,步驟510可在步驟512、516之後進行。若步驟510在步驟512、516之後進行,則在執行步驟510之前,必須將第二存取控制器208切換為致能寫入以及第一存取控制器206必須切換為致能讀取,這是由於在步驟512中,第二存取控制器208即切換為致能讀取以及第一存取控制器206切換為致能寫入。如圖5B所示,方法550包含下列步驟:步驟552:從主控制器212寫入第一資料602到第一記憶體202;步驟554:切換第一存取控制器206以致能讀取第一記憶體
202中的第一資料602及/或已存在資料612;步驟556:從第一記憶體202讀取第一資料602及/或已存在資料612到主控制器212,同時從主控制器212寫入第二資料608到第二記憶體204;步驟558:切換第二存取控制器208以致能讀取第二記憶體204中的第二資料608,並且切換第一存取控制器206以致能第二資料608寫入第一記憶體202;步驟560:將第二記憶體204中的第二資料608寫入第一記憶體202;步驟562:切換第一存取控制器206以致能讀取第一記憶體202中的第一資料602,以及切換第二存取控制器208以致能第一資料602寫入第二記憶體204;步驟564:將第一記憶體202中的第一資料602寫入第二記憶體204;在其他的實施例中,主要控制器212在執行步驟502之前會檢查在第一記憶體202中的已存在資料612是否正被讀取。若是,則第一資料602會在已存在資料612被讀取的當下同時被寫入到第二記憶體204。當完成讀取已存在資料612與寫入第一資料602後,主控制器212會檢查在第二記憶體204中的第一資料602及/或已存在資料608是否正被讀取。若是,則第二資料608會在第一資料602及/或已存在資料610正被讀取的當下同時被寫入第一記憶體202。在完成讀取第一資料602及/或已存在資料610以及寫入第二資料608後,將第二記憶體204中的第一資料602與在第一記憶體202中的第二
資料608進行同步化,透過同步使兩個記憶體202、204皆具有相同的資料,也就是使第一記憶體202與第二記憶體204中皆存有第一資料602與第二資料608。
請參閱圖7、8A、8B、8C、9A、9B以及9C。圖7係為係為根據本發明的另一個實施例之週邊裝置200控制資料存取的方法700之流程圖。圖8A係為方法700中,該週邊裝置200的初始狀態。該週邊裝置200包含有第一記憶體202以及一自舉記憶體810。自舉記憶體810的容量可小於第一記憶體202。圖9A係為方法700中,週邊裝置200的初始狀態。自舉記憶體910的容量可小於第一記憶體202。在方法700開始之前,已存在資料800即儲存於第一記憶體202中。
自舉記憶體810、910具有寫入緩衝的功能,透過這種功能,若第一記憶體202中的已存在資料808正由主控制器212進行讀取時,同時來自於主控制器212的第一資料604將寫入到自舉記憶體910中暫時儲存,以等待稍後被轉移到第一記憶體202,如圖9A到9C所示。若主控制器212並未讀取第一記憶體202中的已存在資料808,則主控制器212直接將第一資料802從寫入第一記憶體202,而不需要先行存取到自舉記憶體810或910中,如圖8A所示。方法700包含下列步驟:步驟701:開始;步驟702:檢查第一記憶體202中的已存在資料808是否正被讀取;若是,則執行步驟718;若否,則執行步驟704;步驟704:從主控制器212寫入第一資料802到第一記憶體202;
步驟706:切換第一存取控制器206以致能讀取第一記憶體202中的第一資料802及/或已存在資料808;步驟708:從第一記憶體202讀取第一資料802及/或已存在資料808到主控制器212;步驟710:從主控制器212寫入第二資料804到自舉記憶體810,並同時從第一記憶體202讀取第一資料802及/或已存在資料808;步驟712:切換第二存取控制器208以致能讀取自舉記憶體810中的第二資料804,並且切換第一存取控制器206以致能第一記憶體202寫入第二資料804;步驟714:將自舉記憶體810中的第二資料804寫入第一記憶體202;步驟716:清除自舉記憶體810中的第二資料804;跳至步驟726;步驟718:從主控制器212寫入第一資料904到自舉記憶體910,並且同時從第一記憶體202讀取已存在資料808;步驟720:切換第二存取控制器208以致能讀取自舉記憶體910中的第一資料904,並且切換第一存取控制器206以致能第一記憶體202寫入第一資料904;步驟722:從自舉記憶體910寫入第一資料904到第一記憶體202;步驟724:清除在自舉記憶體910中的第一資料904;步驟726:結束
第一存取控制器206以及第二存取控制器208可藉由位址切換控制器210的切換機制,來致能主控制器212的資料讀取,或是致能第一記憶體202和第二記憶體204的資料寫入。上述切換機制可在步驟704之前或是步驟706到步驟726之間執行。在其他實施例中,主控制器212可透過切換機制以傳遞第二資料804,如此一來即可藉由第二存取控制器208、主控制器212以及第一存取控制器206,將自舉記憶體810中的第二資料804寫入第一記憶體202。
在其他的實施例中,方法700中的步驟816可省略。在這個例子中,第二資料804留存在自舉記憶體810中,當下一個資料片段寫入自舉記憶體810時,第二資料804即被該資料片段所覆寫。
而在另外一個實施例中,方法700中的步驟716可省略,且步驟714則可被”將第二資料804從自舉記憶體810移動到第一記憶體202”所取代。當第二資料804從自舉記憶體810移動到第一記憶體202之後,第二資料804即被轉移、儲存在第一記憶體202之中,同實清空自舉記憶體810之儲存空間。
當主控制器212從第一記憶體202中讀取第一資料802的同時,第二資料804可被寫入自舉記憶體810。透過這樣的機制,週邊裝置200可同時進行資料寫入與讀取功能,進而以全雙工傳輸的方式達到改進資料傳輸率的目的。
在步驟722中,自舉記憶體910中的第一資料904可透過相同的路徑(如步驟714)來轉移。而在其他的實施例中,步驟724可被省略。步驟722可被”將第一資料904從自舉記憶體910移動到第一記憶體202”所取代。
本發明提供了一種週邊裝置,該週邊裝置包含具有存取控制器的兩個記憶體,且這兩個記憶體各自對應的存取控制器皆連接到一個主控制器。當一個資料片段從其中一個記憶體被讀取到主控制器的同時,另一個資料片段可從主控制器寫入到另一個記憶體,接著這兩個記憶體間互相複製、備份與同步資料,因此這兩個記憶體中始終存放有相同的資料內容,故本發明之週邊裝置是可同時進行寫入與讀取資料的動作。
上列詳細說明係針對本發明之一可行實施例之具體說明,惟該實施例並非用以限制本發明之專利範圍,凡未脫離本發明技藝精神所為之等效實施或變更,均應包含於本發明之專利範圍之中。
200‧‧‧週邊裝置
202‧‧‧第一記憶體
204‧‧‧第二記憶體
206‧‧‧第一存取控制器
208‧‧‧第二存取控制器
210‧‧‧位址切換控制器
212‧‧‧主控制器
214‧‧‧第一計算核心
216‧‧‧第二計算核心
Claims (25)
- 一種週邊裝置,其包含:一第一記憶體;一第一存取控制器,耦接該第一記憶體,用以對該第一記憶體進行資料存取;一第二記憶體;一第二存取控制器,耦接該第二記憶體,用以對該第二記憶體進行資料存取;一位址切換控制器,係耦接該第一存取控制器與該第二存取控制器,用以控制和切換該第一存控制器以及該第二存取控制器,並且記錄該第一記憶體與該第二記憶體中的資料位址;以及一主控制器,係耦接該位址切換控制器,其包含:一第一計算核心,係耦接該第一存取控制器,以控制該第一存取控制器的資料存取;以及一第二計算核心,係耦接該第二存取控制器,以控制該第二存取控制器的資料存取;其中該主控制器利用該第一存取控制器與該第二存取控制器同時進行資料的讀取與儲存,且該第一記憶體與該第二記憶體中儲存的資料透過同步化而為實質相同。
- 如申請專利範圍第1項所述之週邊裝置,其中該第一記憶體與該第二記憶體為非揮發性記憶體。
- 如申請專利範圍第1項所述之週邊裝置,其中該第二記憶體為一自舉記憶體。
- 如申請專利範圍第1項所述之週邊裝置,其中該位址切換控制器係整合於該主控制器之中。
- 如申請專利範圍第4項所述之週邊裝置,其中該第一存取控制器與該第二存取控制器係整合於主控制器之中。
- 一種週邊裝置同時進行資料存取之控制方法,該週邊裝置包括一第一記憶體、一第二記憶體以及一主控制器,且該第一記憶體與該第二記憶體皆儲存有實質相同之一已存在資料,其包含下列步驟:(a)從該主控制器寫入一第一資料到該第一記憶體;(b)當寫入該第一資料到該第一記憶體的同時,從該第二記憶體讀取該已存在資料到該主控制器;(c)當該第一資料寫入該第一記憶體完成後,藉由耦接該主控制器與該第一記憶體之一第一存取控制器從該第一記憶體讀取該第一資料;以及(d)藉由耦接該主控制器與該第二記憶體之一第二存取控制器將該第一資料寫入該第二記憶體,使該第一記憶體與該第二記憶體藉由同步化而皆儲存有實質相同之該已存在資料與該第一資料;其中,該第一存取控制器與該第二存取控制器之資料讀取與寫入行為皆 由一位址切換控制器所控制。
- 如申請專利範圍第6項所述之週邊裝置的資料存取控制方法,其中該位址切換控制器係整合於該主控制器之中。
- 如申請專利範圍第6項所述之週邊裝置的資料存取控制方法,其中該第一資料係從該第一記憶體經該位址切換控制器寫入到該第二記憶體。
- 如申請專利範圍第6項所述之週邊裝置的資料存取控制方法,其中透過該主控制器將該第一記憶體中之該第一資料寫入到該第二記憶體中。
- 如申請專利範圍第7項所述之週邊裝置的資料存取控制方法,其中該第一存取控制器與該第二存取控制器皆整合於主控制器之中。
- 一種週邊裝置同時進行資料存取之控制方法,該週邊裝置包括一第一記憶體、一第二記憶體以及一主控制器,且該第一記憶體與該第二記憶體皆儲存有實質相同之一已存在資料,其包含下列步驟:(a)從該主控制器寫入一第一資料到該第一記憶體;(b)當寫入該第一資料到該第一記憶體的同時,從該第一記憶體讀取該第一資料及該已存在資料到該主控制器;(c)當從該第一記憶體讀取該第一資料及/該已存在資料的同時,從該主控制器寫入一第二資料到該第二記憶體; (d)藉由一第一存取控制器從該第一記憶體讀取該第一資料;(e)藉由一第二存取控制器將該第一資料寫入該第二記憶體;(f)藉由該第二存取控制器從該第二記憶體讀取該第二資料;(g)藉由該第一存取控制器將該第二資料寫入該第一記憶體;其中,於步驟(d)~(g)之同步化程序後,該第一記憶體與該第二記憶體皆儲存有實質相同之該已存在資料、該第一資料與該第二資料,且該第一存取控制器與該第二存取控制器之資料讀取與寫入行為皆由一位址切換控制器所控制。
- 如申請專利範圍第11項所述之週邊裝置的資料存取控制方法,其中該位址切換控制器係整合於該主控制器之中。
- 如申請專利範圍第11項所述之週邊裝置的資料存取控制方法,其中該第一資料係從該第一記憶體經該位址切換控制器寫入到該第二記憶體。
- 如申請專利範圍第13項所述之週邊裝置的資料存取控制方法,其中該第二資料係從該第二記憶體經該位址切換控制器寫入到該第一記憶體。
- 如申請專利範圍第11項所述之週邊裝置的資料存取控制方法,其中該第一資料係從該第一記憶體經該主控制器寫入到該第二記憶體。
- 如申請專利範圍第15項所述之週邊裝置的資料存取控制方法,其中該 第二資料係從該第二記憶體經該主控制器寫入到該第一記憶體。
- 如申請專利範圍第12項所述之週邊裝置的資料存取控制方法,其中該第一存取控制器與該第二存取控制器皆整合於該主控制器之中。
- 一種週邊裝置同時進行資料存取之控制方法,該週邊裝置包含儲存了一已存在資料之一記憶體、一自舉記憶體以及一主控制器,並正將一資料寫入該週邊裝置之中,該方法包括下列步驟:(a)檢查該已存在資料是否正由該主控制器所讀取;(b)若是,則該主控制器讀取該已存在資料的同時將該資料寫入該自舉記憶體中;以及(c)若否,則將該資料寫入到該記憶體。
- 如申請專利範圍第18項所述之週邊裝置的資料存取控制方法,其中於步驟(b)在寫入該資料到該自舉記憶體之後,更包含下列步驟:(d)將該資料從該自舉記憶體移動至該記憶體。
- 如申請專利範圍第19項所述之週邊裝置的資料存取控制方法,其中步驟(d)更包含下列步驟:(d-1)藉由一第二存取控制器從該自舉記憶體讀取該資料;(d-2)藉由一第一存取控制器將該資料寫入該記憶體;以及(d-3)清空該自舉記憶體中所儲存之該資料; 其中,該第一存取控制器與該第二存取控制器之資料讀取與寫入行為皆由一位址切換控制器所控制。
- 如申請專利範圍第20項所述之週邊裝置的資料存取控制方法,其中該位址切換控制器係整合於該主控制器之中。
- 如申請專利範圍第21項所述之週邊裝置的資料存取控制方法,其中該第一存取控制器與該第二存取控制器皆整合於該主控制器之中。
- 如申請專利範圍第20項所述之週邊裝置的資料存取控制方法,其中透過該位址切換控制器將由該自舉記憶體中之該資料寫入到該記憶體中。
- 如申請專利範圍第20項所述之週邊裝置的資料存取控制方法,其中該資料係從該自舉記憶體經該主控制器寫入到該記憶體。
- 一種週邊裝置同時進行資料存取之控制方法,其包含下列步驟:(a)讀取該週邊裝置之一第一記憶體中的已存在資料;(b)當讀取該第一記憶體中之該已存在資料的同時,寫入一第一資料到該週邊裝置之一第二記憶體;(c)當讀取該已存在資料完成後,從該第二記憶體讀取該第一資料;(d)當讀取該第二記憶體中之該第一資料的同時,寫入該第二資料到該第一記憶體;以及 (e)在從該第二記憶體讀取該第一資料以及寫入該第二資料到該第一記憶體的步驟完成之後,同步化該第一記憶體與該第二記憶體,使該第一記憶體與該第二記憶體中存有相同的資料內容。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/461,804 US20130297851A1 (en) | 2012-05-02 | 2012-05-02 | Peripheral device and data access control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201346573A TW201346573A (zh) | 2013-11-16 |
TWI490696B true TWI490696B (zh) | 2015-07-01 |
Family
ID=49513534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102115569A TWI490696B (zh) | 2012-05-02 | 2013-04-25 | 週邊裝置與其資料存取控制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130297851A1 (zh) |
TW (1) | TWI490696B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI750013B (zh) * | 2021-01-20 | 2021-12-11 | 群聯電子股份有限公司 | 資料存取方法、記憶體控制電路單元及記憶體儲存裝置 |
US11755208B2 (en) * | 2021-10-12 | 2023-09-12 | Western Digital Technologies, Inc. | Hybrid memory management of non-volatile memory (NVM) devices for use with recurrent neural networks |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802561A (en) * | 1996-06-28 | 1998-09-01 | Digital Equipment Corporation | Simultaneous, mirror write cache |
US6385689B1 (en) * | 1998-02-06 | 2002-05-07 | Analog Devices, Inc. | Memory and a data processor including a memory |
TW201040976A (en) * | 2009-05-06 | 2010-11-16 | Silicon Motion Inc | Data accessing apparatus and data accessing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010116536A1 (en) * | 2009-04-06 | 2010-10-14 | Hitachi, Ltd. | Storage subsystem and its control method |
-
2012
- 2012-05-02 US US13/461,804 patent/US20130297851A1/en not_active Abandoned
-
2013
- 2013-04-25 TW TW102115569A patent/TWI490696B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802561A (en) * | 1996-06-28 | 1998-09-01 | Digital Equipment Corporation | Simultaneous, mirror write cache |
US6385689B1 (en) * | 1998-02-06 | 2002-05-07 | Analog Devices, Inc. | Memory and a data processor including a memory |
TW201040976A (en) * | 2009-05-06 | 2010-11-16 | Silicon Motion Inc | Data accessing apparatus and data accessing method |
Also Published As
Publication number | Publication date |
---|---|
US20130297851A1 (en) | 2013-11-07 |
TW201346573A (zh) | 2013-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI628542B (zh) | 快閃記憶體的垃圾回收斷電回復方法以及使用該方法的裝置 | |
JP5990430B2 (ja) | Ssd(ソリッドステートドライブ)装置 | |
CN103282887A (zh) | 用于进行后台操作的控制器和方法 | |
JP2006031579A5 (zh) | ||
US20120324147A1 (en) | Read While Write Method for Serial Peripheral Interface Flash Memory | |
US20120278539A1 (en) | Memory apparatus, memory control apparatus, and memory control method | |
JP2007122221A5 (zh) | ||
US20150149741A1 (en) | Storage System and Control Method Thereof | |
US10318185B2 (en) | Method and apparatus to provide both storage mode and memory mode access to non-volatile memory within a solid state drive | |
US9811473B2 (en) | Storage unit controller and control method thereof, and storage device | |
TW201308080A (zh) | 記憶體儲存裝置、記憶體控制器與資料寫入方法 | |
WO2015117493A1 (zh) | 一种flash的控制方法和控制器 | |
TW201643690A (zh) | 資料儲存系統及其特定指令執行方法 | |
US9508400B1 (en) | Storage device and operating method thereof | |
TWI454922B (zh) | 記憶體儲存裝置及其記憶體控制器與資料寫入方法 | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
TWI506438B (zh) | 資料儲存裝置及其管理方法 | |
US9804903B2 (en) | Data processing apparatus for pipeline execution acceleration and method thereof | |
TWI490696B (zh) | 週邊裝置與其資料存取控制方法 | |
CN105389268A (zh) | 资料储存系统及其运作方法 | |
US7447853B2 (en) | Data copy device | |
KR101627322B1 (ko) | 비-휘발성 버퍼를 이용한 데이터 저장 장치 및 방법 | |
CN105278871A (zh) | 通过在写入相变存储器之前读取来实现增强性能以避免写入取消 | |
KR20210099493A (ko) | 이중 slc/qlc 프로그래밍 및 리소스 해제 | |
KR102181210B1 (ko) | 저장 장치의 데이터 처리 방법 및 저장 장치 |