JP5990430B2 - Ｓｓｄ（ソリッドステートドライブ）装置 - Google Patents

Ｓｓｄ（ソリッドステートドライブ）装置 Download PDF

Info

Publication number
JP5990430B2
JP5990430B2 JP2012188415A JP2012188415A JP5990430B2 JP 5990430 B2 JP5990430 B2 JP 5990430B2 JP 2012188415 A JP2012188415 A JP 2012188415A JP 2012188415 A JP2012188415 A JP 2012188415A JP 5990430 B2 JP5990430 B2 JP 5990430B2
Authority
JP
Japan
Prior art keywords
data
ssd device
memory unit
unit
ssd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012188415A
Other languages
English (en)
Other versions
JP2014048679A (ja
Inventor
一起 真国
一起 真国
隆幸 沖永
隆幸 沖永
修一郎 東
修一郎 東
陽介 高田
陽介 高田
識介 菅原
識介 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buffalo Memory Co Ltd
Original Assignee
Buffalo Memory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Buffalo Memory Co Ltd filed Critical Buffalo Memory Co Ltd
Priority to JP2012188415A priority Critical patent/JP5990430B2/ja
Priority to US13/963,501 priority patent/US9063845B2/en
Priority to CN201310381722.1A priority patent/CN103678177B/zh
Publication of JP2014048679A publication Critical patent/JP2014048679A/ja
Priority to US14/699,838 priority patent/US9632714B2/en
Application granted granted Critical
Publication of JP5990430B2 publication Critical patent/JP5990430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/15—Use in a specific computing environment
    • G06F2212/152—Virtualized environment, e.g. logically partitioned system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/281—Single cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/304—In main memory subsystem
    • G06F2212/3042—In main memory subsystem being part of a memory device, e.g. cache DRAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明は、ＮＡＮＤフラッシュメモリなど、フラッシュメモリを用いたＳＳＤ装置に関する。
近年、スループットの高さや消費電力の低さといった観点から、ＳＳＤ（Solid State Drive）装置が、ハードディスクドライブ（ＨＤＤ）に代わって利用されるようになっている。このようなＳＳＤ装置では、読出しや書込みの速度向上のために、キャッシュメモリとして揮発性メモリであるＤＲＡＭ（Dynamic Random Access Memory）を利用する例がある。
ここで、予測できない停電等によりこのＳＳＤ装置への電源供給が強制的に断たれる（以降、単に「電断」と称することがある）と、キャッシュメモリが揮発性メモリである場合、キャッシュメモリ上に展開されているデータは電断に伴って消失する。従って、かかる電断に伴うキャッシュメモリ内のデータ消失への対策が必要である。
ＳＳＤ装置に限らず、外部記憶装置に用いられているキャッシュメモリは揮発性メモリであることが多いため、この外部記憶装置にバッテリーを設け、電断時にはこのバッテリーから供給される電力によりキャッシュメモリ内にあるデータを外部記憶装置内にあるフラッシュメモリに待避させる（特許文献１参照）、あるいは、電断時にはキャッシュメモリをバッテリー駆動して内部データを保持し続ける（特許文献２参照）技術が提案されている。
特開平５−２１６７７５号公報 特開２０１２−７８９４１号公報
上述した従来の外部記憶装置は、いずれも電断時においてキャッシュメモリ内のデータをバッテリーによりバックアップし、あるいは不揮発性メモリにキャッシュメモリ内のデータを待避させる際の電源としてバッテリーを用いており、いずれにしても電断対策のためにバッテリーを必要としていた。しかしながら、この技術をＳＳＤ装置に適用した場合、ＳＳＤ装置は小型軽量であることが利点であるため、バッテリーを設けることによりＳＳＤ装置の大型化及び重量増を招くことが避けられない。仮に、一時的な電源として電気二重層コンデンサを用いることも考えられるが、この場合でもやはりＳＳＤ装置の大型化及び重量増を招くことが避けられない。
本発明は上述した課題に鑑みてなされたもので、電断に適切に対応しうる小型軽量のＳＳＤ装置を提供することを目的としている。
本発明は、フラッシュメモリを用いたＳＳＤ（ソリッドステートドライブ）装置に適用され、そして、このＳＳＤ装置に、フラッシュメモリとは異なる種類の不揮発性メモリと、フラッシュメモリへ書き込むべきデータを受け入れて、不揮発性メモリに当該受け入れたデータを保存した後、不揮発性メモリからフラッシュメモリへ書き込むべきデータを書き込むコントローラ部とを設け、さらに、コントローラ部が行うべき作業フローを示すフローデータをコントローラ部が不揮発性メモリに保存することにより上述の目的を達成している。
従って、ＳＳＤ装置に電断が生じた場合でも、フローデータがフラッシュメモリとは異なる種類の不揮発性メモリに保存されているので、フローデータが電断によって消失することがなくなる。
ここで、ＳＳＤ装置に対して強制的に電源供給が断たれた後、不揮発性メモリ内に保存されたフローデータを参照して、コントローラ部がＳＳＤ装置の復旧動作を行うことが好ましい。さらに、ＳＳＤ装置に対して強制的に電源供給が断たれた後、ＳＳＤ装置に対する電断がこのＳＳＤ装置の動作のどの時点で生じたかを参照して、コントローラ部がＳＳＤ装置の復旧動作を行うことが好ましい。
本発明は、コントローラ部が行うべき作業フローを示すフローデータをコントローラ部が不揮発性メモリに保存しているので、このフローデータが電断によって消失することがなくなる。これにより、バッテリー等の電源を設けることなく、電断終了後の復帰動作をフローデータを参照することにより行うことができる。よって、電断に適切に対応しうる小型軽量のＳＳＤ装置を提供することが可能となる。
本発明の一実施形態であるＳＳＤ装置の構成例を表す概略ブロック図である。 本発明の一実施形態であるＳＳＤ装置のコントローラ部の内容例を表すブロック図である。 本発明の一実施形態であるＳＳＤ装置の動作を説明するための図である。 本発明の一実施形態であるＳＳＤ装置の動作の一例を示すフローチャートである。 本発明の一実施形態であるＳＳＤ装置の動作の他の例を示すフローチャートである。 本発明の一実施形態であるＳＳＤ装置の動作のまた他の例を示すフローチャートである。
以下、図面を参照して、本発明のＳＳＤ装置の実施形態について説明する。
（一実施形態）
本発明の一実施形態であるＳＳＤ装置１は、図１にその概要を示すように、コントローラ部１１と、インタフェース部１２と、キャッシュメモリ部１３と、フラッシュメモリ部１４と、電源部１５とを含んで構成されている。このＳＳＤ装置１は、インタフェース部１２を介してホスト（コンピュータ等、ＳＳＤ装置を利用する装置）に接続されている。
コントローラ部１１は、記憶されているプログラムに従って動作するプログラム制御デバイスであり、具体的には図２に例示するように、ＣＰＵ２１と、記憶部２２と、入出力部２３と、キャッシュ制御部２４と、フラッシュメモリインタフェース２５と、を含んで構成されている。
ここでＣＰＵ２１は、記憶部２２に格納されたプログラムに従って動作する。本実施の形態では、このＣＰＵ２１は、入出力部２３を介してホスト側から入力される指示に従い、キャッシュメモリ部１３やフラッシュメモリ部１４との間でデータの読出しや書込みを行う。このＣＰＵ２１による具体的な処理の内容は後に述べる。
コントローラ部１１の記憶部２２は、例えばＳＲＡＭ（Static Random Access Memory）等の揮発性メモリであり、ファームウェア等ＣＰＵ２１によって実行されるプログラムを保持する。なお、このファームウェアは、図示しないＮＯＲ型フラッシュ等の不揮発性メモリに格納しておき、このＮＯＲ型フラッシュをコントローラ部１１に接続して、当該ＮＯＲ型フラッシュから読出してこの記憶部２２に格納するようになっていてもよい。また、このファームウェアは、ＤＶＤ−ＲＯＭ（Digital Versatile Disc Read Only Memory）等のコンピュータ可読な記録媒体に格納されて、あるいはホスト側から提供され、この記憶部２２に複写されたものであってもよい。
入出力部２３は、インタフェース部１２に接続され、インタフェース部１２を介してＣＰＵ２１とホスト機器との間の通信を制御する。この入出力部２３は、例えばＳＡＴＡ（Serial Advanced Technology Attachment）−ＰＨＹである。
キャッシュ制御部２４は、ＣＰＵ２１から入力される指示に従い、キャッシュメモリ部１３との間でデータの書き込みや読み出しの処理を行う。フラッシュメモリインタフェース２５は、ＣＰＵ２１から入力される指示に従い、フラッシュメモリ部１４との間でデータの書き込みや読み出しを行う。
インタフェース部１２は、ＳＡＴＡまたはＰＡＴＡ（Parallel Advanced Technology Attachment）インタフェース・コネクタなどであり、ホスト側に接続される。このインタフェース部１２は、ホスト機器側からコマンドや書き込みの対象となるデータを受けて、コントローラ部１１に出力する。また、このインタフェース部１２は、コントローラ部１１から入力されるデータ等をホスト機器側に出力する。さらに、例えばコントローラ部１１に含まれる入出力部２３がＳＡＴＡ−ＰＨＹであり、インタフェース部１２がＰＡＴＡインタフェース・コネクタである場合は、コントローラ部１１とインタフェース部１２との間に、ＰＡＴＡとＳＡＴＡとの間のプロトコル変換を行うモジュールを設けてもよい。
キャッシュメモリ部１３は、フラッシュメモリとは異なる種類の不揮発性メモリを含む。このような不揮発性メモリとしては、ＦｅＲＡＭ（Ferroelectric RAM）やＭＲＡＭ（Magnetoresistive RAM）等がある。キャッシュメモリ部１３は、コントローラ部１１から入力される指示に従い、データを保持する。またこのキャッシュメモリ部１３は、コントローラ部１１から入力される指示に従って、保持しているデータを読み出してコントローラ部１１に出力する。
フラッシュメモリ部１４は、例えばＮＡＮＤ型フラッシュを含む。このフラッシュメモリ部１４は、コントローラ部１１から入力される指示に従い、データを保持する。またこのフラッシュメモリ部１４は、コントローラ部１１から入力される指示に従って、保持しているデータを読み出してコントローラ部１１に出力する。
電源部１５は、コントローラ部１１から入力される指示に従って、各部への電源供給を個別にオン／オフする。
（一実施形態の動作）
次に、図３を参照して、本実施形態のＳＳＤ装置１の動作の概略について説明する。図３（ａ）に示すように、キャッシュメモリを持たない一般のＳＳＤ装置においては、フラッシュメモリ部１４内に書き込まれたデータ（Ａ）３０と、このフラッシュメモリ部１４内の論理アドレスを管理するための管理テーブル（Ｂ）３１と、そして、フラッシュメモリ部１４へのデータ書き込み／読み出し動作の手順を記載した作業フローを示す作業フローデータ（Ｃ）３２とが書き込まれている。作業フローデータ３２は、ＳＳＤ装置に対する電断が生じた際に、電断終了後の復帰作業を行う際にこのデータ２２を参照して復帰作業を行うためにフラッシュメモリ部１４に書き込まれている。従って、管理テーブル３１及び作業フローデータ３２は、新たなデータが書き込まれれば基本的にフラッシュメモリ部１４内に保存しておく必要はない。
この管理テーブル３１と作業フローデータ３２とはフラッシュメモリ部１４内に分散して書き込まれている。従って、フラッシュメモリ部１４がデータ３０、管理テーブル３１及び作業フローデータ３２で埋まってしまった段階で、不要な管理テーブル３１及び作業フローデータ３２を消去する（ここでいう「消去」には、その時点で有効な管理テーブル３１上で不要な管理テーブル３１等が格納されているアドレスを無効等にして書き込み可能な状態にすることや、該当箇所のフラッシュメモリ部１４のブロック消去が含まれる）必要がある。
このような動作を省くために、さらにはフラッシュメモリ部１４へのデータ書き込み／読み出し動作の高速化のためにキャッシュメモリ部１３が設けられているが、このキャッシュメモリ部１３をＤＲＡＭ等の揮発性メモリで構成した場合、既に述べたように電断対策として電源が必要になる等の問題がある。
そこで、本実施形態では、図３（ｂ）に示すように、ＳＳＤ装置１にフラッシュメモリとは異なる種類の不揮発性メモリを含むキャッシュメモリ部１３を設け、コントローラ部１１が、図略のホスト機器からＳＳＤ装置１への書き込みが指示されたデータ（Ｄ）３３、管理テーブル（Ｂ）３１及び作業フローデータ（Ｃ）３２をキャッシュメモリ部１３に保存し、さらにデータ３３をフラッシュメモリ部１４に書き込む構成にしている。かかる構成により、ＳＳＤ装置１に強制的に電断が生じた場合でも、キャッシュメモリ部１３が不揮発性メモリを備えているため、データ３３、管理テーブル３１及び作業フローデータ３２が電断によって消失することがなくなり、しかも、電断終了後の復帰動作を、作業フローデータ３２を参照することにより行うことができる。
ここに、本実施形態における作業フローデータ３２の詳細について説明する。作業フローデータ３２の具体的構成は任意であるが、一例として、この作業フローデータ３２は、作業毎の（１）処理内容に付された番号、（２）転送元情報、（３）転送先情報、（４）作業完了フラグからなり、（１）〜（４）がテーブル化されたものである。より具体的には、（１）処理内容に付された番号とは、ＳＳＤ装置１において実施される処理のそれぞれに番号を付したものであり、一例として、ホスト機器からキャッシュメモリ部１３へのデータ転送は「１」、キャッシュメモリ部１３からホスト機器へのデータ転送は「２」、キャッシュメモリ部１３からフラッシュメモリ部１４へのデータ転送は「３」とされる。実際にはこの番号は例えば１６進数で表される。（２）転送元情報及び（３）転送先情報は、番号単位の個々の処理内容におけるデータの転送元及び転送先情報であり、一例としてキャッシュメモリ部１３等のアドレス値情報である。なお、転送元がホスト機器である場合のように転送元が一意に決まる場合や、フラッシュメモリ部１４のブロック単位での消去動作の場合のように、転送元情報または転送先情報のいずれかが明らかになれば十分である場合は、一方の情報が空白であることもある。（４）作業完了フラグは、当該処理が実施済みか否かを示すフラグである。
次に、図４〜図６を参照して、本実施形態のＳＳＤ装置１の動作について説明する。なお、特記しない限り、図４〜図６に示す動作はコントローラ部１１により実施される。
まず、図４は、ＳＳＤ装置１のキャッシュメモリ部１３に書き込まれたデータ３３（図３参照）をフラッシュメモリ部１４に書き込む（転送する）際の動作を説明するためのフローチャートである。図４において、ステップＳ１では、フラッシュメモリ部１４へのデータ書き込みを行うべき所定領域（転送先）の特定がされる。次いで、ステップＳ２では、キャッシュメモリ部１３からフラッシュメモリ部１４へのデータ転送手順を示す作業フローデータ３２がキャッシュメモリ部１３に書き込まれる。
ステップＳ３では、キャッシュメモリ部１３に書き込まれたデータ３３がフラッシュメモリ部１４の所定領域に書き込まれる（転送される）。ステップＳ４では、フラッシュメモリ部１４から、書き込みが正常終了した旨の通知がコントローラ部１１にされる。
ステップＳ５では、ステップＳ４においてフラッシュメモリ部１４へのデータ書き込みが正常に終了したことを受けて、キャッシュメモリ部１３に書き込まれている作業フローデータ３２を更新する。ステップＳ５における作業フローデータ３２更新作業には、処理済の作業フローデータ３２の作業単位での消去作業や、作業フローデータ３２の作業完了フラグの書き換え（実施済である旨のフラグ書き換え）作業が含まれる。次いで、ステップＳ６では、同様にステップＳ４においてフラッシュメモリ部１４へのデータ書き込みが正常に終了したことを受けて、キャッシュメモリ部１３にある管理テーブル３１を更新する。そして、ステップＳ７では、キャッシュメモリ部１３に書き込まれている作業フローデータ３２を消去する。ここにいう「消去」とは、キャッシュメモリ部１３にある作業フローデータ３２のイレーズ動作のみならず、作業フローデータ３２が書き込まれた領域についてデータ書き込み可能に設定することも含まれる。
次に、図５は、ＳＳＤ装置１のフラッシュメモリ部１４への書き込みの対象となるデータをホスト機器から受けた際の動作を説明するためのフローチャートである。まず、ステップＳ１０において、フラッシュメモリ部１４への書き込みの対象となるデータをホスト機器から受けたことをトリガとして、キャッシュメモリ部１３へのデータ受け入れ手順を示す作業フローデータ３２がキャッシュメモリ部１３に書き込まれる。ステップＳ１１では、ホスト機器から受けたデータ３３がキャッシュメモリ部１３に書き込まれる。ステップＳ１２では、キャッシュメモリ部１３から、書き込みが正常終了した旨の通知がコントローラ部１１にされる。
ステップＳ１３では、ステップＳ１２においてキャッシュメモリ部１３へのデータ書き込みが正常に終了したことを受けて、キャッシュメモリ部１３に書き込まれている作業フローデータ３２を更新する。ステップＳ１３における作業フローデータ３２更新作業には、ステップＳ５の作業と同様に、処理済の作業フローデータ３２の作業単位での消去作業や、作業フローデータ３２の作業完了フラグの書き換え（実施済である旨のフラグ書き換え）作業が含まれる。次いで、ステップＳ１４では、同様にステップＳ１２においてキャッシュメモリ部１３へのデータ書き込みが正常に終了したことを受けて、キャッシュメモリ部１３にある管理テーブル３１を更新する。そして、ステップＳ１５では、キャッシュメモリ部１３に書き込まれている作業フローデータ３２を消去する。ここにいう「消去」とは、キャッシュメモリ部１３にある作業フローデータ３２のイレーズ動作のみならず、作業フローデータ３２が書き込まれた領域についてデータ書き込み可能に設定することも含まれる。
次に、図６は、図４または図５に示す動作の途中で、本実施形態のＳＳＤ装置１に強制的な電断が生じた後における復帰動作を説明するためのフローチャートである。まず、ステップＳ２０において、キャッシュメモリ部１３に保存されている作業フローデータ３２を読み出す。次いで、ステップＳ２１において、ステップＳ２０で読み出された作業フローデータ３２を解析する。
さらに、ステップＳ２２において、図４または図５に示す動作のどの段階で電断が生じたかを判定する。どの段階で電断が生じたかどうかの判定は、作業フローデータ３２の更新状態及び作業フローデータ３２内の作業完了フラグの値により判断が可能である。そして、図４のａに示す段階で電断が生じたと判定されると、プログラムはステップＳ２３に移行し、キャッシュメモリ部１３からフラッシュメモリ部１４へのデータ転送作業をキャンセルする。その後、ＳＳＤ装置１は通常動作に復帰する。
また、ステップＳ２２において、図４のｂに示す段階で電断が生じたと判定されると、プログラムはステップＳ２４に移行し、図４のステップＳ１で特定された所定領域を後に消去すべき対象として管理テーブル３１に登録し、次いで、ステップＳ２５において、キャッシュメモリ部１３からフラッシュメモリ部１４へのデータ転送作業をキャンセルする。その後、ＳＳＤ装置１は通常動作に復帰する。ここでいう「消去すべき対象として登録」には、管理テーブル３１上で所定領域に対応するアドレスを無効等にして書き込み可能な状態にすることや、所定領域のフラッシュメモリ部１４をブロック消去の対象とすることが含まれる。
さらに、ステップＳ２２において、図４のｃに示す段階で電断が生じたと判断されると、プログラムはステップＳ２６に移行し、図４のステップＳ５に示す管理テーブル３１更新作業を継続する。次いで、ステップＳ２７において、キャッシュメモリ部１３からフラッシュメモリ部１４へのデータ転送作業を終了する。その後、ＳＳＤ装置１は通常動作に復帰する。
さらに、ステップＳ２２において、図５のｄに示す段階で電断が生じたと判断されると、プログラムはステップＳ２８に移行し、ホスト機器から受けたデータを書き込んでいるキャッシュメモリ部１３の領域を空き領域として登録し、次いで、ステップＳ２９において、キャッシュメモリ部１３へのデータ書き込み作業をキャンセルする。その後、ＳＳＤ装置１は通常動作に復帰する。ここでいう、「空き領域として登録」とは、書き込み対象とされた領域のアドレスを無効等にして書き込み可能な状態にすることが含まれる。
さらに、ステップＳ２２において、図５のｅに示す段階で電断が生じたと判断されると、プログラムはステップＳ３０に移行し、図５のステップＳ１３に示す管理テーブル３１更新作業を継続する。次いで、ステップＳ３１において、キャッシュメモリ部１３へのデータ書き込み作業を終了する。その後、ＳＳＤ装置１は通常動作に復帰する。
以上説明したように、本実施形態のＳＳＤ装置１では、ＳＳＤ装置１にフラッシュメモリとは異なる種類の不揮発性メモリを含むキャッシュメモリ部１３を設け、コントローラ部１１が、ホスト機器からＳＳＤ装置１への書き込みが指示されたデータ３３、管理テーブル３１及び作業フローデータ３２をキャッシュメモリ部１３に保存しているので、ＳＳＤ装置１に強制的に電断が生じた場合でも、データ３３、管理テーブル３１及び作業フローデータ３２が電断によって消失することがなくなり、しかも、電断終了後の復帰動作を、作業フローデータ３２を参照することにより行うことができる。これにより、電断に適切に対応することが可能になる。しかも、従来のＳＳＤ装置等のように、キャッシュメモリのバックアップ用電源を設けることなく電断に適切に対応することができるので、ＳＳＤ装置の小型軽量化を図ることができる。
ここで、キャッシュメモリ部１３がフラッシュメモリ部１４とは異なる種類の不揮発性メモリを含む構成であることから、作業フローデータ３２をキャッシュメモリ部１３に保存することなく、データ３３及び管理テーブル３１のみをキャッシュメモリ部１３に保存する構成が考えられる。この場合でも、データ３３及び管理テーブル３１は、電断が生じてもその時点での内容が消失することはないと考えられる。しかしながら、電断はホストからＳＳＤ装置１へのデータ書き込み作業のどの段階で生じるかは事前に予測することができず、電断のタイミングによってはデータ３３及び管理テーブル３１の内容だけでは適切に電断後の復帰動作を適切に行えない可能性がある。従って、電断に適切に対応するためには、データ３３、管理テーブル３１に加えて作業フローデータ３２をキャッシュメモリ部１３に保存することが好ましい。
（変形例）
なお、本発明のＳＳＤ装置は、その細部が上述の一実施形態に限定されず、種々の変形例が可能である。一例として、上述した一実施形態のＳＳＤ装置１では、キャッシュメモリ部１３に用いる不揮発性のメモリとして、ＦｅＲＡＭ、ＭＲＡＭを例に挙げたが、キャッシュメモリ部１３に適用可能な不揮発性メモリはこれに限定されず、例えばＲｅＲＡＭ（Resistance Random Access Memory）であってもよく、要は、バッテリー等の電源によるバックアップを行うことなくメモリ内のデータを保持できるメモリであれば適用可能である。
１ ＳＳＤ装置
１１ コントローラ部
１２ インタフェース部
１３ キャッシュメモリ部
１４ フラッシュメモリ部
２１ ＣＰＵ
２２ 記憶部
２３ 入出力部
２４ キャッシュ制御部
３０、３３ データ
３１ 管理テーブル
３２ 作業フローデータ

Claims (3)

  1. フラッシュメモリを用いたＳＳＤ（ソリッドステートドライブ）装置であって、
    前記フラッシュメモリとは異なる種類の不揮発性メモリと、
    前記フラッシュメモリへ書き込むべきデータを受け入れて、前記不揮発性メモリに当該受け入れたデータを保存した後、前記不揮発性メモリから前記フラッシュメモリへ書き込むべき前記データを書き込むコントローラ部とを備え、
    前記コントローラ部は、このコントローラ部が行うべき作業フローを示す、作業毎の処理内容に付された番号、前記データの転送元情報、前記データの転送先情報、及び作業完了フラグからなるフローデータを前記不揮発性メモリに保存する
    ことを特徴とするＳＳＤ装置。
  2. 前記コントローラ部は、前記ＳＳＤ装置に対して強制的に電源供給が断たれた後、前記不揮発性メモリ内に保存された前記フローデータを参照して、前記ＳＳＤ装置の復旧動作を行うことを特徴とする請求項１記載のＳＳＤ装置。
  3. 前記コントローラ部は、前記ＳＳＤ装置に対して強制的に電源供給が断たれた後、前記ＳＳＤ装置に対する電断がこのＳＳＤ装置の動作のどの時点で生じたかを参照して、前記ＳＳＤ装置の復旧動作を行うことを特徴とする請求項２記載のＳＳＤ装置。
JP2012188415A 2012-08-29 2012-08-29 Ｓｓｄ（ソリッドステートドライブ）装置 Active JP5990430B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012188415A JP5990430B2 (ja) 2012-08-29 2012-08-29 Ｓｓｄ（ソリッドステートドライブ）装置
US13/963,501 US9063845B2 (en) 2012-08-29 2013-08-09 Solid-state drive device
CN201310381722.1A CN103678177B (zh) 2012-08-29 2013-08-28 固态硬盘装置
US14/699,838 US9632714B2 (en) 2012-08-29 2015-04-29 Solid-state drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012188415A JP5990430B2 (ja) 2012-08-29 2012-08-29 Ｓｓｄ（ソリッドステートドライブ）装置

Publications (2)

Publication Number Publication Date
JP2014048679A JP2014048679A (ja) 2014-03-17
JP5990430B2 true JP5990430B2 (ja) 2016-09-14

Family

ID=50189100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012188415A Active JP5990430B2 (ja) 2012-08-29 2012-08-29 Ｓｓｄ（ソリッドステートドライブ）装置

Country Status (3)

Country Link
US (2) US9063845B2 (ja)
JP (1) JP5990430B2 (ja)
CN (1) CN103678177B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150052390A1 (en) * 2013-08-13 2015-02-19 Breakaway Systems Apparatus and Method for Microprocessor File System Protection
US9105333B1 (en) 2014-07-03 2015-08-11 Sandisk Technologies Inc. On-chip copying of data between NAND flash memory and ReRAM of a memory die
US9064569B1 (en) 2014-07-03 2015-06-23 Sandisk Technologies Inc. Memory controller with resistive random access memory (ReRAM)
US9632927B2 (en) 2014-09-25 2017-04-25 International Business Machines Corporation Reducing write amplification in solid-state drives by separating allocation of relocate writes from user writes
US10078582B2 (en) 2014-12-10 2018-09-18 International Business Machines Corporation Non-volatile memory system having an increased effective number of supported heat levels
US9779021B2 (en) 2014-12-19 2017-10-03 International Business Machines Corporation Non-volatile memory controller cache architecture with support for separation of data streams
CN104461397A (zh) * 2014-12-19 2015-03-25 上海新储集成电路有限公司 一种固态硬盘及其读写方法
CN104616688A (zh) * 2015-03-05 2015-05-13 上海磁宇信息科技有限公司 一种集成mram的固态硬盘控制芯片及固态硬盘
CN104810055B (zh) 2015-05-08 2018-09-07 京东方科技集团股份有限公司 Flash芯片读写控制电路和方法、AMOLED应用电路
JP6460940B2 (ja) 2015-08-06 2019-01-30 東芝メモリ株式会社 記憶装置およびデータ退避方法
US9886208B2 (en) 2015-09-25 2018-02-06 International Business Machines Corporation Adaptive assignment of open logical erase blocks to data streams
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
JP6783812B2 (ja) * 2018-03-13 2020-11-11 株式会社東芝 情報処理装置、情報処理方法およびプログラム
US10671531B2 (en) * 2018-07-13 2020-06-02 Seagate Technology Llc Secondary memory configuration for data backup
US11340826B2 (en) * 2019-09-13 2022-05-24 Kioxia Corporation Systems and methods for strong write consistency when replicating data

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216775A (ja) 1991-10-29 1993-08-27 Hitachi Ltd 半導体記憶装置
JPH09311827A (ja) 1996-05-22 1997-12-02 Fujitsu Ltd データバックアップ装置
JP4281421B2 (ja) 2003-06-06 2009-06-17 ソニー株式会社 情報処理システム及びその制御方法、並びにコンピュータ・プログラム
JP4060245B2 (ja) * 2003-06-30 2008-03-12 シャープ株式会社 メモリ管理装置およびこれを備えたｉｃカード
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
JP2005258851A (ja) * 2004-03-12 2005-09-22 Renesas Technology Corp メモリカード
US20060002197A1 (en) * 2004-06-30 2006-01-05 Rudelic John C Method and apparatus to detect invalid data in a nonvolatile memory following a loss of power
US7395452B2 (en) * 2004-09-24 2008-07-01 Microsoft Corporation Method and system for improved reliability in storage devices
JP2006338370A (ja) * 2005-06-02 2006-12-14 Toshiba Corp メモリシステム
US20070143531A1 (en) * 2005-12-15 2007-06-21 Atri Sunil R Power loss recovery for bit alterable memory
KR100755700B1 (ko) * 2005-12-27 2007-09-05 삼성전자주식회사 비휘발성 메모리가 캐쉬로 사용되는 저장 장치 및 그 관리방법
US7913003B2 (en) * 2006-02-24 2011-03-22 Intel Corporation Reclaim algorithm for fast edits in a nonvolatile file system
CN101059749A (zh) * 2006-04-21 2007-10-24 技嘉科技股份有限公司 挥发式存储装置及具有此挥发式存储装置的串接式混合存储系统
KR100843543B1 (ko) * 2006-10-25 2008-07-04 삼성전자주식회사 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법
CN101604548B (zh) * 2009-03-26 2012-06-27 成都市华为赛门铁克科技有限公司 一种固态硬盘及数据存储方法
JP2012078941A (ja) 2010-09-30 2012-04-19 Toshiba Corp 情報処理装置及びキャッシュ制御方法
JP2012108627A (ja) 2010-11-15 2012-06-07 Toshiba Corp メモリシステム
US9323670B2 (en) * 2010-12-13 2016-04-26 Seagate Technology Llc Protecting volatile data of a storage device in response to a state reset
JP5178857B2 (ja) * 2011-02-16 2013-04-10 株式会社東芝 メモリシステム
JP5914148B2 (ja) 2012-05-07 2016-05-11 株式会社バッファローメモリ Ｓｓｄ（ソリッドステートドライブ）装置
US9177607B2 (en) * 2012-05-16 2015-11-03 Seagate Technology Llc Logging disk recovery operations in a non-volatile solid-state memory cache

Also Published As

Publication number Publication date
US20140068157A1 (en) 2014-03-06
US9063845B2 (en) 2015-06-23
CN103678177B (zh) 2016-08-31
US20150242151A1 (en) 2015-08-27
JP2014048679A (ja) 2014-03-17
US9632714B2 (en) 2017-04-25
CN103678177A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5990430B2 (ja) Ｓｓｄ（ソリッドステートドライブ）装置
TWI570737B (zh) 資料儲存裝置以及快閃記憶體控制方法
US8230161B2 (en) Data backup method for a flash memory and controller and storage system using the same
US8037232B2 (en) Data protection method for power failure and controller using the same
JP2008198310A (ja) ビットエラーの修復方法および情報処理装置
JP2013061799A (ja) 記憶装置、記憶装置の制御方法およびコントローラ
US20100268865A1 (en) Static Wear Leveling
JP2009237668A (ja) フラッシュメモリを用いた記憶装置
US20120324145A1 (en) Memory erasing method, memory controller, and memory storage apparatus
JP2013222435A (ja) 半導体記憶装置及びその制御方法
TWI454922B (zh) 記憶體儲存裝置及其記憶體控制器與資料寫入方法
JP5592478B2 (ja) 不揮発性記憶装置及びメモリコントローラ
US9047923B1 (en) Fast shingled tracks recording
JP2010086009A (ja) 記憶装置およびメモリ制御方法
JP5306745B2 (ja) フラッシュメモリの管理方法及びフラッシュメモリデバイス
US20160124650A1 (en) Data Storage Device and Flash Memory Control Method
KR101627322B1 (ko) 비-휘발성 버퍼를 이용한 데이터 저장 장치 및 방법
JP2009116465A (ja) 記憶装置及びメモリ制御方法
JP4661369B2 (ja) メモリコントローラ
US20120124275A1 (en) Memory system and data storage method
JP2012108627A5 (ja)
WO2016175762A1 (en) Storage cache management
JP6237177B2 (ja) 磁気ディスク装置およびストレージ装置
CN110928480B (zh) 固态储存装置的数据处理方法
JP5255389B2 (ja) 記憶装置およびメモリ制御方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20150417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5990430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250