JP2009237668A - フラッシュメモリを用いた記憶装置 - Google Patents

フラッシュメモリを用いた記憶装置 Download PDF

Info

Publication number
JP2009237668A
JP2009237668A JP2008079774A JP2008079774A JP2009237668A JP 2009237668 A JP2009237668 A JP 2009237668A JP 2008079774 A JP2008079774 A JP 2008079774A JP 2008079774 A JP2008079774 A JP 2008079774A JP 2009237668 A JP2009237668 A JP 2009237668A
Authority
JP
Japan
Prior art keywords
sector
address
physical
data
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008079774A
Other languages
English (en)
Other versions
JP4164118B1 (ja
Inventor
Masumi Suzuki
眞澄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2008079774A priority Critical patent/JP4164118B1/ja
Priority to PCT/JP2008/058888 priority patent/WO2009118917A1/ja
Priority to US12/678,657 priority patent/US20100205354A1/en
Application granted granted Critical
Publication of JP4164118B1 publication Critical patent/JP4164118B1/ja
Publication of JP2009237668A publication Critical patent/JP2009237668A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1032Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036Life time enhancement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7211Wear leveling

Abstract

【課題】書き換え寿命の制限があるフラッシュメモリを使用した記憶装置において、システムの書き換え回数の実効的な寿命を大幅に改善することが可能なシステムを提供する。
【解決手段】ファイルシステムとしては使用されていないデータが蓄積されているセクタの論理アドレス(LBA)を検出し、該論理アドレスに対応する物理アドレス(PBA)のマッピング情報を解除し、フラッシュメモリの各ブロックにおいて、全ての論理アドレスと物理アドレスのマッピング情報が解除されたブロックは、消去を行いウェアレベリング用代替ブロックとして使用する。
【選択図】図4

Description

本発明は、不揮発性半導体であるフラッシュメモリを記憶媒体とした記憶装置及びそれを搭載する情報機器に関するものである。
情報機器の記憶装置としてはハードディスク(以下HDDという)が最も一般的である。HDDでは書き込むファイルをセクタと呼ぶ記憶単位に分割し、記憶媒体の物理的な位置に対応させて記憶する。すなわちあるファイルの書き換えにおいては基本的に同一位置に書き込みが行われる。
HDDでは、ホストから指示されたセクタが磁気情報を読み取るヘッドが現在位置から離れている場合には、該当記憶エリアまでヘッドを移動させなければいけない(以下シークという)ので、このような場合にはリード/ライトのパフォーマンスが悪くなる。また、ヘッドの移動や磁気ディスクの回転という機械的機構を必要とするので装置の信頼性が劣るという欠点がある。
これに対し半導体メモリ特に電気的に書き換えが可能な不揮発性メモリであるフラッシュメモリ特にNAND型フラッシュメモリを用いた記憶装置が近年脚光を浴びている。記憶媒体として半導体を使用しているので、機械的機構がなく信頼性に優れており、また、HDDのようにヘッドの移動とうい行為がないため、リード/ライトにおけるパフォーマンスの劣化が起き難いという特徴がある。
しかし、NAND型フラッシュメモリはブロックと呼ばれる単位で消去を行うが、このブロックにおいては消去書き込み回数の制限が存在し、通常各ブロックあたり1万回〜10万回の消去書き込み回数しか保証されていない。そのためNAND型フラッシュメモリを用いた記憶装置を構築する場合、特定の物理ブロックに書き込みが集中しないような制御(一般に、ウェアレベリング制御とか分散化処理と呼ばれている。)を行っている
このウェアーレベリング制御の手法の一つとして、NAND型フラッシュメモリ内にホストから指示されたデータを記憶しておくために使用する領域であるユーザ領域とウェアレベリング用に消去済みブロックとして確保されている代替領域とを用意しておき、ホストから書き換えを行わない物理アドレスのブロックは、そのまま放置しておき、書き換えを行う物理アドレスのブロックのみを書き換えを行う際に代替領域のブロックと交換することにより、ウェアーレベリング制御を行うようにした制御がある。
このようなウェアーレベリング制御を用いた技術が特許文献1〜4にも開示されている。
特開2005-209184 特開2007-280329 特開2007-293726 特開2007-323159
このようなウェアレベリング制御を用いた従来技術の概要を図1から図3に示す。図1は、全体構成図である。記憶装置10は、ホスト通信部2、コマンド解析部3、バッファメモリ4、論理−物理アドレス変換部5、ウェアレべリング制御部6、ECC制御部7、Flash Read/Write制御部8、NAND Flash Memory9からなる。ホスト通信部2は、ホスト1との通信を行い、一般にIDEifと呼ばれる仕様を有する。コマンド解析部3は、ホストから指令されたコマンドを解析し、その実行を制御する部分である。
バッファメモリ4は、ホストから送られたデータやホストへ送るデータを一時的に保持しておくための部分である。
論理−物理アドレス変換部5は、ホストからコマンドと共に指示される論理アドレスとNAND Flash Memory9の物理アドレスとの対応関係を示すMAPテーブルを有している。
ウェアレべリング制御部8は、ホスト1からライト命令が来た場合に、どの物理アドレスを割り当てるかを決める機能を有している。
ECC制御部7は、エラー訂正制御を行うものであり、NAND Flash Memory9にデータを書き込んだり、読み出したりする際に、ECCデータの計算を行い、ビットエラーが生じている場合に訂正可能な場合にはエラー訂正を行う機能を有している。
図2は、NAND Flash Memoryの記憶エリアを明示的に図示したものである。ユーザデータ領域は、ホストから指示されたデータを記憶しておくブロック郡からなる。不良ブロック領域は、NAND Flash の先天的若しくは後天的に発生した不良ブロック郡である。
コントローラ管理用領域は、NAND Flash Memoryを制御するコントローラが管理用にしようするための各種の情報を記憶しておく領域である。
ウェアレベリング用代替領域は、ホストからデータの書き込み指示がされた場合に既存のユーザデータ領域のブロックと交換され、ホストから指示されたデータを新たに記憶するために使用されるブロック郡である。
ホスト1から記憶装置10のデータをリードする場合は、ホスト通信部2がその指示を受け、コマンド解析部3がリード命令であることを解析し、論理−物理アドレス変換テーブルに従い、指示された論理アドレスセクタに対応する物理アドレスに変換する。コマンド解析部3は次にFlash Read/Write 制御6を通じて、NAND Flash Memoryからデータをバッファメモリ4へ読み出し、ECC制御部7にてビットエラーが生じていないかどうかを確認する。ビットエラーが生じていない若しくは訂正可能な範囲であればビットエラーを訂正し、ホスト通信部2を通じてホストへデータを送ることで指示を完了する。
ホスト1から記憶装置10へデータをライトする場合は、ホスト通信部2がその指示を受け、コマンド解析部3がライト命令であることを解析し、ホストから受け取った書き込むデータをバッファメモリ4へ一旦書き込む。論理−物理アドレス変換テーブルに従い、指示された論理アドレスセクタに対応する物理アドレスを算出する。ウェアレベリング制御部6は、上記既存の物理アドレスに代わり上記論理アドレスに新たに対応する物理ブロックのアドレスをウェアレベリング用代替領域の中のブロック郡から選定する。
次にコマンド解析部3は、Flash Read/Write 制御部8を通じて、既存の物理アドレスの書き換えを行わないデータ部分を新たなブロックに対して、データコピーを行い、書き換えを行うデータ部分をバッファメモリ4からコピーする。なお、この際にECC制御部7により所定のECC演算が行われその結果も記憶される。最後に上記既存のデータの記憶された物理ブロックは消去され、ウェアレベリング用代替領域のブロック郡として再利用される。
図3は、上述の書き換え前と書き換え後のNAND Flash Memoryの物理ブロックの状態を示したものである。図の左側の状態が書き換え前の状態であり、セクタ0を書き換えた場合、新たに物理ブロック1が選択され、セクタ0のデータ及び物理ブロック0中の書き帰られないデータであるセクタ1〜セクタ255のデータが物理ブロック1に書き込まれ、その後物理ブロック0は消去される。
しかし、上記制御のウェアレベリング用代替領域の物理ブロック数は、フラッシュメモリの発生しうる不良ブロックを代替できる程度の数、つまりフラッシュメモリの初期出荷時に発生うる最大不良ブロック数(約2%)と書き換え寿命を保証するために発生しうる最大不良ブロック数(約2%)とを足した約4%程度のブロック数であることがほとんどである。そのため、ホストから特定の論理アドレスへの書き込みが集中した場合には、この4%程度の代替領域の物理ブロック間でしかウェアレベリングが行われないため、装置寿命が早く来てしまうという課題がある。
本発明の目的は、ファイルシステム管理上使用していなユーザ領域の物理ブロックをウェアレベリング用代替領域として使用することににより、ウェアレベリング用代替領域のブロック数を実質的に増加させ、特定の論理アドレスへの書き込みが集中した場合にも、システムの書き換え回数の実効的な寿命を大幅に改善することが可能な記憶装置を提供することにある。
本発明は、ホストシステムからファイルシステムを用いて記憶データの管理をされている記憶装置において、ファイルシステム管理上利用されていないデータが記憶されているフラッシュメモリの物理ブロックを消去状態にして、論理アドレスと物理アドレスとの対応関係を解除し、当該ブロックをウェアレベリング用に使用することを特徴とする。
具体的には、一の発明として、ブロック単位での書き換えに書き換え回数に寿命の存在するフラッシュメモリを使用した記憶装置であって、フラッシュメモリ内にホストシステムから指示されたデータを記憶しておくためのユーザ領域と各ブロックは消去済み状態であり、各ブロックの書き換え回数を平均化するために使用されるブロックの集まりである代替領域と、ユーザ領域におけるホストシステムから与えられる論理アドレスとフラッシュメモリ内の物理アドレスとの対応関係を管理するアドレス変換テーブルと、ホストシステムからユーザ領域のデータ書き換え命令に対して、当該データに該当する物理ブロックと代替領域中の物理ブロックとを交換するように上記アドレス管理手段に指示するウェアレベリング制御部とを有した記憶装置において、ユーザ領域中のファイルシステム上は使用されていないデータが記憶されているセクタ領域を検出する不使用セクタ検出手段と、その情報をアドレス管理手段に指示し当該論理セクタアドレスと物理セクタアドレスとの対応関係を解除するように指示する不使用セクタ検出手段と、不使用セクタ検出手段から通知された情報に基づき、論理セクタアドレスと物理セクタアドレスとの対応関係を解除する不使用セクタ登録手段と、フラッシュメモリの消去単位である物理ブロック中の、全ての論理セクタアドレスと物理セクタアドレスとの対応関係が解除された物理ブロックを消去し代替領域のブロックとして使用可能化する不使用ブロック代替化手段とを有することを特徴とする記憶装置である。
また、別の発明としては、フラッシュメモリを使用した記憶装置とそのホストシステムからなる情報装置であって、ファイルシステムを用いて該記憶装置の記憶データの管理をしている情報装置において、ファイルシステム管理上利用されていないデータが記憶されている論理セクタを記憶装置に通知する不使用セクタ検出通知手段をホストシステムに有し、かつ、不使用セクタ通知手段を有するホストシステムから通知された情報に基づき、論理セクタアドレスと物理セクタアドレスとの対応関係を解除する不使用セクタ登録手段と、フラッシュメモリの消去単位である物理ブロック中の、全ての論理セクタアドレスと物理セクタアドレスとの対応関係が解除された物理ブロックを消去し代替領域のブロックとして使用可能化するブロック代替化手段を有した記憶装置を有することを特徴とする情報装置である。
以上述べたように本発明によれば、初期のウェアレベリング用代替領域を従来例のような全領域の4%程度しかない場合であっても、ファイルシステムが使用していない物理ブロックをウェアレベリング用代替領域化していくので、初期の4%よりも大きくとることができ、ウェアレベリングをより有効に行うことができるので、装置寿命を伸ばすことが可能である。
また、別の効果として、以下の効果もある。
ファイルシステム上にてファイルを削除した場合、通常上記で述べたクラスタのチェイン情報のみを消去するのみであって、実体のデータ部分を消去していないため、従来では、専用のプログラムなどを使用すると消去したはずのファイルを復活することが可能であったため、廃棄パソコンからのデータ復旧による情報漏洩などの問題があった。そのため、ファイルの実体データを完全に消去するには、別途専用のプログラムを実行して消去を行う必要があった。本発明によれば、ファイルシステム上からファイルを消去することすなわちクラスタのチェイン情報を消去するのみでも、ファイルの実体データが記憶されている物理ブロックは使用されていない物理ブロックとなり消去されるので、専用のプログラムを実行しなくてもファイルの実体データまで消去できるという効果もある。
以下、本発明の実施形態を図面に関連付けて説明する。図4は本発明の記憶装置の一実施例の構成図である。ホスト1及び記憶装置10内の不使用セクタ検出手段101、不使用セクタ登録手段102、不使用ブロック代替化手段103以外は、従来例図1で示したものと同じである。また、ホスト1からのリード/ライト時の動作も従来例で示したものと同じである。
不使用セクタ検出手段101は、NAND Flash Memory9におけるユーザデータ領域内の実質使用されていないセクタを検出するものである。不使用セクタ登録手段102は、不使用セクタ検出手段101により検出された不使用セクタの情報を保持しておくものである。
不使用ブロック代替化手段103は、不使用セクタ登録手段102に保持された情報からNAND Flash Memory9の該当物理ブロックの全領域が該当している場合に、その物理ブロックを消去し、ウェアレベリング用代替ブロックとして使用可能な状態にする機能を有する。
次に、ホスト1のオペレーティングシステム(以下OSと言う。)にての管理方法について説明するとともに、不使用セクタ検出手段101が不使用セクタを検出する方法について説明する。
図5は、記憶装置の管理によく使用されるフォーマット形式であるFATフォーマットを行った場合の論理アドレスとその内容の関係を示した図である。ここでLBAは論理アドレスのことであり、LBA0から開始される。
図6は、このLBA0であるMBRの詳細を示した図である。アドレス1BDhから16BYTEごとに各パーティションの情報が記載される。この16BYTEの中のオフセット04hにフォーマット形式に関する情報が、オフセット08hに各パーティションの開始位置であるBPBのアドレス情報が記憶される。
図7は、パーティションの開始セクタであるBPBの詳細を示した図である。0Dhバイト目にOSが管理する単位であるクラスタのサイズの情報があり、また、FATテーブルのサイズや個数、ルートディレクトリのサイズ情報が記憶されている。
図8はFATテーブルの最初のセクタの詳細を示した図である。周知のように、FATテーブルは、クラスタのチェーン情報のみからなる。
図9はディレクトリ情報の詳細を示した図である。ディレクトリ情報は、32バイトからなり、オフセット1Ahに実体データが記憶されているスタートクラスタの情報が記憶されている。以上のように、上記各情報を解析すれば、使用されていないクラスタすなわち使用されていない論理アドレスセクタ(LBA)が分かるので、不使用セクタ検出手段101は、使用されていないLBAを検出することができる。
図10は、上記のようにして不使用セクタを検出した場合のNAND Flash Memoryの物理ブロックの状態を示した図である。図中左側の図は、本発明を実施する前の状態である。上記にて示したように、本例では、最初のクラスタであるクラスタ0x0002はLBA599から始まり、クラスタサイズは0x20(32セクタ)である。図8のFATテーブルで示されているように、本例では、クラスタ0x001C(28)までデータが記憶され、それ以外のクラスタにはデータがない状態となっている。ここで、クラスタ0x001C(28)はLBA 〜LBA1462となる。本発明を実施すると図中の右側のように、使用していない論理セクタのみからなる物理ブロックは消去済み状態となり、消去済み物理ブロックは格段に増える。
図11は、別の実施例を示したものである。不使用セクタデータ通知手段104以外は、上述の実施例と同じである。不使用セクタ検出手段101で検出され、論理セクタアドレスと物理セクタアドレスとの対応関係が解除された論理セクタに対してホスト1がリード命令を発行する場合も想定されるが、不使用セクタデータ通知手段104は、このような物理セクタアドレスが解除された論理セクタアドレスに対してリード命令が発行された場合に、ダミーデータ(例えば全てFFhのデータ)を返すようにする機能を有する。このようにすれば、物理セクタアドレスとの対応がとられている/いないに関係なく、全論理セクタ中のどの論理セクタに対してリード命令が発行されてもデータをホストに返すことができる。
図12は、さらに別の実施例を示したものである。本実施例では、ホスト1が不使用セクタ検出通知手段105を有し、記憶装置10は上述した不使用セクタ検出手段101を有していない。不使用セクタ検出通知手段105が検出する不使用セクタは、上述と同じ方法で検出し、検出した不使用セクタ情報を記憶装置10に通知する。記憶装置10は、ホスト1から不使用セクタ情報を受け取り、その後上述したのと同様に不使用セクタ登録手段102にて、不使用セクタ情報を保持し、不使用ブロック代替化手段103において、その情報からNAND Flash Memory9の該当物理ブロックの全領域が該当している場合に、その物理ブロックを消去し、ウェアレベリング用代替ブロックとして使用可能な状態にする。このようにホスト1と記憶装置10とで機能を分担することにより、記憶装置10の負担を軽くしたり、種々のファイルシステムに容易に対応することが可能となる。
図13は、さらに別の実施例を示したものである。不使用セクタデータ通知手段104以外は、図12で説明したものと同じである。不使用セクタデータ通知手段104は、図11で説明したように、論理セクタアドレスと物理セクタアドレスとの対応関係が解除された論理セクタに対してホスト1がリード命令を発行する場合も想定されるが、不使用セクタデータ通知手段104は、このような物理セクタアドレスが解除された論理セクタアドレスに対してリード命令が発行された場合に、ダミーデータ(例えば全てFFhのデータ)を返すようにする機能を有する。このようにすれば、物理セクタアドレスとの対応がとられている/いないに関係なく、全論理セクタ中のどの論理セクタに対してリード命令が発行されてもデータをホストに返すことができる。
コンピュータ関連産業において利用できるものである。
従来例を示した図 NAND Flash Memory への記憶状態を示す概略図 NAND Flash Memory への物理ブロックでの記憶状態を示す図 本発明の一実施例を示した図 FATファイルシステムの概略を説明した図 FATファイルシステムのMBPを説明した図 FATファイルシステムのBPBを説明した図 FATファイルシステムのFAT Tableを説明した図 FATファイルシステムのディレクトリ情報を説明した図 本発明を実施した場合のNAND Flash Memory への物理ブロックでの記憶状態を示す図 本発明の別の実施例を示した図 本発明の別の実施例を示した図 本発明の別の実施例を示した図
符号の説明
1 ホスト
2 ホスト通信制御部
3 コマンド解析部
4 バッファメモリ
5 論理−物理アドレス変換テーブル
6 ウェアレベリング制御部
7 ECC制御部
8 Flash Read/Write 制御部
9 NAND Flash Memory
10 記憶装置
101 不使用セクタ検出手段
102 不使用セクタ登録手段
103 不使用ブロック代替化手段
104 不使用セクタデータ通知手段
105 不使用セクタ検出手段

Claims (5)

  1. フラッシュメモリを使用した記憶装置であって、ホストシステムからファイルシステムを用いて記憶データの管理をされている記憶装置において、ファイルシステム管理上利用されていないデータが記憶されているフラッシュメモリの物理ブロックを消去状態にして、論理アドレスと物理アドレスとの対応関係を解除し、当該ブロックをウェアレベリング用に使用することを特徴とする記憶装置。
  2. ブロック単位での書き換えに書き換え回数に寿命の存在するフラッシュメモリを使用した記憶装置であって、フラッシュメモリ内にホストシステムから指示されたデータを記憶しておくためのユーザ領域と各ブロックは消去済み状態であり、各ブロックの書き換え回数を平均化するために使用されるブロックの集まりである代替領域と、ユーザ領域におけるホストシステムから与えられる論理アドレスとフラッシュメモリ内の物理アドレスとの対応関係を管理するアドレス変換テーブルと、ホストシステムからユーザ領域のデータ書き換え命令に対して、当該データに該当する物理ブロックと代替領域中の物理ブロックとを交換するように上記アドレス管理手段に指示するウェアレベリング制御部とを有した記憶装置において、ユーザ領域中のファイルシステム上は使用されていないデータが記憶されているセクタ領域を検出する不使用セクタ検出手段と、その情報をアドレス管理手段に指示し当該論理セクタアドレスと物理セクタアドレスとの対応関係を解除するように指示する不使用セクタ検出手段と、不使用セクタ検出手段から通知された情報に基づき、論理セクタアドレスと物理セクタアドレスとの対応関係を解除する不使用セクタ登録手段と、フラッシュメモリの消去単位である物理ブロック中の、全ての論理セクタアドレスと物理セクタアドレスとの対応関係が解除された物理ブロックを消去し代替領域のブロックとして使用可能化する不使用ブロック代替化手段とを有する記憶装置。
  3. 請求項1又は請求項2記載の記憶装置において更に、論理セクタアドレスと物理セクタアドレスとの対応関係を解除された論理セクタアドレスに対してホストシステムからリード命令が指示された場合には、特定のデータをホストシステムに返す不使用セクタデータ通知手段を有することを特徴とする請求項1又は請求項2記載の記憶装置。
  4. フラッシュメモリを使用した記憶装置とそのホストシステムからなる情報装置であって、ファイルシステムを用いて該記憶装置の記憶データの管理をしている情報装置において、ファイルシステム管理上利用されていないデータが記憶されている論理セクタを記憶装置に通知する不使用セクタ検出通知手段をホストシステムに有し、かつ、不使用セクタ通知手段を有するホストシステムから通知された情報に基づき、論理セクタアドレスと物理セクタアドレスとの対応関係を解除する不使用セクタ登録手段と、フラッシュメモリの消去単位である物理ブロック中の、全ての論理セクタアドレスと物理セクタアドレスとの対応関係が解除された物理ブロックを消去し代替領域のブロックとして使用可能化するブロック代替化手段を有した記憶装置を有することを特徴とする情報装置。
  5. 請求項4に記載の記憶装置において更に、論理セクタアドレスと物理セクタアドレスとの対応関係を解除された論理セクタアドレスに対してホストシステムからリード命令が指示された場合には、特定のデータをホストシステムに返す不使用セクタデータ通知手段を記憶装置に有することを特徴とする請求項4記載の情報装置。
JP2008079774A 2008-03-26 2008-03-26 フラッシュメモリを用いた記憶装置 Expired - Fee Related JP4164118B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008079774A JP4164118B1 (ja) 2008-03-26 2008-03-26 フラッシュメモリを用いた記憶装置
PCT/JP2008/058888 WO2009118917A1 (ja) 2008-03-26 2008-05-07 フラッシュメモリを用いた記憶装置
US12/678,657 US20100205354A1 (en) 2008-03-26 2008-05-07 Storage device using flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008079774A JP4164118B1 (ja) 2008-03-26 2008-03-26 フラッシュメモリを用いた記憶装置

Publications (2)

Publication Number Publication Date
JP4164118B1 JP4164118B1 (ja) 2008-10-08
JP2009237668A true JP2009237668A (ja) 2009-10-15

Family

ID=39916222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008079774A Expired - Fee Related JP4164118B1 (ja) 2008-03-26 2008-03-26 フラッシュメモリを用いた記憶装置

Country Status (3)

Country Link
US (1) US20100205354A1 (ja)
JP (1) JP4164118B1 (ja)
WO (1) WO2009118917A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203864A (ja) * 2011-03-28 2012-10-22 Toshiba Corp メモリシステム、コントローラ、およびメモリシステムの制御方法
JP2013137770A (ja) * 2011-12-12 2013-07-11 Apple Inc Lbaビットマップの使用
US9026764B2 (en) 2011-03-23 2015-05-05 Kabushiki Kaisha Toshiba Memory system performing wear leveling based on deletion request
JP2019049876A (ja) * 2017-09-11 2019-03-28 大日本印刷株式会社 電子情報記憶媒体、icカード、電子情報記憶媒体によるテーブル管理方法及びテーブル管理プログラム
JP2019148907A (ja) * 2018-02-26 2019-09-05 大日本印刷株式会社 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100504814C (zh) * 2007-01-17 2009-06-24 忆正存储技术(深圳)有限公司 闪存的区块管理方法
CN101424949B (zh) * 2007-11-01 2010-06-09 大唐移动通信设备有限公司 电子设备风机转速控制方法及装置
US20100131726A1 (en) * 2008-11-26 2010-05-27 Nokia Corporation Methods, apparatuses, and computer program products for enhancing memory erase functionality
US8407401B2 (en) 2008-11-26 2013-03-26 Core Wireless Licensing S.A.R.L. Methods, apparatuses, and computer program products for enhancing memory erase functionality
JP2011090496A (ja) * 2009-10-22 2011-05-06 Hitachi Ltd 半導体記憶装置および制御方法
JP5405513B2 (ja) 2011-03-22 2014-02-05 株式会社東芝 メモリシステム、不揮発性記憶装置、不揮発性記憶装置の制御方法、及びプログラム
JP2012234482A (ja) * 2011-05-09 2012-11-29 Canon Inc 記憶制御装置及びその制御方法、並びにプログラム
CN102789421B (zh) * 2011-05-18 2015-07-01 安凯(广州)微电子技术有限公司 提高nand闪存读写性能的方法及装置
US9727570B2 (en) * 2011-06-03 2017-08-08 Apple Inc. Mount-time unmapping of unused logical addresses in non-volatile memory systems
US8756458B2 (en) 2011-12-12 2014-06-17 Apple Inc. Mount-time reconciliation of data availability
JP5586718B2 (ja) 2012-06-19 2014-09-10 株式会社東芝 制御プログラム、ホスト装置の制御方法、情報処理装置およびホスト装置
US9043565B2 (en) 2012-09-07 2015-05-26 Kabushiki Kaisha Toshiba Storage device and method for controlling data invalidation
JP6004923B2 (ja) * 2012-11-29 2016-10-12 キヤノン株式会社 情報処理装置及びその制御方法とプログラム
US9811273B1 (en) * 2014-12-23 2017-11-07 Cadence Design Systems, Inc. System and method for reliable high-speed data transfer in multiple data rate nonvolatile memory
KR102365269B1 (ko) 2015-04-13 2022-02-22 삼성전자주식회사 데이터 스토리지 및 그것의 동작 방법
CN110658981B (zh) * 2019-04-19 2022-11-08 石家庄科林电气股份有限公司 一种提高Flash使用寿命的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337275A (en) * 1992-10-30 1994-08-09 Intel Corporation Method for releasing space in flash EEPROM memory array to allow the storage of compressed data
JP2003208352A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 書き込み回数の制限とウエアレベリングを可能にしたフラッシュメモリ
JP4017178B2 (ja) * 2003-02-28 2007-12-05 スパンション エルエルシー フラッシュメモリ及びメモリ制御方法
JP4188744B2 (ja) * 2003-04-08 2008-11-26 株式会社ルネサステクノロジ メモリカード
DE10341618A1 (de) * 2003-09-10 2005-05-04 Hyperstone Ag Verwaltung gelöschter Blöcke in Flash-Speichern
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US8607016B2 (en) * 2004-07-21 2013-12-10 Sandisk Technologies Inc. FAT analysis for optimized sequential cluster management
US7395384B2 (en) * 2004-07-21 2008-07-01 Sandisk Corproation Method and apparatus for maintaining data on non-volatile memory systems
KR100876084B1 (ko) * 2007-02-13 2008-12-26 삼성전자주식회사 플래시 저장 장치로 삭제 정보를 전달할 수 있는 컴퓨팅시스템
JP2006235960A (ja) * 2005-02-24 2006-09-07 Fujitsu Ltd ガーベッジコレクション高速化方法
KR100739722B1 (ko) * 2005-08-20 2007-07-13 삼성전자주식회사 플래시 메모리 관리 방법 및 플래시 메모리 시스템
KR100771519B1 (ko) * 2006-10-23 2007-10-30 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 머지방법
US9396103B2 (en) * 2007-06-08 2016-07-19 Sandisk Technologies Llc Method and system for storage address re-mapping for a memory device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026764B2 (en) 2011-03-23 2015-05-05 Kabushiki Kaisha Toshiba Memory system performing wear leveling based on deletion request
JP2012203864A (ja) * 2011-03-28 2012-10-22 Toshiba Corp メモリシステム、コントローラ、およびメモリシステムの制御方法
US9053007B2 (en) 2011-03-28 2015-06-09 Kabushiki Kaisha Toshiba Memory system, controller, and method for controlling memory system
JP2013137770A (ja) * 2011-12-12 2013-07-11 Apple Inc Lbaビットマップの使用
US9069657B2 (en) 2011-12-12 2015-06-30 Apple Inc. LBA bitmap usage
US9477596B2 (en) 2011-12-12 2016-10-25 Apple Inc. LBA bitmap usage
JP2019049876A (ja) * 2017-09-11 2019-03-28 大日本印刷株式会社 電子情報記憶媒体、icカード、電子情報記憶媒体によるテーブル管理方法及びテーブル管理プログラム
JP2019148907A (ja) * 2018-02-26 2019-09-05 大日本印刷株式会社 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos
JP7043886B2 (ja) 2018-02-26 2022-03-30 大日本印刷株式会社 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos

Also Published As

Publication number Publication date
US20100205354A1 (en) 2010-08-12
JP4164118B1 (ja) 2008-10-08
WO2009118917A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP4164118B1 (ja) フラッシュメモリを用いた記憶装置
US9645894B2 (en) Data storage device and flash memory control method
US10776153B2 (en) Information processing device and system capable of preventing loss of user data
TWI385669B (zh) 用於快閃記憶體的平均磨損方法、儲存系統與控制器
US8775771B2 (en) Block management method for a flash memory and flash memory controller and storage system using the same
US9026764B2 (en) Memory system performing wear leveling based on deletion request
JP4472010B2 (ja) 記憶装置
JP4842719B2 (ja) ストレージシステム及びそのデータ保護方法
JP5525605B2 (ja) フラッシュメモリモジュール
TWI381390B (zh) 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器
CN110895514A (zh) 映射表更新方法
US20090307413A1 (en) Data writing method for flash memory and storage system and controller using the same
US9213629B2 (en) Block management method, memory controller and memory stoarge apparatus
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
US20100169556A1 (en) Nonvolatile storage device, information recording system, and information recording method
TWI501252B (zh) 用於控制保留區的固態儲存系統及其控制方法
US20100306447A1 (en) Data updating and recovering methods for a non-volatile memory array
TWI459198B (zh) 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
JP2006323751A (ja) 情報処理装置、寿命監視方法およびプログラム
KR20110139956A (ko) 맵핑 테이블을 복구하는 데이터 기억 장치 및 데이터 관리 방법
JP2011154676A (ja) 半導体記録装置、半導体記録装置の制御方法及び半導体記録システム
US8607123B2 (en) Control circuit capable of identifying error data in flash memory and storage system and method thereof
JP2010086009A (ja) 記憶装置およびメモリ制御方法
JP2009146539A (ja) 情報記録装置および情報記録方法
JP2012068765A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080430

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20080430

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

R255 Notification that request for automated payment was rejected

Free format text: JAPANESE INTERMEDIATE CODE: R2525

LAPS Cancellation because of no payment of annual fees