JP7043886B2 - 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos - Google Patents
電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos Download PDFInfo
- Publication number
- JP7043886B2 JP7043886B2 JP2018032259A JP2018032259A JP7043886B2 JP 7043886 B2 JP7043886 B2 JP 7043886B2 JP 2018032259 A JP2018032259 A JP 2018032259A JP 2018032259 A JP2018032259 A JP 2018032259A JP 7043886 B2 JP7043886 B2 JP 7043886B2
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- area
- state
- storage
- physical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System (AREA)
Description
請求項6に記載の発明は、OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体における情報処理方法であって、前記処理部が、仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス工程と、前記処理部が、前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス工程と、前記処理部が、所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与工程と、前記処理部が、前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が予約状態である場合に、前記第1の記憶領域における空き状態である領域の状態を予約状態に変更し、当該一部の領域の状態を空き状態に変更する第2状態更新工程と、を含み、前記付与工程では、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とする。
請求項8に記載の発明は、OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体における前記処理部を、仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス手段、前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス手段、所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与手段、前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が予約状態である場合に、前記第1の記憶領域における空き状態である領域の状態を予約状態に変更し、当該一部の領域の状態を空き状態に変更する第2状態更新手段、として機能させ、前記付与手段は、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とする。
まず、図1を参照して、ICカード1に搭載されるICチップ1aの構成について説明する。図1は、ICチップ1aのハードウェア構成例を示す図である。本実施形態のICカード1は、接触によるデータ通信と非接触によるデータ通信の2つの通信機能を兼ね備えたデュアルインターフェース型ICカードである。但し、ICカード1の種類はデュアルインターフェース型ICカードに限定されず、キャッシュカードやクレジットカードと同じ大きさのプラスチック製カードにICチップ1aがエンベットされた接触型ICカードであってもよいし、また、アンテナコイルを内蔵し無線でリーダ・ライタとデータ通信する非接触型ICカードであってもよい。
図2は、OSの機能を説明するためのブロック図である。ICチップ1a上で動作するOSは不揮発性メモリ13を管理するために、物理メモリ管理機構210と、仮想メモリ管理機構220を実現する。また、物理メモリ管理機構210には、不揮発性メモリ13上の物理メモリ管理記憶領域230が割り当てられ、仮想メモリ管理機構220には、不揮発性メモリ13上の仮想メモリ管理記憶領域240が割り当てられる。アプリケーションに関するデータは、物理メモリ管理機構210に管理される物理メモリ管理記憶領域230、又は、仮想メモリ管理機構220に管理される仮想メモリ管理記憶領域240に記憶される。
(1)更新前のデータが記憶されているページのコピーを不揮発性メモリ13に書き込む(バックアップ)
(2)ログ情報(電源断発生時にOSの初期化処理の一環で、バックアップしたデータで一連の処理の開始前に戻すための情報)を作成し、不揮発性メモリ13に書き込む
(3)該当ページに更新後のデータを書き込む
(4)(2)で作成して不揮発性メモリ13に記憶させたログ情報を消去する
(1)更新後のデータを更新前のデータが記憶されているページとは異なるページに書き込む
(2)RAM11上の変換情報を更新する
(3)RAM11上の変換情報の更新を不揮発性メモリ13上の変換情報に反映する
まず、図8を用いて、ICチップ1aが、サーバからアプリケーションを受信してインストールする際の基本的な処理の流れについて説明する。
次に、図9を用いて、OSによるインスタンス生成時処理について説明する。インスタンス生成時処理は、上述した基本処理のステップS9~ステップS11において、コマンドを受信した場合に実行される処理である。
次に、図10を用いて境界変更処理について説明する。境界変更処理は、図9のステップS205の処理で実行される処理である。
次に、上記実施形態の変形例について説明する。なお、以下に説明する変形例は適宜組み合わせることができる。
上記実施形態では、OSが、仮想メモリ管理記憶領域240や物理メモリ管理記憶領域230に、プログラムコード、アプリケーションデータ及びカウンタなどのアプリケーションに関するデータを記憶させようとした場合に、記憶領域が不足して記憶させることができない場合に、記憶領域の付与を行うこととしたが、所定の条件が満たされた場合に、記憶領域の付与を行うこととしてもよい。例えば、所定の条件として、仮想メモリ管理記憶領域240の「使用」状態の領域が第1の閾値に達すること、又は、物理メモリ管理記憶領域230の「使用」状態の領域が第2の閾値に達すること、という条件を設定することとしてもよい。「第1の閾値」、「第2の閾値」はICチップ1aの設計者や管理者等が任意に設定・変更することができるようにしてもよい。特に、仮想メモリ管理記憶領域240についてはウェアレベリングを実現できるために一定量の「空き」状態の領域を確保しておくことが好ましい。
上記実施形態では、図4(A)に示すように、不揮発性メモリ13の前方側(ページのアドレスが「01h」)の側)の領域を、物理メモリ管理記憶領域230に割り当て、これに連続する領域を仮想メモリ管理記憶領域240に割り当てることとしたが、図11に示すように、不揮発性メモリ13の前方側及び後方側の2つの領域を物理メモリ管理記憶領域230に分けて割り当て(それぞれ物理メモリ管理記憶領域230A、物理メモリ管理記憶領域230Bとする)、その間の領域を仮想メモリ管理記憶領域240に割り当てることとしてもよい。例えば、物理メモリ管理記憶領域230Aには、プログラムコードや読み込み頻度が書き換え頻度より高いアプリケーションデータを記憶させ、物理メモリ管理記憶領域230Bには、OSが使用するレジストリデータ等を記憶させることができる。そして、図11に示すように、物理メモリ管理記憶領域230Aにプログラムコード等を記憶させる場合、先頭から順に配置することが好ましく、一方、物理メモリ管理記憶領域230Bにレジストリデータ等を記憶させる場合、後方から順に配置することが好ましい。また、物理メモリ管理記憶領域230Aや物理メモリ管理記憶領域230Bの「空き」状態の領域が不足してきた場合であっても、仮想メモリ管理記憶領域240の一部を付与することができる。そこで、当初は物理メモリ管理記憶領域230Aや物理メモリ管理記憶領域230Bの領域を必要最小限だけ割り当て、その残りを、物理メモリ管理記憶領域230Aと物理メモリ管理記憶領域230Bの間の仮想メモリ管理記憶領域240に割り当てることとすることにより、必要に応じて、その一部を物理メモリ管理記憶領域230Aや物理メモリ管理記憶領域230Bに付与する運用ができる。こうした運用とすることにより、物理メモリ管理記憶領域230に不足が生じるまで、仮想メモリ管理記憶領域240についてウェアレベリング処理のために広い空き領域を使用することができ、延いては製品全体の寿命を伸ばすことができる。
1a ICチップ
10 CPU
11 RAM
12 ROM
13 不揮発性メモリ
14 I/O回路
2 外部機器
Claims (8)
- OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体であって、
前記処理部は、
仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス手段、
前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス手段、
所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与手段、
前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が使用状態である場合に、前記第1の記憶領域における空き状態である領域に当該一部の領域のデータをコピーするコピー手段、
前記コピー手段によるコピーが行われる場合に、前記一部の領域を示す物理アドレスに変換するための前記変換情報を、前記データがコピーされた領域を示す物理アドレスに変換するための前記変換情報に更新する変換情報更新手段、
前記コピー手段によるコピーが行われる場合に、前記一部の領域の状態を空き状態に変更し、前記データがコピーされた領域の状態を使用状態に変更する第1状態更新手段、
として機能させ、
前記付与手段は、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とする電子情報記憶媒体。 - OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体であって、
前記処理部は、
仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス手段、
前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス手段、
所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与手段、
前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が予約状態である場合に、前記第1の記憶領域における空き状態である領域の状態を予約状態に変更し、当該一部の領域の状態を空き状態に変更する第2状態更新手段、
として機能させ、
前記付与手段は、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とする電子情報記憶媒体。 - 請求項1又は2に記載の電子情報記憶媒体であって、
前記所定の条件は、前記第1の記憶領域の空き状態の領域が不足すること、又は、前記第2の記憶領域の空き状態の領域が不足すること、
であることを特徴とする電子情報記憶媒体。 - 請求項1乃至3の何れか一項に記載の電子情報記憶媒体を備えるICカード。
- OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体における情報処理方法であって、
前記処理部が、仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス工程と、
前記処理部が、前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス工程と、
前記処理部が、所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与工程と、
前記処理部が、前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が使用状態である場合に、前記第1の記憶領域における空き状態である領域に当該一部の領域のデータをコピーするコピー工程と、
前記処理部が、前記コピー工程によるコピーが行われる場合に、前記一部の領域を示す物理アドレスに変換するための前記変換情報を、前記データがコピーされた領域を示す物理アドレスに変換するための前記変換情報に更新する変換情報更新工程と、
前記処理部が、前記コピー工程によるコピーが行われる場合に、前記一部の領域の状態を空き状態に変更し、前記データがコピーされた領域の状態を使用状態に変更する第1状態更新工程と、
を含み、
前記付与工程では、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とする情報処理方法。 - OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体における情報処理方法であって、
前記処理部が、仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス工程と、
前記処理部が、前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス工程と、
前記処理部が、所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与工程と、
前記処理部が、前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が予約状態である場合に、前記第1の記憶領域における空き状態である領域の状態を予約状態に変更し、当該一部の領域の状態を空き状態に変更する第2状態更新工程と、
を含み、
前記付与工程では、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とする情報処理方法。 - OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体における前記処理部を、
仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス手段、
前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス手段、
所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与手段、
前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が使用状態である場合に、前記第1の記憶領域における空き状態である領域に当該一部の領域のデータをコピーするコピー手段、
前記コピー手段によるコピーが行われる場合に、前記一部の領域を示す物理アドレスに変換するための前記変換情報を、前記データがコピーされた領域を示す物理アドレスに変換するための前記変換情報に更新する変換情報更新手段、
前記コピー手段によるコピーが行われる場合に、前記一部の領域の状態を空き状態に変更し、前記データがコピーされた領域の状態を使用状態に変更する第1状態更新手段、
として機能させ、
前記付与手段は、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とするOS。 - OSにより管理される第1の記憶領域及び第2の記憶領域を有する不揮発性メモリと、前記OSを実行する処理部と、を有し、前記第1の記憶領域及び第2の記憶領域がそれぞれ連続する領域であり、且つ、前記第1の記憶領域と第2の記憶領域が連続している電子情報記憶媒体における前記処理部を、
仮想アドレスを物理アドレスに変換するための変換情報に基づいて変換された物理アドレスにより前記第1の記憶領域にアクセスする第1アクセス手段、
前記変換情報に基づく変換がなされていない物理アドレスにより前記第2の記憶領域にアクセスする第2アクセス手段、
所定の条件が満たされた場合に、前記第1の記憶領域及び前記第2の記憶領域の何れか一方の記憶領域における一部の領域であって、且つ、前記第1の記憶領域と前記第2の記憶領域の境界に接する領域を、前記一部の領域の状態が空き状態であることを条件に、他方の記憶領域に付与する付与手段、
前記第1の記憶領域における一部の領域を前記第2の記憶領域に付与する場合において、前記一部の領域の状態が予約状態である場合に、前記第1の記憶領域における空き状態である領域の状態を予約状態に変更し、当該一部の領域の状態を空き状態に変更する第2状態更新手段、
として機能させ、
前記付与手段は、前記空き状態となった前記一部の領域を前記第2の記憶領域に付与することを特徴とするOS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018032259A JP7043886B2 (ja) | 2018-02-26 | 2018-02-26 | 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018032259A JP7043886B2 (ja) | 2018-02-26 | 2018-02-26 | 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019148907A JP2019148907A (ja) | 2019-09-05 |
JP7043886B2 true JP7043886B2 (ja) | 2022-03-30 |
Family
ID=67849376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018032259A Active JP7043886B2 (ja) | 2018-02-26 | 2018-02-26 | 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7043886B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005284700A (ja) | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | メモリカード |
JP2008217208A (ja) | 2007-03-01 | 2008-09-18 | Sony Corp | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 |
JP2009237668A (ja) | 2008-03-26 | 2009-10-15 | Masumi Suzuki | フラッシュメモリを用いた記憶装置 |
JP2011198049A (ja) | 2010-03-19 | 2011-10-06 | Toyota Motor Corp | 記憶装置、電子制御ユニット、記憶方法 |
-
2018
- 2018-02-26 JP JP2018032259A patent/JP7043886B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005284700A (ja) | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | メモリカード |
US20050232037A1 (en) | 2004-03-30 | 2005-10-20 | Renesas Technology Corp. | Nonvolatile memory apparatus |
JP2008217208A (ja) | 2007-03-01 | 2008-09-18 | Sony Corp | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 |
JP2009237668A (ja) | 2008-03-26 | 2009-10-15 | Masumi Suzuki | フラッシュメモリを用いた記憶装置 |
JP2011198049A (ja) | 2010-03-19 | 2011-10-06 | Toyota Motor Corp | 記憶装置、電子制御ユニット、記憶方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019148907A (ja) | 2019-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100980309B1 (ko) | 호스트 디바이스 및 메모리 시스템 | |
KR100531192B1 (ko) | 비휘발성 메모리의 제어방법 | |
US6088759A (en) | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture | |
US6622200B1 (en) | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture | |
CN109144888A (zh) | 存储器系统 | |
US5937434A (en) | Method of managing a symmetrically blocked nonvolatile memory having a bifurcated storage architecture | |
CN108319433B (zh) | 小内存单片机的NOR Flash的存储管理方法 | |
JP5329884B2 (ja) | 携帯可能電子装置および携帯可能電子装置におけるデータ処理方法 | |
US20060109725A1 (en) | Apparatus and method for managing bad blocks in a flash memory | |
BR0007239B1 (pt) | Aparelho de acesso á placa de memória semicondutora, placa de memória semicondutora e método de inicialização. | |
KR20140108666A (ko) | 스마트 카드의 비휘발성 메모리에 데이터 쓰기 | |
US8082395B2 (en) | Portable electronic device | |
JP7043886B2 (ja) | 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos | |
CN113127074A (zh) | 嵌入式系统 | |
CN113064638A (zh) | 嵌入式系统 | |
CN116225332A (zh) | 存储管理方法、存储装置及嵌入式芯片 | |
US6687783B1 (en) | Access apparatus and method for accessing a plurality of storage device having different characteristics | |
JP7040053B2 (ja) | 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos | |
JP2019049876A (ja) | 電子情報記憶媒体、icカード、電子情報記憶媒体によるテーブル管理方法及びテーブル管理プログラム | |
JP4892414B2 (ja) | 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 | |
US20090083273A1 (en) | Portable electronic apparatus and control method for portable electronic apparatus | |
JP6769150B2 (ja) | 電子情報記憶媒体、情報処理方法、及び情報処理プログラム | |
JP7322923B2 (ja) | セキュアエレメント,トランザクション制御方法およびデバイス | |
US20220343034A1 (en) | System on a chip and method guaranteeing the freshness of the data stored in an external memory | |
JP6984328B2 (ja) | 電子情報記憶媒体、icカード、外部機器、データ書き込み方法及びデータ書き込みプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7043886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |