JP4892414B2 - 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 - Google Patents
制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 Download PDFInfo
- Publication number
- JP4892414B2 JP4892414B2 JP2007155932A JP2007155932A JP4892414B2 JP 4892414 B2 JP4892414 B2 JP 4892414B2 JP 2007155932 A JP2007155932 A JP 2007155932A JP 2007155932 A JP2007155932 A JP 2007155932A JP 4892414 B2 JP4892414 B2 JP 4892414B2
- Authority
- JP
- Japan
- Prior art keywords
- domain
- address
- storage medium
- program
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
200…ドメイン#0、210…ドメイン#1、220…ドメイン#2、221…ドメイン#21、222…ドメイン#22、230…ドメイン#3、250…アドレス空間#0、270…アドレス空間#2、271…アドレス空間#21、272…アドレス空間#22。
Claims (20)
- CPUと、消去および書き換え可能な記憶媒体とを有する処理装置において、該記憶媒体の所定の領域をドメインとして設定し、前記ドメインの管理およびプログラムが前記ドメインを利用する際のアクセス要件の管理を行う制御回路であって、
前記記憶媒体に前記ドメインの管理のための制御情報を設定するための第1のレジスタと、現在の処理対象である前記ドメインについての情報を保持する第2のレジスタとを有し、
前記第1のレジスタの情報を用いて、前記記憶媒体上のアドレスに対して、該アドレスに割り当てられたデータ領域が属する前記ドメインについての前記制御情報を設定し、
プログラムによる前記記憶媒体上のアドレスに割り当てられたデータ領域へのアクセスの際に、該アドレスに設定されている前記制御情報と、前記第2のレジスタの情報とに基づいて、該アクセスの可否を判断することを特徴とする制御回路。 - CPUと、消去および書き換え可能な記憶媒体とを有する処理装置において、該記憶媒体の所定の領域をドメインとして設定し、前記ドメインの管理およびプログラムが前記ドメインを利用する際のアクセス要件の管理を行う制御回路であって、
前記記憶媒体に前記ドメインの管理のための制御情報を設定するための第1のレジスタと、現在の処理対象である前記ドメインについての情報を保持する第2のレジスタとを有し、
前記第1のレジスタの情報を用いて、前記記憶媒体上のアドレスに対して、該アドレスに割り当てられたデータ領域が属する前記ドメインについての前記制御情報を設定し、
プログラムによる前記記憶媒体上のアドレスに対する新たな前記ドメインの追加もしくは前記記憶媒体上のアドレスからの他の前記ドメインの削除の処理の際に、該アドレスに設定されている前記制御情報と、前記第2のレジスタの情報と、該プログラムの格納位置の情報とに基づいて、該処理の可否を判断することを特徴とする制御回路。 - 請求項1または2記載の制御回路において、
プログラムが前記第1のレジスタおよび前記第2のレジスタの値を変更しようとする際に、該プログラムの格納位置の情報に基づいてその可否を判断することを特徴とする制御回路。 - 請求項1または3記載の制御回路において、
前記ドメインを階層化して管理し、プログラムによる前記記憶媒体上のアドレスに割り当てられたデータ領域へのアクセスの際に、該プログラムが利用する前記ドメインと、該データ領域が属する前記ドメインとの親子関係に基づいて、該アクセスの可否を判断することを特徴とする制御回路。 - 請求項2または3記載の制御回路において、
前記ドメインを階層化して管理し、プログラムによる前記記憶媒体上のアドレスに対する新たな前記ドメインの追加もしくは前記記憶媒体上のアドレスからの他の前記ドメインの削除の処理の際に、該プログラムが利用する前記ドメインと、該アドレスに割り当てられたデータ領域が属する前記ドメインとの親子関係に基づいて、該処理の可否を判断することを特徴とする制御回路。 - 請求項4記載の制御回路において、
プログラムによる前記記憶媒体上のアドレスに割り当てられたデータ領域へのアクセスの際に、該プログラムが利用する前記ドメインの下位の前記ドメインに属するデータ領域へのアクセスは許可し、それ以外の前記ドメインに属するデータ領域へのアクセスについては、該データ領域に対応するアドレスに設定されている前記制御情報と、前記第2のレジスタの情報とに基づいて、該アクセスの可否を判断することを特徴とする制御回路。 - 請求項5記載の制御回路において、
前記ドメインを階層化して管理し、プログラムによる前記記憶媒体上のアドレスに対する新たな前記ドメインの追加もしくは前記記憶媒体上のアドレスからの他の前記ドメインの削除の処理の際に、該プログラムが利用する前記ドメインの下位の新たな前記ドメインの追加もしくは下位の他の前記ドメインの削除は許可し、それ以外の新たな前記ドメインの追加もしくは他の前記ドメインの削除は許可しないことを特徴とする制御回路。 - 請求項4〜7のいずれか1項記載の制御回路において、
各前記ドメインに付与する番号の体系により、各前記ドメイン間の親子関係を判別することを特徴とする制御回路。 - 請求項1〜8のいずれか1項記載の制御回路において、
前記記憶媒体上のアドレスに対して仮想アドレスを割り当てることにより、プログラムからは、該仮想アドレスによって該アドレスに割り当てられたデータ領域にアクセスさせることを特徴とする制御回路。 - 請求項9記載の制御回路において、
前記記憶媒体上の複数のアドレスに対して同一の仮想アドレスを割り当てることにより、該仮想アドレスによって特定されるデータ領域を多重化することを特徴とする制御回路。 - 請求項1〜10のいずれか1項記載の制御回路により設定された前記制御情報を格納していることを特徴とする消去および書き換え可能な記憶媒体。
- 請求項1〜10のいずれか1項記載の制御回路と、請求項11記載の消去および書き換え可能な記憶媒体とを有することを特徴とする処理装置。
- 請求項12記載の処理装置を有することを特徴とする組込みシステム。
- CPUと、消去および書き換え可能な記憶媒体とを有する処理装置が、該記憶媒体の所定の領域をドメインとして設定し、前記ドメインの管理およびプログラムが前記ドメインを利用する際のアクセス要件の管理を行う領域管理方法であって、
前記処理装置は、前記記憶媒体上のアドレスに対して、該アドレスに割り当てられたデータ領域が属する前記ドメインについての制御情報を設定し、
プログラムによる前記記憶媒体上のアドレスに割り当てられたデータ領域へのアクセスの際に、該アドレスに設定されている前記制御情報と、現在の処理対象である前記ドメインについての情報とに基づいて、該アクセスの可否を判断することを特徴とする領域管理方法。 - CPUと、消去および書き換え可能な記憶媒体とを有する処理装置が、該記憶媒体の所定の領域をドメインとして設定し、前記ドメインの管理およびプログラムが前記ドメインを利用する際のアクセス要件の管理を行う領域管理方法であって、
前記処理装置は、前記記憶媒体上のアドレスに対して、該アドレスに割り当てられたデータ領域が属する前記ドメインについての制御情報を設定し、
プログラムによる前記記憶媒体上のアドレスに対する新たな前記ドメインの追加もしくは前記記憶媒体上のアドレスからの他の前記ドメインの削除の処理の際に、該アドレスに設定されている前記制御情報と、現在の処理対象である前記ドメインについての情報と、該プログラムの格納位置の情報とに基づいて、該各処理の可否を判断することを特徴とする領域管理方法。 - 請求項14または15記載の領域管理方法において、
前記処理装置は、プログラムが前記制御情報および現在の処理対象である前記ドメインについての情報を変更しようとする際に、該プログラムの格納位置の情報に基づいてその可否を判断することを特徴とする領域管理方法。 - 請求項14記載の領域管理方法において、
前記処理装置は、前記ドメインを階層化して管理し、プログラムによる前記記憶媒体上のアドレスに割り当てられたデータ領域へのアクセスの際に、該プログラムが利用する前記ドメインと、該データ領域が属する前記ドメインとの親子関係に基づいて、該アクセスの可否を判断することを特徴とする領域管理方法。 - 請求項15記載の領域管理方法において、
前記処理装置は、前記ドメインを階層化して管理し、プログラムによる前記記憶媒体上のアドレスに対する新たな前記ドメインの追加もしくは前記記憶媒体上のアドレスからの他の前記ドメインの削除の処理の際に、該プログラムが利用する前記ドメインと、該アドレスに割り当てられたデータ領域が属する前記ドメインとの親子関係に基づいて、該処理の可否を判断することを特徴とする領域管理方法。 - 請求項17記載の領域管理方法において、
前記処理装置は、プログラムによる前記記憶媒体上のアドレスに割り当てられたデータ領域へのアクセスの際に、該プログラムが利用する前記ドメインの下位の前記ドメインに属するデータ領域へのアクセスは許可し、それ以外の前記ドメインに属するデータ領域へのアクセスについては、該データ領域に対応するアドレスに設定されている前記制御情報と、現在の処理対象である前記ドメインについての情報とに基づいて、該アクセスの可否を判断することを特徴とする領域管理方法。 - 請求項18記載の領域管理方法において、
前記処理装置は、前記ドメインを階層化して管理し、プログラムによる前記記憶媒体上のアドレスに対する新たな前記ドメインの追加もしくは前記記憶媒体上のアドレスからの他の前記ドメインの削除の処理の際に、該プログラムが利用する前記ドメインの下位の新たな前記ドメインの追加もしくは下位の他の前記ドメインの削除は許可し、それ以外の新たな前記ドメインの追加もしくは他の前記ドメインの削除は許可しないことを特徴とする領域管理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155932A JP4892414B2 (ja) | 2007-06-13 | 2007-06-13 | 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 |
PCT/JP2008/055940 WO2008152846A1 (ja) | 2007-06-13 | 2008-03-27 | 制御回路および処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155932A JP4892414B2 (ja) | 2007-06-13 | 2007-06-13 | 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008310460A JP2008310460A (ja) | 2008-12-25 |
JP4892414B2 true JP4892414B2 (ja) | 2012-03-07 |
Family
ID=40129459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007155932A Expired - Fee Related JP4892414B2 (ja) | 2007-06-13 | 2007-06-13 | 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4892414B2 (ja) |
WO (1) | WO2008152846A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5784656B2 (ja) * | 2013-02-22 | 2015-09-24 | 株式会社東芝 | マイクロプロセッサ |
JP6232972B2 (ja) * | 2013-11-25 | 2017-11-22 | 凸版印刷株式会社 | 可搬型電子媒体、及び入出力機能制御方法 |
JP7040053B2 (ja) * | 2018-01-26 | 2022-03-23 | 大日本印刷株式会社 | 電子情報記憶媒体、icカード、電子情報記憶媒体による情報処理方法及びos |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2260004B (en) * | 1991-09-30 | 1995-02-08 | Apple Computer | Memory management unit for a computer system |
JP3607540B2 (ja) * | 1999-08-18 | 2005-01-05 | エヌイーシーシステムテクノロジー株式会社 | プログラム単位メモリアクセス属性管理方式 |
JP2003242030A (ja) * | 2001-12-14 | 2003-08-29 | Matsushita Electric Ind Co Ltd | メモリ管理装置及びメモリ管理方法 |
JP4591163B2 (ja) * | 2005-04-07 | 2010-12-01 | パナソニック株式会社 | バスアクセス制御装置 |
-
2007
- 2007-06-13 JP JP2007155932A patent/JP4892414B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-27 WO PCT/JP2008/055940 patent/WO2008152846A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2008310460A (ja) | 2008-12-25 |
WO2008152846A1 (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9467288B2 (en) | Encryption key destruction for secure data erasure | |
JP6306578B2 (ja) | メモリ保護装置及び保護方法 | |
CN109634517B (zh) | 进行存取管理的方法、记忆装置、电子装置和其控制器 | |
JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
CN109002706B (zh) | 一种基于用户级页表的进程内数据隔离保护方法和系统 | |
CN110908932B (zh) | 数据处理装置及其数据保护方法 | |
TW201931123A (zh) | 記憶體系統及控制方法 | |
EP2221830A1 (en) | Memory device and wear leveling method thereof | |
US20090024820A1 (en) | Memory Allocation For Crash Dump | |
TWI447580B (zh) | 管理記憶體空間的方法、記憶體控制器與記憶體儲存裝置 | |
US10565130B2 (en) | Technologies for a memory encryption engine for multiple processor usages | |
KR20080075707A (ko) | 플래시 저장 장치로 삭제 정보를 전달할 수 있는 컴퓨팅시스템 | |
KR100672996B1 (ko) | 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치 | |
JP2005158040A (ja) | 変換索引バッファのレイジー・フラッシング | |
KR20040014971A (ko) | 비휘발성 메모리의 제어방법 | |
TWI489272B (zh) | 保護資料的方法、記憶體控制器與記憶體儲存裝置 | |
CN105808444A (zh) | 存储装置及非易失性存储器的控制方法 | |
CN101620652B (zh) | 一种保护存储器数据的主板、计算机和方法 | |
JP4892414B2 (ja) | 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 | |
JP5464226B2 (ja) | 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム | |
JP2014206967A (ja) | 記憶装置 | |
CN116225332A (zh) | 存储管理方法、存储装置及嵌入式芯片 | |
JP2016504695A (ja) | 不揮発性半導体マスメモリを安全に消去するための方法、コンピュータシステム、及びコンピュータプログラム | |
US20200293659A1 (en) | Electronic apparatus and control method of electronic apparatus | |
JP4972410B2 (ja) | フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090819 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4892414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |