CN101620652B - 一种保护存储器数据的主板、计算机和方法 - Google Patents
一种保护存储器数据的主板、计算机和方法 Download PDFInfo
- Publication number
- CN101620652B CN101620652B CN 200810116016 CN200810116016A CN101620652B CN 101620652 B CN101620652 B CN 101620652B CN 200810116016 CN200810116016 CN 200810116016 CN 200810116016 A CN200810116016 A CN 200810116016A CN 101620652 B CN101620652 B CN 101620652B
- Authority
- CN
- China
- Prior art keywords
- control chip
- chip unit
- access rights
- register cell
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
本发明提供一种保护存储器数据的主板、计算机和方法，其中主板包括：至少两个控制芯片单元，用于在访问存储器数据时，发出访问指令；至少一个寄存器单元，用于存储每个所述控制芯片单元与访问权限之间的对应关系；总线仲裁控制单元，用于接收所述访问指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指令的第一控制芯片单元，并根据所述对应关系获取所述第一控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号。应用本发明提供的技术，在保证实现各种访问功能的同时充分保证了快闪存储器中重要数据的安全性；使得计算机系统的快闪存储器控制更为灵活和安全。
Description
技术领域
本发明涉及计算机数据保护，特别是指一种保护存储器数据的主板、计算机和方法。
背景技术
在现在的计算机机系统或嵌入式系统设计中，快闪存储器(FLASH)是一种常见的存储器。为了保护Flash中存储的数据，一般的Flash芯片会设计有专门的保护机制，如写保护管脚WP#，在该管脚被设置成低电平时，Flash处在写保护状态，这时系统只能对Flash进行读操作，而写操作会被芯片拒绝；相反，在WP#被设置成高电平后，系统可以对Flash进行读和写，既可以读到其中的数据，也可以修改其中的数据。在一些情况下，Flash会被多个子系统所共享。在这种情况下，不同的子系统可能会对FLASH有不同的访问权限的要求，有的子系统要求Flash处于可读可写的状态，以便随时更改数据；而另外一个子系统可能对数据安全性比较敏感，它就可能要求对该Flash进行写保护。例如：基本输入输出系统(BIOS，Basic Input/Output System)存储在主板上的FLASH芯片中，BIOS数据的安全性一直是主板设计中的重要问题，有各种各样的方案来实现FLASH芯片的写保护，防止BIOS数据被非法篡改。在Intel的管理引擎(ME，Management Engine)标准设计中，ME的固件(Firmware)会存储在主BIOS数据所在的Flash芯片中，并把Flash中的一块区域作为数据区，在运行中会实时更改数据区中的内容。因为ME要实时更改数据区，那么该Flash就不能设置写保护，否则ME的功能就不能正常运行；而不设置Flash的写保护，就使得主BIOS区域处在可写状态，主BIOS就有可能在蓄意或者误操作的情况下被破坏掉，系统的安全等级大打折扣，这种做法对Flash中的数据安全造成了较大的隐患。
应用现有技术解决这个问题，采用的是将Flash分区设置属性：将Flash分成若干区，把主BIOS占用的区设置成写保护，而把ME Firmware和数据区占用的区设置成可读可写状态。
但现有技术中，由于Flash容量的限制，很多情况下，BIOS数据和MEFirmware会同时在一个区中，而且在BIOS或ME Firmware升级时，数据大小和所占用的区域往往会发生调整，这使得Flash分区的操作属性的管理变得复杂，使得它们同时所在的Flash区就会有安全隐患。
发明内容
本发明的目的是提供一种保护存储器数据的主板和方法，用于解决现有技术中，对存放在快闪存储器中的存储数据进行读写操作存在安全隐患，且管理复杂的缺陷。
本发明实施例提供一种保护存储器数据的主板，包括：至少两个控制芯片单元，用于在访问存储器数据时，发出访问指令；其中，所述至少两个控制芯片单元分别是CPU和管理引擎；至少一个寄存器单元，用于存储每个所述控制芯片单元与访问权限之间的对应关系；总线仲裁控制单元，用于接收所述访问指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指令的第一控制芯片单元，并根据所述对应关系获取所述第一控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号；快闪存储器，用于存放存储器数据；并包括一个置位管脚，用于接收所述驱动信号，根据所述驱动信号通过对置位管脚的置位实现控制所述存储器数据的所述访问权限。
所述的主板中，CPU，用于发出所述访问指令，读取所述快闪存储器中的所述存储器数据；管理引擎，用于发出所述访问指令，读写所述快闪存储器中的所述存储器数据。
所述的主板中，所述寄存器单元的数目与所述控制芯片单元的数目相同；且每一个所述寄存器单元中存放对应的所述控制芯片单元的访问权限；或者，所述寄存器单元的数目为一个；且所述寄存器单元中每一个字节或者若干个比特位中存放对应的所述控制芯片单元的访问权限。
一种保护存储器数据的计算机，包括一个主板，所述主板包括：至少两个控制芯片单元，用于在访问存储器数据时，发出访问指令；其中，所述至少两个控制芯片单元分别是CPU和管理引擎；至少一个寄存器单元，用于存储每个所述控制芯片单元与访问权限之间的对应关系；总线仲裁控制单元，用于接收所述访问指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指令的第一控制芯片单元，并根据所述对应关系获取所述第一控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号；快闪存储器，用于存放所述存储器数据；并包括一个置位管脚，用于接收所述驱动信号，根据所述驱动信号通过对置位管脚的置位实现控制所述存储器数据的所述访问权限。
所述的计算机中，所述寄存器单元的数目与所述控制芯片单元的数目相同；且每一个所述寄存器单元中存放对应的所述控制芯片单元的访问权限；或者，所述寄存器单元的数目为一个；且所述寄存器单元中每一个字节或者若干个比特位中存放对应的所述控制芯片单元的访问权限。
所述的计算机中，CPU，用于发出所述访问指令，读取所述快闪存储器中的所述存储器数据；管理引擎，用于发出所述访问指令，读写所述快闪存储器中的所述存储器数据。
一种保护存储器数据的方法，在计算机运行过程中，产生用于访问存储器数据的访问指令；其中，产生所述访问指令的至少两个控制芯片单元分别是CPU和管理引擎；确定所述访问指令的控制芯片单元，并根据所述控制芯片单元与访问权限之间的对应关系，获取所述控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号；根据所述驱动信号，通过设置管脚位实现设置当前所述控制芯片单元的访问权限。
所述的方法中，所述获取所述控制芯片单元的访问所述存储器数据的所述访问权限，进一步包括：如果只有一个寄存器单元存放所述访问权限，则根据该寄存器单元中不同字节或者比特位的置位计算出所述访问权限；如果所述寄存器单元的数目与所述控制芯片单元的数目相同，则寻找与当前所述控制芯片单元对应的所述寄存器单元，根据该寄存器单元的置位计算出所述访问权限。
应用本发明提供的技术，在保证实现各种访问功能的同时充分保证了快闪存储器中重要数据的安全性；使得计算机系统的快闪存储器控制更为灵活和安全。
附图说明
图1为本发明中现有对存储器数据进行保护的装置结构示意图；
图2为本发明优选实施例对存储器数据进行保护的装置结构示意图之一；
图3为本发明优选实施例对存储器数据进行保护的装置结构示意图之二；
图4为本发明优选实施例对存储器数据进行保护的方法流程示意图。
具体实施方式
为使本发明的目的、技术特征和实施效果更加清楚，下面将结合附图及具体实施例对本发明的技术方案进行详细描述。
本发明提供的技术方案中，需要至少一个寄存器单元，用于设置不同的访问源的访问权限；总线控制单元，用于接收对快闪存储器的访问指令，并获取该访问源对应的所述访问权限，根据所述访问权限在访问快闪存储器时发出控制所述快闪存储器的所述访问权限的驱动信号。以下选择优选实施例进行具体描述：
在共享快闪存储器104的计算机系统中，如图1所示，如果存在多个控制芯片单元，则不同的控制芯片单元都需要对共享的快闪存储器104进行读写操作，例如如果是存在第一控制芯片单元101、第二控制芯片单元102，则此时需要总线仲裁控制单元103对来自第一控制芯片单元101、第二控制芯片单元102的指令进行仲裁判别，如果第一控制芯片单元101有写操作的权限，则总线仲裁控制单元103发出信号到达写保护管脚WP#，允许对快闪存储器104进行写操作；如果是来自第二控制芯片单元102的指令，而第二控制芯片单元102没有写操作的权限，则总线仲裁控制单元103发出信号到达写保护管脚WP#，不允许对快闪存储器104进行写操作。但是，这是基于Flash分区的保护策略。
在图1所描述的技术的基础上，本发明进一步提供了一种更安全的保护机制来保护快闪存储器104中的数据。如图2所示，增加一个寄存器单元105，基于控制芯片单元的不同实现数据包括，即，根据控制芯片单元的不同，实现不同级别的访问控制。
第一控制芯片单元101，用于在需要访问快闪存储器104时，发出访问指令。
第二控制芯片单元102，用于在需要访问快闪存储器104时，发出访问指令。
总线仲裁控制单元103，用于接收访问指令后，判断该访问指令中的标志位或者其他标识来自哪一个具体的控制芯片单元，确定之后，读取寄存器单元105中关于该控制芯片单元的访问权限，根据所述访问权限发出驱动信号，驱动信号通过总线到达快闪存储器104。访问指令可以是遵循相应的协议标准的一个数据结构，并且该数据结构的逻辑结构对应有电信号；该数据结构中，存在若干字节或者比特位作为所述标志位，该标志位标识了当前所述访问指令来自哪一个具体的控制芯片单元。
寄存器单元105，可以是不同位的物理寄存器，例如8位寄存器或者16位寄存器等；根据置位的不同来表示不同的访问权限；
也可以是逻辑寄存器，例如数组，同样根据置位的不同来表示不同的访问权限。
快闪存储器104，用于接收到所述驱动信号后，控制不同的分区的访问权限，例如，当前的控制芯片单元，对某一些分区只读操作，而对另一些分区可以写操作。
当计算机系统处于工作状态时，第一控制芯片单元101需要访问快闪存储器104中的数据，不失一般性，需要访问的数据是BIOS数据；第一控制芯片单元101发出访问指令，该访问指令到达总线仲裁控制单元103，总线仲裁控制单元103根据该访问指令判断出是来自第一控制芯片单元101的访问，则读取位于寄存器单元105中对应的访问权限，访问权限表明不允许对存放BIOS数据的分区进行写操作，而只能执行读操作，则发出驱动信号；驱动信号到达写保护管脚WP#，通过对电平的改变使得不允许对快闪存储器104进行写操作。第一控制芯片单元101此时通过地址总线找到位于快闪存储器104中的对应分区的BIOS数据，并通过数据总线读取这些BIOS数据。
以上是本发明的优选实施例，但是不限于图2中所描述的优选实施例，如图3所示，是本发明的另一个优选实施例，存在三个控制芯片单元：第一控制芯片单元101、第二控制芯片单元102和第三控制芯片单元106；每一个控制芯片单元对应一个寄存器单元，依次是：寄存器单元105、寄存器单元107和寄存器单元108；其工作原理如下：
当计算机系统处于工作状态时，第二控制芯片单元102需要访问快闪存储器104中的数据，不失一般性，需要访问的数据是普通数据分区的普通数据；第二控制芯片单元102发出访问指令，该访问指令到达总线仲裁控制单元103，总线仲裁控制单元103根据该访问指令判断出是来自第二控制芯片单元102的访问，则读取位于对应的寄存器单元107中对应的访问权限，访问权限表明允许对存放的普通数据进行写操作，总线仲裁控制单元103发出驱动信号，驱动信号到达写保护管脚WP#，通过对电平的改变使得允许对快闪存储器104进行写操作。第二控制芯片单元102此时通过地址总线找到位于快闪存储器104中的对应分区的普通数据，并通过数据总线读取这些普通数据。
以Intel公司制定的ME标准设计中涉及的多控制芯片访问快闪存储器104为例，从ME发起的访问Flash的活动，这时把访问权限设置成可读可写；而把从Host端(即主CPU端)发起的访问Flash的活动，设置成只读；根据以上描述的工作原理访问快闪存储器104中的数据。
由描述可以直接知道，本发明的技术不限于两个控制芯片单元，而是可以扩展到多个控制芯片单元共同工作时，实现对快闪存储器104中的数据，根据控制源的不同进行不同权限访问控制。寄存器单元105可以是一个或者多个，例如一个寄存器单元105对应两个控制芯片单元，并在接到访问指令时，发出正确的驱动信号到达快闪存储器104的管脚。
与装置对应，本发明还提供了一种保护存储器数据的方法，包括：
步骤401.当计算机系统处于工作状态时，某一个特定的控制芯片单元发出访问指令。
步骤402.访问指令到达总线仲裁控制单元103，总线仲裁控制单元103获取该访问指令所对应的寄存器单元105，或者是该访问指令所对应的寄存器单元105中预定字节位或者比特位所表示的访问权限，即访问权限的标识。
步骤403.根据寄存器单元105中的访问权限，生成驱动信号。
步骤404.发送驱动信号到达快闪存储器104的管脚，通过对电平的改变使得允许或者不允许对快闪存储器104进行写操作。
步骤405.控制芯片单元此时通过地址总线找到位于快闪存储器104中的对应分区的数据，并通过数据总线读取写这些数据。
采用这种方案后，一些控制芯片单元对快闪存储器104的读写操作不受影响，而同时另一些控制芯片单元所执行的恶意/非恶意软件的访问指令无法对快闪存储器104写操作。在保证实现各种功能的同时充分保证了快闪存储器104中重要数据的安全性；使得计算机系统的快闪存储器104控制更为灵活和安全。
应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，所有的参数取值可以根据实际情况调整，且在该权利保护范围内。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种保护存储器数据的主板，其特征在于，包括：
至少两个控制芯片单元，用于在访问存储器数据时，发出访问指令；其中，所述至少两个控制芯片单元分别是CPU和管理引擎；
至少一个寄存器单元，用于存储每个所述控制芯片单元与访问权限之间的对应关系；
总线仲裁控制单元，用于接收所述访问指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指令的第一控制芯片单元，
并根据所述对应关系获取所述第一控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号；
快闪存储器，用于存放存储器数据；并包括一个置位管脚，用于接收所述驱动信号，根据所述驱动信号通过对置位管脚的置位实现控制所述存储器数据的所述访问权限。
2.根据权利要求1所述的主板，其特征在于，
CPU，用于发出所述访问指令，读取所述快闪存储器中的所述存储器数据；
管理引擎，用于发出所述访问指令，读写所述快闪存储器中的所述存储器数据。
3.根据权利要求1所述的主板，其特征在于，
所述寄存器单元的数目与所述控制芯片单元的数目相同；且每一个所述寄存器单元中存放对应的所述控制芯片单元的访问权限；
或者，
所述寄存器单元的数目为一个；且所述寄存器单元中每一个字节或者若干个比特位中存放对应的所述控制芯片单元的访问权限。
4.一种保护存储器数据的计算机，其特征在于，包括一个主板，所述主板包括：
至少两个控制芯片单元，用于在访问存储器数据时，发出访问指令；其中，所述至少两个控制芯片单元分别是CPU和管理引擎；
至少一个寄存器单元，用于存储每个所述控制芯片单元与访问权限之间的对应关系；
总线仲裁控制单元，用于接收所述访问指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指令的第一控制芯片单元，
并根据所述对应关系获取所述第一控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号；
快闪存储器，用于存放所述存储器数据；并包括一个置位管脚，用于接收所述驱动信号，根据所述驱动信号通过对置位管脚的置位实现控制所述存储器数据的所述访问权限。
5.根据权利要求4所述的计算机，其特征在于，所述寄存器单元的数目与所述控制芯片单元的数目相同；且每一个所述寄存器单元中存放对应的所述控制芯片单元的访问权限；
或者，
所述寄存器单元的数目为一个；且所述寄存器单元中每一个字节或者若干个比特位中存放对应的所述控制芯片单元的访问权限。
6.根据权利要求4所述的计算机，其特征在于，
CPU，用于发出所述访问指令，读取所述快闪存储器中的所述存储器数据；
管理引擎，用于发出所述访问指令，读写所述快闪存储器中的所述存储器数据。
7.一种保护存储器数据的方法，其特征在于，
在计算机运行过程中，产生用于访问存储器数据的访问指令；其中，产生所述访问指令的至少两个控制芯片单元分别是CPU和管理引擎；
确定所述访问指令的控制芯片单元，并根据所述控制芯片单元与访问权限之间的对应关系，获取所述控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号；
根据所述驱动信号，通过设置快闪存储器置位管脚的管脚位实现设置当前所述控制芯片单元的访问权限。
8.根据权利要求7所述的方法，其特征在于，所述获取所述控制芯片单元的访问所述存储器数据的所述访问权限，进一步包括：
如果只有一个寄存器单元存放所述访问权限，则根据该寄存器单元中不同字节或者比特位的置位计算出所述访问权限；
如果所述寄存器单元的数目与所述控制芯片单元的数目相同，则寻找与当前所述控制芯片单元对应的所述寄存器单元，根据该寄存器单元的置位计算出所述访问权限。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810116016 CN101620652B (zh) | 2008-07-01 | 2008-07-01 | 一种保护存储器数据的主板、计算机和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810116016 CN101620652B (zh) | 2008-07-01 | 2008-07-01 | 一种保护存储器数据的主板、计算机和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101620652A CN101620652A (zh) | 2010-01-06 |
| CN101620652B true CN101620652B (zh) | 2011-12-28 |
Family
ID=41513884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810116016 Active CN101620652B (zh) | 2008-07-01 | 2008-07-01 | 一种保护存储器数据的主板、计算机和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101620652B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101799858A (zh) * | 2010-04-08 | 2010-08-11 | 华为终端有限公司 | Flash数据保护方法及装置 |
| US9690942B2 (en) * | 2014-10-22 | 2017-06-27 | Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. | SIO device with SPI bus gateway controller for write protection |
| CN104484290B (zh) * | 2014-12-19 | 2018-09-28 | 上海斐讯数据通信技术有限公司 | Flash的操作方法及Flash的操作装置 |
| CN106502959B (zh) * | 2016-11-16 | 2019-09-13 | 湖南国科微电子股份有限公司 | 主芯片与北斗芯片共享内存的结构及系统级封装、pcb板 |
| CN112182548B (zh) * | 2020-09-23 | 2024-04-16 | 博流智能科技（南京）有限公司 | 一种芯片系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959654A (zh) * | 2005-11-03 | 2007-05-09 | 乐金电子(中国)研究开发中心有限公司 | 存储器访问保护系统及其存储器访问保护方法 |
| CN101110063A (zh) * | 2007-09-04 | 2008-01-23 | 北京中星微电子有限公司 | 存储器访问的仲裁方法、系统、设备以及存储控制设备 |
-
2008
- 2008-07-01 CN CN 200810116016 patent/CN101620652B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959654A (zh) * | 2005-11-03 | 2007-05-09 | 乐金电子(中国)研究开发中心有限公司 | 存储器访问保护系统及其存储器访问保护方法 |
| CN101110063A (zh) * | 2007-09-04 | 2008-01-23 | 北京中星微电子有限公司 | 存储器访问的仲裁方法、系统、设备以及存储控制设备 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2004-164555A 2004.06.10 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101620652A (zh) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109634517B (zh) | 进行存取管理的方法、记忆装置、电子装置和其控制器 | |
| US9836415B2 (en) | Buffer device, method and apparatus for controlling access to internal memory | |
| CN106575257B (zh) | 用于改进存储器系统的效率的系统及方法 | |
| US8006030B2 (en) | Memory controller for identifying the last valid page/segment in a physical block of a flash memory | |
| CN105373486B (zh) | 计算系统中动态存储器地址的重新映射 | |
| JP4640126B2 (ja) | サイドバンド・バス設定回路 | |
| CN101620652B (zh) | 一种保护存储器数据的主板、计算机和方法 | |
| CN105340017A (zh) | 对包括非兼容性存储器技术或与其接合的存储器模块的写入流控制 | |
| CN1759557A (zh) | 具有外围设备访问保护的数据处理系统及其方法 | |
| US9785365B1 (en) | Persistent memory descriptor | |
| US11537536B2 (en) | Memory controller configured to transmit interrupt signal if volatile memory has no data corresponding to address requested from source | |
| US10866736B2 (en) | Memory controller and data processing circuit with improved system efficiency | |
| CN1639666A (zh) | 具有外围设备访问保护的数据处理系统及其方法 | |
| US20220138096A1 (en) | Memory system | |
| CN110262836A (zh) | 嵌入式多媒体装置和用于车载远程通信处理器的通信设备 | |
| KR20190019721A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| CN114003168B (zh) | 用于处理命令的存储设备和方法 | |
| US10296467B2 (en) | Securing writes to memory modules having memory controllers | |
| CN110389907B (zh) | 电子装置 | |
| JP2010009454A (ja) | 情報処理装置 | |
| JP2021022061A (ja) | ストレージ装置、メモリアクセス制御システムおよびメモリアクセス制御方法 | |
| US11720276B2 (en) | Memory system and controller for managing write status | |
| US20080028166A1 (en) | Data processing system and method for operating a data processing system | |
| US10291582B2 (en) | System and method of supporting more than 256 sensors by intelligent platform management interface (IPMI) based server management controller | |
| US10831676B2 (en) | Apparatus and method for interfacing with common memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |