CN112182548B - 一种芯片系统 - Google Patents

一种芯片系统 Download PDF

Info

Publication number
CN112182548B
CN112182548B CN202011012769.7A CN202011012769A CN112182548B CN 112182548 B CN112182548 B CN 112182548B CN 202011012769 A CN202011012769 A CN 202011012769A CN 112182548 B CN112182548 B CN 112182548B
Authority
CN
China
Prior art keywords
unit
bus
bus identifier
security
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011012769.7A
Other languages
English (en)
Other versions
CN112182548A (zh
Inventor
蔡尚达
陈朋芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bouffalo Lab Nanjing Co ltd
Original Assignee
Bouffalo Lab Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bouffalo Lab Nanjing Co ltd filed Critical Bouffalo Lab Nanjing Co ltd
Priority to CN202011012769.7A priority Critical patent/CN112182548B/zh
Publication of CN112182548A publication Critical patent/CN112182548A/zh
Application granted granted Critical
Publication of CN112182548B publication Critical patent/CN112182548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/604—Tools and structures for managing or administering access control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本发明揭示了一种芯片系统，包括总线矩阵、总线标识符检查单元、中央处理器、直接内存访问单元、安全引擎单元、调适接口单元、时钟复位控制器、中断控制器、通用输入与输出单元及外围设备；所述芯片系统进一步包括非挥发性存储单元、静态随机存取存储器及一次性可编程存储器；所述时钟复位控制器、中断控制器、通用输入与输出单元、一次性可编程存储器及外围设备分别设有安全缓存器接口单元；所述非挥发性存储单元及静态随机存取存储器设有安全区域。本发明提出的芯片系统，可让多应用跑在单一个系统级芯片上,在节省芯片成本和提升客户用户体验的前提下,同时保证用户的安全性。

Description

一种芯片系统
技术领域
本发明属于微电子技术领域，涉及一种芯片系统。
背景技术
随着无线通信技术的演进,近年来物联网蓬勃发展,自从电商推出智能音箱后,物联网的产品更是如雨后春笋般往家庭渗透,例如无线电灯,无线冰箱,无线冷气,无线洗衣机,无线门锁,无线门铃,…等产品.和传统的商品相比,无线带来了更好的用户体验,但同时也带来了安全性的问题,例如智能门锁或智能门铃,若有非善意第三人透过无线连接撷取了用户的数据,将能够任意开门,甚至监看用户行动,将会对用户造成危害.
为了兼顾用户体验和成本,系统级芯片的发展往往集成了多种功能芯片在一起,例如智能门锁包含了指纹辨识,无线通信,锁头控制三种功能,相较于分成三颗芯片的传统作法,系统级芯片减化了芯片连接,可以达到快速启动,低功耗,共享存储,低成本的优势,但是也因为这个原因造成了安全隐患,无线通信的部分因为和指纹辨识及锁头控制的软件共享内存,造成原本的无线连接一旦被第三方恶意软件攻击,将有可能被获取用户的指纹特征,甚至直接控制锁头开启门锁.
图1为现有技术中一物联网芯片的组成示意图，请参阅图1，现有系统级芯片通常包括：中央处理器(CPU)、直接内存访问(DMA)、安全引擎(Secure Engine)、调适接口(DebugPort)、时钟复位控制器(Clock Reset Controller)、中断控制器(InterruptController)、通用输入与输出(GPIOs)、非挥发性存储(Storage)、静态随机存取存储器(SRAM)、双倍率同步动态随机存取存储器(DDR)、一次性可编成存储器(eFuse)、外围设备(Peripheral)及无线设备(Wireless)。
各种系统应用会共享以上组件造成不安全,以下将讨论如何共享系统级芯片的骨干减少成本,同时把系统资源独立分配到各组件达成安全的效果.
有鉴于此，如今迫切需要设计一种新的芯片系统，以便克服现有芯片系统存在的上述至少部分缺陷。
发明内容
本发明提供一种芯片系统，可让多应用跑在单一个系统级芯片上,在节省芯片成本和提升客户用户体验的前提下,同时保证用户的安全性。
为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：
一种芯片系统，所述芯片系统包括：总线矩阵、总线标识符检查单元、至少一第一模块及至少一第二模块；所述总线矩阵分别连接总线标识符检查单元、至少一第一模块及至少一第二模块；
所述总线标识符检查单元根据总线标识符管理总线访问权限；所述第一模块设有总线标识符管理单元及总线标识符；所述总线标识符用以标识应用的身份；所述总线标识符管理单元用以根据总线标识符管理组件使用权限；所述安全区域用以根据总线标识符管理存储的访问权限。
作为本发明的一种实施方式，至少一第一模块包括中央处理器、直接内存访问单元、安全引擎单元、调适接口单元中的至少一个；至少一第二模块包括非挥发性存储单元、静态随机存取存储器中的至少一个。
作为本发明的一种实施方式，所述芯片系统进一步包括至少一第三模块，所述第三模块设有安全缓存器接口单元；所述安全缓存器接口单元用以提供不可读、不可写或单次写入缓存器的功能。
作为本发明的一种实施方式，至少一第三模块包括时钟复位控制器、中断控制器、通用输入与输出单元、一次性可编程存储器及外围设备中的至少一个。
作为本发明的一种实施方式，所述芯片系统包括：总线矩阵、总线标识符检查单元、中央处理器、直接内存访问单元、安全引擎单元、调适接口单元、时钟复位控制器、中断控制器、通用输入与输出单元及外围设备；所述总线矩阵用于连接中央处理器和各个总在线的模块；
所述芯片系统进一步包括非挥发性存储单元、静态随机存取存储器及一次性可编程存储器；
所述中央处理器及调适接口单元分别设有总线标识符管理单元及总线标识符；
所述直接内存访问单元及安全引擎单元分别设有总线标识符管理单元、总线标识符及注册表；
所述时钟复位控制器、中断控制器、通用输入与输出单元、一次性可编程存储器及外围设备分别设有安全缓存器接口单元；所述非挥发性存储单元及静态随机存取存储器设有安全区域；
所述总线标识符检查单元根据总线标识符管理总线访问权限；所述总线标识符用以标识应用的身份；所述总线标识符管理单元用以根据总线标识符管理组件使用权限；
所述安全缓存器接口单元用以提供不可读、不可写或单次写入缓存器的功能；所述安全区域用以根据总线标识符管理存储的访问权限。
作为本发明的一种实施方式，所述芯片系统还包括安全组态单元、无线设备及双倍率同步动态随机存取存储器中的至少一个；
所述安全组态单元及无线设备分别设有安全缓存器接口单元；所述双倍率同步动态随机存取存储器设有安全区域；
所述安全组态单元用以控制所述总线标识符、总线标识符管理单元、总线标识符检查单元、安全缓存器接口单元及安全区域的缓存器。
作为本发明的一种实施方式，所述总线标识符管理单元用以根据安全组态单元中的配置区域Regioni产生相对应的总线标识符为BIDi；其中，0≤i≤x，x+1为配置区域的个数；
若指令总线的变化出现在区域Regioni则判定此时总线标识符为BIDi；此总线标识符BIDi将会随着指令一起发出到总线。
作为本发明的一种实施方式，所述总线标识符检查单元用以根据总线发出的总线标识符来判断此身分的权限能够读或写的总线资源；所述总线标识符资源权限表格由安全组态来配置,如果发生违反总线标识符资源权限表格的写指令,将不会写入该组件,并且回复总线错误讯号,如果发生违反总线标识符资源权限表格的读指令,将会读到表示错误讯号的设定值,并且回复总线错误讯号。
作为本发明的一种实施方式，所述直接内存访问单元由中央处理器填写直接内存访问单元缓存器来触发直接内存访问单元引擎到总线搬运数据；直接内存访问单元的总线标识符管理单元用以接收中央处理器注册直接内存访问单元时的总线标识符,并且把此总线标识符标记到后续直接内存访问单元引擎往总线发出的搬运指令中,如此总线标识符检查单元以及安全区域则能看到直接内存访问单元的总线标识符信息。
作为本发明的一种实施方式，所述直接内存访问单元由中央处理器填写直接内存访问单元缓存器来触发直接内存访问单元引擎到总线搬运数据；直接内存访问单元的总线标识符管理单元用以接收中央处理器注册直接内存访问单元时的总线标识符,并且把此总线标识符标记到后续直接内存访问单元引擎往总线发出的搬运指令中,如此总线标识符检查单元以及安全区域则能看到直接内存访问单元的总线标识符信息。
作为本发明的一种实施方式，所述调适接口单元用以从外部调适接口连上后,先输入密码才能正确连接,根据密码不同，给予的总线权限不同。
作为本发明的一种实施方式，所述安全缓存器接口单元用以提供三个功能，分别是：
单次写入,此缓存器被设定成1之后,除非被复位,否则无法再次覆写为0；
不可读取,根据定义好的单次写入缓存器或安全组态缓存器来限制读取权限；
不可写入,根据定义好的单次写入缓存器或安全组态缓存器来限制写入权限；一旦客户登入密码后即设定不可二次修改,若要更新则需要重新复位单次写入缓存器或安全组态缓存器。
作为本发明的一种实施方式，所述安全区域单元用以把内存的空间根据安全组态配置切割成多个区块,再分配每个总线标识符的权限。
作为本发明的一种实施方式，所述安全组态单元用以控制各种安全相关的缓存器,在安全启动时被中央处理器配置,确保各个应用的权限被建立之后,再开始跑应用程序,此时就能保证各种应用不会在芯片上互相干扰。
本发明的有益效果在于：本发明提出的芯片系统，可让多应用跑在单一个系统级芯片上,在节省芯片成本和提升客户用户体验的前提下,同时保证用户的安全性。
附图说明
图1为现有系统及芯片系统的组成示意图。
图2为本发明一实施例中芯片系统的组成示意图。
图3为本发明一实施例中总线标识符管理单元的指令示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。
说明书中的“连接”既包含直接连接，也包含间接连接。
本发明揭示了一种芯片系统，所述芯片系统包括：总线矩阵、总线标识符检查单元、至少一第一模块及至少一第二模块；所述总线矩阵分别连接总线标识符检查单元、至少一第一模块及至少一第二模块；所述总线标识符检查单元根据总线标识符管理总线访问权限；所述第一模块设有总线标识符管理单元及总线标识符；所述总线标识符用以标识应用的身份；所述总线标识符管理单元用以根据总线标识符管理组件使用权限；所述安全区域用以根据总线标识符管理存储的访问权限。
在本发明的一实施例中，至少一第一模块包括中央处理器、直接内存访问单元、安全引擎单元、调适接口单元中的至少一个；至少一第二模块包括非挥发性存储单元、静态随机存取存储器中的至少一个。
在本发明的一实施例中，所述芯片系统进一步包括至少一第三模块，所述第三模块设有安全缓存器接口单元；所述安全缓存器接口单元用以提供不可读、不可写或单次写入缓存器的功能。在一实施例中，至少一第三模块包括时钟复位控制器、中断控制器、通用输入与输出单元、一次性可编程存储器及外围设备中的至少一个。
图2为本发明一实施例中芯片系统的组成示意图；请参阅图2，在本发明的一实施例中，所述芯片系统包括：总线矩阵1、总线标识符检查单元2、中央处理器3、直接内存访问单元4、安全引擎单元5、调适接口单元6、时钟复位控制器7、中断控制器8、通用输入与输出单元9及外围设备10；所述芯片系统进一步包括非挥发性存储单元11、静态随机存取存储器12及一次性可编程存储器13。
所述中央处理器3及调适接口单元6分别设有总线标识符管理单元21及总线标识符22；所述直接内存访问单元4及安全引擎单元5分别设有总线标识符管理单元21、总线标识符22及注册表23。
所述时钟复位控制器7、中断控制器8、通用输入与输出单元9、一次性可编程存储器13及外围设备10分别设有安全缓存器接口单元24；所述非挥发性存储单元11及静态随机存取存储器12设有安全区域25。
所述总线标识符检查单元2根据总线标识符22管理总线访问权限；所述总线标识符22用以标识应用的身份；所述总线标识符管理单元21用以根据总线标识符22管理组件使用权限。所述安全缓存器接口单元24用以提供不可读、不可写或单次写入缓存器的功能；所述安全区域25用以根据总线标识符22管理存储的访问权限。
请继续参阅图2，在本发明的一实施例中，所述芯片系统还包括安全组态单元14、无线设备15及双倍率同步动态随机存取存储器16中的至少一个；所述安全组态单元14及无线设备15分别设有安全缓存器接口单元24；所述双倍率同步动态随机存取存储器16设有安全区域25。所述安全组态单元14用以控制所述总线标识符22、总线标识符管理单元21、总线标识符检查单元2、安全缓存器接口单元24及安全区域25的缓存器。
请参阅图3，在本发明的一实施例中，所述总线标识符管理单元用以根据安全组态单元中的配置区域Regioni产生相对应的总线标识符为BIDi；其中，0≤i≤x，x+1为配置区域的个数。在一实施例中，在一个多应用的系统,要能辨识出各种应用才能针对不同应用分配资源,各种应用起源于中央处理器跑的指令代码,所以中央处理器总线标识符管理单元的功用就是根据安全组态中的配置区域0～x来产生相对应的总线标识符为0～x。具体作法是监听指令总线的变化范围,若出现在区域0则判定此时总线标识符为0,若出现在区域x则判定此时总线标识符为x,以此类推,此总线标识符将会随着指令一起发出到总在线。
在本发明的一实施例中，所述总线标识符检查单元用以根据总线发出的总线标识符来判断此身分的权限能够读或写的总线资源。
表1各BID标识的总线与资源情况示意图
以表1为例子,第一列是总线标识符号码,第一行显示总线有哪些资源,总线标识符0可以读写安全组态和时钟复位,不能读写通用输入输出,总线标识符1可以读安全组态,读时钟复位,读写通用输入输出,以此类推。所述总线标识符资源权限表格由安全组态来配置,如果发生违反总线标识符资源权限表格的写指令,将不会写入该组件,并且回复总线错误讯号,如果发生违反总线标识符资源权限表格的读指令,将会读到0xdeadface,并且回复总线错误讯号。
在本发明的一实施例中，所述直接内存访问单元由中央处理器填写直接内存访问缓存器来触发直接内存访问引擎到总线搬运数据；直接内存访问单元的总线标识符管理单元用以接收中央处理器注册直接内存访问单元时的总线标识符,并且把此总线标识符标记到后续直接内存访问引擎往总线发出的搬运指令中,如此总线标识符检查单元以及安全区域则能看到直接内存访问单元的总线标识符信息。
在本发明的一实施例中，安全引擎单元由中央处理器透过总线配置安全引擎单元相关的控制缓存器,接着配置安全引擎启动指令,安全引擎收到启动指令后便开始从总线搬运欲加解密的数据到安全引擎,并对该数据加解密,完成后再把加解密过的数据再上传回总线。所述安全引擎单元的总线标示管理单元用以接收中央处理器配置启动指令时的总线标识符,并把此总线标识符标记到此次安全引擎到总线搬运数据的指令中,如此当安全引擎搬运数据时,总线标识符检查单元以及安全区域便能看到由中央处理器下达启动指令时的总线标识符。
BID Key 0 Key 1 Key 2 …
0 V V - …
1 - - V …
… … … … …
表2各BID标识的总线的密钥示意图
此外安全引擎总线标示管理单元还会根据被标记的总线标识符来检查此次加解密能够使用的密钥,以上表为例子,第一列是总线标识符号码,第一行显示有哪些密钥,总线标识符0可以使用密钥0和密钥1,不能使用密钥2,总线标识符1仅能使用密钥2,以此类推,这个总线标识符密钥权限表格由安全组态来配置,如果发生违反总线标识符密钥权限表格的加解密,将不会被安全引擎执行。
在本发明的一实施例中，所述调适接口单元用以从外部调适接口连上后,先输入密码才能正确连接,根据密码不同，给予的总线权限不同。
Password BID …
P0 0 …
P1 1 …
… … …
表3各BID标识的总线的密码示意图
可参阅表3，例如，输入密码P0,对应到的总线标识符为0,此时调适接口就以总线标识符0的身分接入总线而受到总线标识符检查单元,安全区域,…等权限限制,以此类推。输入密码P1,对应到的总线标识符为1,如此一来不同应用的调适权限也分开了,不能利用调适手段来获取和本身应用不相关的资源；如果发生违反调适表格的写指令,将会被忽略；如果发生违反调适表格的读指令,将会读到表示错误讯号的设定值(如可以是0xdeadface)。
在本发明的一实施例中，所述安全缓存器接口单元用以提供三个功能，分别是：
单次写入,此缓存器被设定成1之后,除非被复位,否则无法再次覆写为0；
不可读取,根据定义好的单次写入缓存器或安全组态缓存器来限制读取权限(一般用于密钥、密码等敏感缓存器)；
不可写入,根据定义好的单次写入缓存器或安全组态缓存器来限制写入权限(一般用于密钥、密码等敏感缓存器)；一旦客户登入密码后即设定不可二次修改,若要更新则需要重新复位单次写入缓存器或安全组态缓存器。
此类安全缓存器接口经常应用于时钟复位控制器、中断控制器、通用输入与输出单元、一次性可编程存储器等模块。
在本发明的一实施例中，所述安全区域单元用以把内存的空间根据安全组态配置切割成多个区块,再分配每个总线标识符的权限。
表4各BID标识的总线与区域情况示意图
以表4为例,第一列是总线标识符号码,第一行显示该内存上有哪些区域,总线标识符0可以读写安全区域0,仅能读安全区域1,总线标识符1仅能读写安全区域2,以此类推,这个总线标识符区域权限表格由安全组态来配置,如果发生违反总线标识符区域权限表格的写指令,将不会写入该组件,并且回复总线错误讯号,如果发生违反总线标识符资源权限表格的读指令,将会读到0xdeadface,并且回复总线错误讯号。
在本发明的一实施例中，所述安全组态单元用以控制各种安全相关的缓存器,在安全启动时被中央处理器配置,确保各个应用的权限被建立之后,再开始跑应用程序,此时就能保证各种应用不会在芯片上互相干扰。
综上所述，本发明提出的芯片系统，可让多应用跑在单一个系统级芯片上,在节省芯片成本和提升客户用户体验的前提下,同时保证用户的安全性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (11)

1.一种芯片系统，其特征在于，所述芯片系统包括：总线矩阵、总线标识符检查单元、安全区域单元、至少一第一模块及至少一第二模块；所述总线矩阵分别连接总线标识符检查单元、至少一第一模块及至少一第二模块；
所述总线标识符检查单元根据总线标识符管理总线访问权限；所述第一模块设有总线标识符管理单元及总线标识符；所述总线标识符用以标识应用的身份；所述总线标识符管理单元用以根据总线标识符管理组件使用权限；所述安全区域单元用以根据总线标识符管理存储的访问权限；
至少一第一模块包括中央处理器、直接内存访问单元、安全引擎单元、调适接口单元中的至少一个；至少一第二模块包括非挥发性存储单元、静态随机存取存储器中的至少一个；
所述直接内存访问单元由中央处理器填写直接内存访问缓存器来触发直接内存访问引擎到总线搬运数据；直接内存访问单元的总线标识符管理单元用以接收中央处理器注册直接内存访问单元时的总线标识符，并且把此总线标识符标记到后续直接内存访问引擎往总线发出的搬运指令中，如此总线标识符检查单元以及安全区域单元则能看到直接内存访问单元的总线标识符信息。
2.根据权利要求1所述的芯片系统，其特征在于：
所述芯片系统进一步包括至少一第三模块，所述第三模块设有安全缓存器接口单元；所述安全缓存器接口单元用以提供不可读、不可写或单次写入缓存器的功能。
3.根据权利要求1所述的芯片系统，其特征在于：
至少一第三模块包括时钟复位控制器、中断控制器、通用输入与输出单元、一次性可编程存储器及外围设备中的至少一个。
4.根据权利要求1所述的芯片系统，其特征在于：
所述芯片系统还包括安全组态单元、无线设备及双倍率同步动态随机存取存储器中的至少一个；
所述安全组态单元及无线设备分别设有安全缓存器接口单元；所述双倍率同步动态随机存取存储器设有安全区域单元；
所述安全组态单元用以控制所述总线标识符、总线标识符管理单元、总线标识符检查单元、安全缓存器接口单元及安全区域单元的缓存器。
5.根据权利要求1所述的芯片系统，其特征在于：
所述总线标识符管理单元用以根据安全组态单元中的配置区域Regioni产生相对应的总线标识符为BIDi；其中，0≤i≤x，x+1为配置区域的个数；
若指令总线的变化出现在区域Regioni则判定此时总线标识符为BIDi；此总线标识符BIDi将会随着指令一起发出到总线。
6.根据权利要求1所述的芯片系统，其特征在于：
所述总线标识符检查单元用以根据总线发出的总线标识符来判断此身份的权限能够读或写的总线资源；所述总线标识符资源权限表格由安全组态来配置，如果发生违反总线标识符资源权限表格的写指令，将不会写入该组件，并且回复总线错误讯号，如果发生违反总线标识符资源权限表格的读指令，将会读到表示错误讯号的设定值，并且回复总线错误讯号。
7.根据权利要求1所述的芯片系统，其特征在于：
所述安全引擎单元由中央处理器透过总线配置安全引擎单元相关的控制缓存器，接着配置安全引擎启动指令，安全引擎收到启动指令后便开始从总线搬运欲加解密的数据到安全引擎，并对该数据加解密，完成后再把加解密过的数据再上传回总线；
所述安全引擎单元的总线标示管理单元用以接收中央处理器配置启动指令时的总线标识符，并把此总线标识符标记到此次安全引擎到总线搬运数据的指令中，如此当安全引擎搬运数据时，总线标识符检查单元以及安全区域单元便能看到由中央处理器下达启动指令时的总线标识符。
8.根据权利要求1所述的芯片系统，其特征在于：
所述调适接口单元用以从外部调适接口连上后，先输入密码才能正确连接，根据密码不同，给予的总线权限不同。
9.根据权利要求2所述的芯片系统，其特征在于：
所述安全缓存器接口单元用以提供三个功能，分别是：
单次写入，此缓存器被设定成1之后，除非被复位，否则无法再次覆写为0；
不可读取，根据定义好的单次写入缓存器或安全组态缓存器来限制读取权限；
不可写入，根据定义好的单次写入缓存器或安全组态缓存器来限制写入权限；一旦客户登入密码后即设定不可二次修改，若要更新则需要重新复位单次写入缓存器或安全组态缓存器。
10.根据权利要求1所述的芯片系统，其特征在于：
所述安全区域单元用以把内存的空间根据安全组态配置切割成多个区块，再分配每个总线标识符的权限。
11.根据权利要求4所述的芯片系统，其特征在于：
所述安全组态单元用以控制各种安全相关的缓存器，在安全启动时被中央处理器配置，确保各个应用的权限被建立之后，再开始跑应用程序，此时就能保证各种应用不会在芯片上互相干扰。
CN202011012769.7A 2020-09-23 2020-09-23 一种芯片系统 Active CN112182548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011012769.7A CN112182548B (zh) 2020-09-23 2020-09-23 一种芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011012769.7A CN112182548B (zh) 2020-09-23 2020-09-23 一种芯片系统

Publications (2)

Publication Number Publication Date
CN112182548A CN112182548A (zh) 2021-01-05
CN112182548B true CN112182548B (zh) 2024-04-16

Family

ID=73956085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011012769.7A Active CN112182548B (zh) 2020-09-23 2020-09-23 一种芯片系统

Country Status (1)

Country Link
CN (1) CN112182548B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329658A (zh) * 2007-06-21 2008-12-24 西门子（中国）有限公司 加密、解密方法,及应用所述方法的plc系统
CN101620652A (zh) * 2008-07-01 2010-01-06 联想(北京)有限公司 一种保护存储器数据的主板、计算机和方法
JP2011180969A (ja) * 2010-03-03 2011-09-15 Renesas Electronics Corp データプロセッサ
CN103946824A (zh) * 2011-11-22 2014-07-23 英特尔公司 用于跨平台代理的非易失性随机访问存储器的访问控制
CN106845288A (zh) * 2015-11-17 2017-06-13 硅实验室股份有限公司 不对称存储器
CN107017014A (zh) * 2016-01-28 2017-08-04 硅实验室股份有限公司 用于低能量mcu的动态集装箱化系统存储器保护
CN108460287A (zh) * 2018-03-21 2018-08-28 南通大学 内存保护单元中用户控制区域的划分方法及内存保护系统
JP2019079219A (ja) * 2017-10-24 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置及びデバッグシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267135A (ja) * 2009-05-15 2010-11-25 Toshiba Corp メモリコントローラ
US10303647B2 (en) * 2015-07-15 2019-05-28 Mellanox Technologies, Ltd. Access control in peer-to-peer transactions over a peripheral component bus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329658A (zh) * 2007-06-21 2008-12-24 西门子（中国）有限公司 加密、解密方法,及应用所述方法的plc系统
CN101620652A (zh) * 2008-07-01 2010-01-06 联想(北京)有限公司 一种保护存储器数据的主板、计算机和方法
JP2011180969A (ja) * 2010-03-03 2011-09-15 Renesas Electronics Corp データプロセッサ
CN103946824A (zh) * 2011-11-22 2014-07-23 英特尔公司 用于跨平台代理的非易失性随机访问存储器的访问控制
CN106845288A (zh) * 2015-11-17 2017-06-13 硅实验室股份有限公司 不对称存储器
CN107017014A (zh) * 2016-01-28 2017-08-04 硅实验室股份有限公司 用于低能量mcu的动态集装箱化系统存储器保护
JP2019079219A (ja) * 2017-10-24 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置及びデバッグシステム
CN108460287A (zh) * 2018-03-21 2018-08-28 南通大学 内存保护单元中用户控制区域的划分方法及内存保护系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Securing Vehicle ECU Communications and Stored Data;Md Swawibe Ul Alam 等;《ICC 2019 - 2019 IEEE International Conference on Communications (ICC)》;全文 *
基于无线传感器网络的智能安防系统研究;李欣;《中国优秀硕士学位论文全文数据库 (信息科技辑)》(第9期);全文 *

Also Published As

Publication number Publication date
CN112182548A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN109844751B (zh) 用于提供信息隔离的方法和处理器
US6704872B1 (en) Processor with a function to prevent illegal execution of a program, an instruction executed by a processor and a method of preventing illegal execution of a program
KR100629069B1 (ko) 데이터 액세스 방법, 데이터 액세스 시스템 및 컴퓨터 판독 가능 기록 매체
US8572392B2 (en) Access authentication method, information processing unit, and computer product
US8572410B1 (en) Virtualized protected storage
US7900252B2 (en) Method and apparatus for managing shared passwords on a multi-user computer
CN101673251B (zh) 具有特许存储器的设备及其应用
US10318765B2 (en) Protecting critical data structures in an embedded hypervisor system
US20030041248A1 (en) External locking mechanism for personal computer memory locations
CN103368916A (zh) 基于硬件信息的计算机终端可信证明生成技术
CN108460287A (zh) 内存保护单元中用户控制区域的划分方法及内存保护系统
US20060259674A1 (en) Apparatus and method for granting access to a hardware interface shared between multiple software entities
US20060200680A1 (en) Attestation key memory device and bus
US20140297922A1 (en) Method and apparatus for managing serial peripheral interface (spi) flash
CN111295645B (zh) 一种SoC芯片及总线访问控制方法
US20060149972A1 (en) Method for realizing security storage and algorithm storage by means of semiconductor memory device
US20090089861A1 (en) Programmable data protection device, secure programming manager system and process for controlling access to an interconnect network for an integrated circuit
TW201411405A (zh) 保護多安全cpu之計算系統及其方法
US20030028781A1 (en) Mechanism for closing back door access mechanisms in personal computer systems
US7007300B1 (en) Secure booting of a personal computer system
US20230129610A1 (en) Multiple physical request interfaces for security processors
US11615207B2 (en) Security processor configured to authenticate user and authorize user for user data and computing system including the same
CN100587698C (zh) 保护计算机上的租用资源的方法和系统
US11372558B2 (en) Method for accessing one-time-programmable memory and associated circuitry
CN112182548B (zh) 一种芯片系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant