CN1639666A - 具有外围设备访问保护的数据处理系统及其方法 - Google Patents

具有外围设备访问保护的数据处理系统及其方法 Download PDF

Info

Publication number
CN1639666A
CN1639666A CNA038051710A CN03805171A CN1639666A CN 1639666 A CN1639666 A CN 1639666A CN A038051710 A CNA038051710 A CN A038051710A CN 03805171 A CN03805171 A CN 03805171A CN 1639666 A CN1639666 A CN 1639666A
Authority
CN
China
Prior art keywords
bus
bus master
access control
access
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038051710A
Other languages
English (en)
Inventor
威廉姆·C·莫耶
迈克尔·D·菲茨西蒙斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1639666A publication Critical patent/CN1639666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82Protecting input, output or interconnection devices
    • G06F21/85Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及具有外围设备访问保护的数据处理系统及其方法,其中的一个实施例在数据处理系统(10)内提供柔性外围设备访问保护机构,以便获得更安全的操作环境。例如,数据处理系统包括需要访问共享外围设备(22,24)的安全(12)和不安全总线主控器(14,15)的组合。一个实施例允许安全总线主控器(12)动态更新每个不安全总线主控器针对每个外围设备的访问许可。从而,安全总线主控器能建立哪些不安全总线主控器具有对哪个外围设备的访问许可,以便保护数据处理系统不因在不安全总线主控器上运行的错误或敌对软件而导致恶化。通过使用总线主控器标识符(36),基于安全总线主控器建立的许可而允许或拒绝对所请求外围设备的访问。

Description

具有外围设备访问保护的 数据处理系统及其方法
技术领域
本发明涉及一种数据处理系统,并更具体地涉及一种具有外围设备访问保护的数据处理系统。
背景技术
在关于芯片上系统(SoC)的解决方案中,一般具有多个主控器,所述多个主控器具有共享的外围设备。SoC的一些主控器可以是不可信主控器。在这样的系统中,需要保护部分或全部外围设备不被不可信主控器访问,因为此访问可导致系统恶化。例如,可通过在不可信主控器上运行的软件而引入病毒,或者,不可信主控器可用于获得对系统外围设备内的安全信息的访问。而且,为了确保安全的数据处理,需要对外围设备的保护。
一个现有技术的解决方案要求系统内的每个主控器具有它自己专用的外围设备,从而,在主控器之间不共享外围设备。然而,使用专用外围设备导致需要重复许多原本可共享的外围设备,因而导致增加芯片面积和成本。而且,使用具有专用外围设备的主控器妨碍系统内处理负载均衡的使用。例如,如果不需要专用外围设备来执行传输的过程,由一个主控器执行的过程就不能传输到系统内的另一主控器,由此降低系统效率。
从而,对于数据处理系统,要求允许可信和不可信主控器共享数据处理系统内的外围设备,同时避免不可信主控器对这些共享外围设备的访问。
附图说明
本发明通过实例来说明,并且不受附图的限制,在附图中,相同的参考号代表相似的元件,其中,
图1以框图形式示出根据本发明一个实施例的数据处理系统;
图2以框图形式示出根据本发明一个实施例的图1总线接口的一部分;
图3以框图形式示出根据本发明一个实施例的访问控制寄存器;以及
图4以框图形式示出根据本发明一个实施例的图3访问控制寄存器的一部分。
有经验的技术人员清楚:附图中的元件是为了简单和清晰起见而示出的,不必按比例绘制。例如,图中一些元件的尺寸相对其它元件被放大,这样有助于加深对本发明实施例的理解。
具体实施方式
本发明的一个实施例在数据处理系统内提供柔性外围设备访问保护机构,以便获得更安全的操作环境。例如,数据处理系统可包括需要访问共享外围设备的安全和不安全总线主控器的组合。一个实施例允许安全总线主控器动态更新每个不安全总线主控器针对每个外围设备的访问许可。从而,安全总线主控器能建立哪些不安全总线主控器具有对哪个外围设备的访问许可,以便保护数据处理系统不因在不安全总线主控器上运行的错误或敌对软件而导致恶化。通过使用总线主控器标识符,基于安全总线主控器建立的许可而允许或拒绝对所请求外围设备的访问。
图1示出数据处理系统10的一个实施例。数据处理系统10包括安全总线主控器12、总线受控器26、不安全总线主控器14、不安全总线主控器15、总线仲裁逻辑28、系统总线16、总线接口18、外围总线20、以及外围设备22和24。安全总线主控器12、总线受控器26、不安全总线主控器14、不安全总线主控器15、总线仲裁逻辑28和总线接口18全都双向耦合到系统总线16。总线接口18、外围设备22和外围设备24全都双向耦合到外围总线20。外围设备22包括外围电路19和外围寄存器21,并且,外围设备24包括外围电路23和外围寄存器25。尽管在图1中只示出两个外围设备22和24,但数据处理系统10可包括耦合到外围总线20的任意数量的外围设备。同样,任意数量的安全主控器、不安全总线主控器和受控设备可耦合到系统总线16,并且不局限于图1中所示的。而且,虽然图1示出总线仲裁逻辑28作为耦合到系统总线16的独立单元,但总线仲裁逻辑28的部分可位于耦合到系统总线16的每一个总线主控器(或总线主控器的一部分)中。(在现有技术中,总线仲裁逻辑28可作为任何已知的总线仲裁器操作。)
在一个实施例中,安全总线主控器12、不安全总线主控器14和不安全总线主控器15可以是处理器,如微处理器、数字信号处理器等,或者可以是任何其它类型的主控设备,如直接存储器存取(DMA)单元。在一个实施例中,安全总线主控器12是比不安全总线主控器14和15更不易恶化的处理器。例如,安全总线主控器12可执行由安全总线主控器12制造商完全控制的指令(即,在安全总线主控器12上运行的软件被认为是可信软件)。也就是说,在此实例中,第三方软件不能在安全总线主控器12上运行,并且不允许第三方访问安全总线主控器12。可替换地,安全总线主控器12的安全级别可从十分安全到更少信任变化,并且取决于数据处理系统10的设计,但它一般比不安全总线主控器14和15更安全。
不安全总线主控器14和15一般是更容易访问的。在一个实施例中,不安全总线主控器14和15可以是可接收和执行第三方软件(如用户开发软件)的普通应用处理器或任何其它的不可信软件(其中,一般不了解软件的内容和功能)。由于软件不可信,因此它可以是错误的或敌对的软件,试图恶化安全总线主控器12或外围设备22和24,把病毒引入到数据处理系统10中,或访问安全总线主控器12、外围设备22和24或数据处理系统10内的安全信息。
总线受控器26可以是任何受控设备,如可由安全总线主控器12和不安全总线主控器14和15访问的存储器。外围设备22和24可以是任何类型的外围设备,如通用异步收发器(UART)、实时时钟(RTC)、键盘控制器等。外围电路19允许在外围总线20与外围寄存器21之间进行通信。相似地,外围电路23允许在外围总线20与外围寄存器25之间进行通信。在替代实施例中,外围设备22可以是存储器单元,其中,外围寄存器21将是存储地址单元。
在操作中,安全总线主控器12、不安全总线主控器14和不安全总线主控器15请求访问系统总线16,以请求对耦合到系统总线16的其它受控设备的访问,或请求通过总线接口18对外围设备22和24的访问。如以下所述,总线接口18确定是否允许请求特定的外围设备或特定的寄存器(或寄存器组)。如果不允许,总线接口18可通过系统总线16提供总线错误响应。然而,如果允许请求,总线接口18就提供任何需要的总线协议,以完成该请求。在一个实施例中,由于安全总线主控器12是广泛可信的处理器,因此它具有对外围设备22和24的无限制访问。然而,根据安全总线主控器12所建立,不安全总线主控器14和15每一个都只有对外围寄存器21和外围寄存器25的有限访问权。不安全总线主控器可要求访问外围资源的子集,以便有效地操作数据处理系统10;然而,通过限制某些总线主控器对外围设备的访问,系统完整性和安全性可维持更高的程度。
图2示出根据本发明一个实施例的图1总线接口18的一部分。总线接口18包括控制电路44和访问控制寄存器30。控制电路44通过系统总线16提供和接收地址42、数据40和控制38。控制电路44还通过系统总线16接收总线主控器标识符36。控制电路44包括用于对寄存器30进行安全总线主控器读/写(R/W)访问的电路46,其中,控制电路44双向耦合到访问控制寄存器30。控制电路44还包括用于访问外围设备22、24的电路48。电路48包括从访问控制寄存器30接收信息的总线主控器许可确定电路50。控制电路48还包括双向耦合到外围总线20以便向和从外围设备22和24提供和接收合适信号的信号桥接电路52。访问控制寄存器30包括访问控制寄存器32和访问控制寄存器34。在一个实施例中,访问控制寄存器30只包括单个寄存器,或可替换地,可包括任意数量的寄存器,这在以后结合图3和4进一步描述。
在操作中,总线接口18基于总线主控器标识符36而提供对访问控制寄存器30的访问。总线主控器标识符36向控制电路44识别哪个总线主控器正在提供当前请求。例如,在一个实施例中,数据处理系统10中的每个总线主控器可具有相应的标识(ID)号。例如,安全总线主控器12具有相应的ID号0,不安全总线主控器14具有相应的ID号1,并且不安全总线主控器15具有相应的ID号2。从而,数据处理系统10内的任何总线主控器可被分配唯一的ID号。当特定的总线主控器请求对外围设备的访问时,它相应的ID号可提供给可作为总线主控器标识符36而提供给控制电路44。在此实例中,如果总线主控器标识符36为0,就代表安全总线主控器12。在替代实施例中,任何类型的标识系统可用于区分安全总线主控器(或多个安全总线主控器)和不安全总线主控器,并且用于区分不同的总线主控器。
总线接口18通过电路46确保只有安全总线主控器才能获得对访问控制寄存器30的R/W访问。电路46比较输入的总线主控器标识符36,以确定安全总线主控器12是否正在请求对访问控制寄存器30的R/W访问或者不安全总线主控器(如,不安全总线主控器14或15)是否正在请求对访问控制寄存器30的R/W访问。从而,在前面图形所描述的实例中,电路46比较总线主控器标识符36是否为0,以确定是否允许对访问控制寄存器30的R/W访问。如果安全总线主控器12请求对寄存器30的R/W访问,那么,安全总线主控器12就被授权访问,并且能自由地对访问控制寄存器30进行读或写。以此方式,安全总线主控器12能通过对访问控制寄存器30编程而设置授与每个不安全总线主控器的访问许可。在加电时、在重置时,响应软件应用的初始化,或者在任何其它适当的时候,安全总线主控器12可把所述值编程到访问控制寄存器30中。这允许对访问控制寄存器30的动态访问,从而,在需要时,它们可被更新。可替换地,尽管访问控制寄存器30内的值可被编程一次(例如通过使用只写一次存储器),但只编程有限的次数,或可被硬接线。在讨论用于访问外围设备22、24的电路48之前,结合图3和4描述访问控制寄存器30的内容。
图3示出访问控制寄存器30内的访问控制寄存器的一个实施例。例如,图3示出访问控制寄存器32,该寄存器具有不安全总线主控器14外围设备访问控制位60和不安全总线主控器15外围设备访问控制位62。在此实例中,访问控制寄存器30只需要单个寄存器,如图3的访问控制寄存器32,其中,为每个不安全总线主控器提供外围设备访问控制位(如控制位60和62)。每组外围设备访问控制位可具有一个或多个为相应不安全总线主控器提供访问控制信息的位。在一个实施例中,每组外围设备访问控制位对每个外围设备具有一位,它表示是否允许相应的不安全总线主控器对相应的外围设备进行读/写访问。可替换地,每组外围设备访问控制位对每个外围设备具有两位,其中,一位表示是否允许相应的不安全总线主控器对相应的外围设备进行读访问,另一位表示是否允许相应的不安全总线主控器对相应的外围设备进行写访问。
在另一实施例中,每个外围设备内的外围寄存器可细分为子集(或部分),其中,每个子集可包括一个或多个外围寄存器,从而,根据所请求总线主控器和访问类型而允许或拒绝对寄存器的特定子集或部分的访问。结合图4可更好地理解此实施例。例如,图4示出不安全总线主控器14外围设备访问控制位60的一个实施例,在这,控制位60包括用于访问外围寄存器21的不同部分的读和写访问控制位。例如,外围寄存器21读访问控制位的第一部分64和外围寄存器21写访问控制位的第一部分66分别提供读和写访问控制信息,所述信息由安全总线主控器12授与给不安全总线主控器14,以访问外围设备22内的外围寄存器21的第一部分。相似地,外围寄存器21读访问控制位的第二部分68和外围寄存器21写访问控制位的第二部分70分别提供读和写访问控制信息,所述信息由安全总线主控器12授与给不安全总线主控器14,以访问外围设备22内的外围寄存器21的第二部分。从而,只授权对外围寄存器一部分的访问。而且,外围寄存器21的第一部分和第二部分可以是寄存器21的重叠部分,或者可以是寄存器21的完全不同的部分。进而,不需要对寄存器21每个部分的独立的读和写访问控制,从而,对寄存器21的特定部分允许或不允许进行读和写访问。
如果需要,不安全总线主控器14外围设备访问控制位60包括任意数量的控制位。例如,除了控制位64、66、68和70以外,还可包括用于确定对外围寄存器25(或其部分)的读和写访问许可的控制位,作为控制位60的一部分。也就是说,控制位60包括用于确定不安全总线主控器14对外围总线20上外围设备的读和写访问许可所需的控制位。如上所述,这些许可由安全总线主控器12完全控制,在这,只有安全总线主控器12可改变它们的值。与不安全总线主控器15相应的控制位62与图4中为不安全总线主控器14所定义的控制位相似。也就是说,控制位62可包括用于确定不安全总线主控器15对外围总线20上外围设备的读和写访问许可所需的控制位。而且,图3的访问控制寄存器32可包括用于安全总线主控器12的外围设备访问控制位;然而,这一般不是必需的,因为安全总线主控器12一般具有对所有外围设备的完全访问。
访问控制寄存器30的替代实施例包括与每个不安全总线主控器相应的寄存器,所述寄存器确定每个不安全总线主控器对每个外围设备的访问许可。可替换地,访问控制寄存器30可包括与每个外围设备相应的寄存器,所述寄存器确定每个不安全总线主控器的访问许可。进而,在此实施例中,每个寄存器包括用于外围设备中寄存器的每个部分的不同位组以及用于每个不安全总线主控器的每个部分的相应许可。从而,可在总线接口18内或数据处理系统10内以各种方式定义并储存每个不安全总线主控器对每个外围设备的读和写访问许可(并且不局限于使用寄存器)。
返回到图3,用于访问外围设备22、24的电路48包括总线主控器许可确定电路50。电路50接收地址42、控制38和总线主控器标识符36。从而,电路50接收所有必需信息,所述信息识别访问类型(读或写)、所请求的外围设备(和所请求的外围寄存器)、以及哪个总线主控器正在进行请求的标识。如上所述,使用储存在访问控制寄存器30中的信息,电路50确定当前请求不安全总线主控器是否具有必需的对特定外围寄存器或所请求寄存器的访问许可。例如,启动可由总线主控器要求访问外围设备的总线周期(此总线周期可以是读或写总线周期)。在总线周期的至少一部分中,提供总线主控器标识符36。总线主控器标识符36用于从访问控制寄存器30选择用于总线周期的访问控制信息(与所请求总线主控器相对应)。接着,可确定访问控制信息是否允许所请求总线主控器访问所请求外围设备。
如果允许访问(意味着所请求不安全总线主控器具有对特定外围寄存器或所请求寄存器的适当访问许可),操作就继续进行(即总线周期继续),并且提供必需的总线协议,以完成操作。例如,信号桥接电路52向从控制38、数据40和地址42得到的被访问外围设备提供任何适当的数据、地址和控制信号。相似地,信号桥接电路52通过控制38、数据40和地址42向系统总线16返回任何必需的控制、数据和地址信息。
然而,如果不允许访问(意味着所请求不安全总线主控器没有对特定外围寄存器或所请求寄存器的适当访问许可),就在访问外围设备之前终止总线周期。而且,通过系统总线16提供表示拒绝所请求不安全总线主控器访问外围设备的信号。例如,通过系统总线16向所请求不安全总线主控器提供总线错误。总线错误可通过总线主控器许可确定电路50提供,作为控制信号38中之一。作为响应,不安全总线主控器可执行适当的例外处理,以从总线错误恢复。可替换地,如果不允许访问,可执行全部或部分数据处理系统10的重置。
如以上所讨论地,如果需要,安全总线主控器12可动态地改变访问控制寄存器30中的许可。在一个实施例中,安全总线主控器12可响应软件应用的初始化而改变许可。例如,不安全总线主控器14可警告安全总线主控器12:它正准备开始软件应用。作为响应,安全总线主控器12可更新访问控制寄存器30,以向不安全总线主控器14提供对所需外围寄存器的访问,以便完成它的应用。在完成此应用时,安全总线主控器12可撤销先前授与的许可,从而,只是基于逐个应用地授与许可。
在替代实施例中,外围设备22或24可以是存储器单元,其中,外围寄存器21或25是存储单元。在此实施例中,访问控制寄存器30限定每个不安全总线主控器对特定存储单元或部分存储器单元的访问许可。
还指出,在替代实施例中,与每个外围设备相应的访问控制寄存器(即,许可信息)可位于外围设备内,而不是位于总线接口18内。进而,总线主控器许可确定电路也可位于外围设备内,从而,在允许访问外围设备的寄存器之前,通过外围设备而确定许可。从而,替代实施例可在数据处理系统10的存储器映象内的任何地方储存可由安全总线主控器12访问的许可信息。而且,数据处理系统10可包括任意数量的能更新许可信息的安全总线主控器,并且不局限于单个安全总线主控器。
现在可理解,数据处理系统10如何能为外围接口单元(如总线接口18)提供柔性保护机构,以确保实现系统的安全性要求。本发明的实施例允许在外围接口单元内(例如在访问控制寄存器30内)动态更新许可。从而,安全总线主控器12能建立哪些不安全总线主控器具有对哪些外围寄存器的访问许可,从而保护数据处理系统10不因在不安全总线主控器上运行的错误或敌对软件而引起恶化。通过使用总线主控器标识符,基于安全总线主控器12建立的许可而允许或拒绝对所请求外围寄存器的访问。
应指出,尽管图1和2示出使用双向导线,但应该理解,可替代使用单向导线的组合。可替换地,可使用双向和单向导线的组合。信号可通过单根导线串行传输或通过多根导线并行传输。可替换地,信号可以是在单根或多根导线上时间多路复用。
在前面的说明中,本发明已经结合特定实施例进行描述。然而,本领域中技术人员明白:只要不偏离以下权利要求所提出的本发明范围,就可作出各种变更和变化。例如,应该理解,数据处理系统10可以是任何类型的可位于单个芯片或集成电路(IC)或芯片或IC组合上的数据处理系统。数据处理系统10也可应用到位于具有共享外围设备的网络(通过网络系统总线耦合)上的各种主控器和受控器。相应地,以上说明和附图是示例性的,而不是限制意义的,并且所有这些变更包括在本发明的范围内。
以上已经结合特定实施例描述好处、其它优点和对问题的解决方案。然而,好处、优点、对问题的解决方案、以及可导致任何好处、优点、或发生或变得更明显的解决方案的任何元件并不将被解释为任何或全部权利要求的关键性的、必需的、或基本的特征或元件。如在此所使用的,术语“包括”、“包含”或任何其它变化,都用于涵盖非排它性的包含物,从而,包括元件列表的过程、方法、物品或装置不仅包括这些元件,而且包括其它未明显列举的或这些过程、方法、物品或装置所固有的其它元件。

Claims (10)

1.一种用于在数据处理系统内提供外围设备访问保护的方法,包括:
启动要求访问外围设备(22,24)的总线周期;
在总线周期的至少一部分中提供总线主控器标识符(36);
使用总线主控器标识符来选择总线周期的访问控制信息;以及
确定访问控制信息是否允许总线主控器访问外围设备。
2.如权利要求1所述的方法,进一步包括:
启动要求访问外围设备的第二总线周期;
在第二总线周期的至少一部分中提供第二总线主控器标识符;
使用第二总线主控器标识符来选择第二总线周期的第二访问控制信息;以及
确定第二访问控制信息是否允许第二总线主控器访问外围设备。
3.如权利要求1所述的方法,进一步包括:
如果访问控制信息允许总线主控器访问外围设备,就继续总线周期并且访问外围设备;以及
如果访问控制信息不允许总线主控器访问外围设备,就在访问外围设备之前终止总线周期。
4.如权利要求1所述的方法,进一步包括:
启动要求访问存储电路的第二总线周期,其中,存储电路储存访问控制信息;
在第二总线周期的至少一部分中提供第二总线主控器标识符;以及
确定第二总线主控器标识符是否允许访问储存访问控制信息的存储电路。
5.如权利要求1所述的方法,进一步包括:
启动要求访问外围设备的第二总线周期;
在第二总线周期的至少一部分中提供总线主控器标识符;
使用总线主控器标识符来选择第二总线周期的第二访问控制信息;以及
确定第二访问控制信息是否允许总线主控器访问外围设备,
其中,第一总线周期是读总线周期,而第二总线周期是写总线周期。
6.如权利要求1所述的方法,进一步包括:
启动要求访问外围设备另一部分的第二总线周期;
在第二总线周期的至少一部分中提供总线主控器标识符;
使用总线主控器标识符和至少一个地址信号来选择第二总线周期的第二访问控制信息;以及
确定第二访问控制信息是否允许第二总线主控器访问外围设备的所述另一部分。
7.一种数据处理系统(10),包括:
具有地址部分(42)、数据部分(40)和总线主控器标识符部分(36)的系统总线(16);
耦合到系统总线的第一总线主控器(14);
耦合到系统总线的第二总线主控器(15);
外围总线(20);
耦合到外围总线的外围设备(22,24);
用于把系统总线耦合到外围总线的接口电路(18);
储存与第一总线主控器相应的第一访问控制值的第一存储电路(60);
储存与第二总线主控器相应的第二访问控制值的第二存储电路(62);以及
耦合到系统总线并耦合到第一和第二存储电路的总线主控器许可确定电路(50),所述总线主控器许可确定电路使用总线主控器标识符部分来选择与总线主控器标识符部分相应的第一访问控制值,该值表示第一总线主控器正在进行对外围设备的当前访问,所述总线主控器许可确定电路从第一访问控制值确定是否拒绝第一总线主控器访问外围设备。
8.如权利要求7所述的数据处理系统,其中,第一和第二存储电路包括在与外围设备不同的位置上位于数据处理系统存储器映象中的寄存器的至少一部分。
9.如权利要求7所述的数据处理系统,其中,系统总线进一步包括:
耦合到总线主控器许可确定电路的信号,该信号用于表示拒绝第一总线主控器访问外围设备。
10.一种用于在数据处理系统内提供外围设备访问保护的方法,包括:
提供第一总线主控器(14或12);
提供第二总线主控器(15);
启动要求访问外围设备(22,24)的第一总线周期;
在第一总线周期的至少一部分中提供与第一总线主控器相应的第一总线主控器标识符;
使用第一总线主控器标识符来选择第一总线周期的第一访问控制信息;
使用第一访问控制信息来确定是否因为不允许第一总线主控器访问外围设备而终止第一总线周期;
启动要求访问外围设备的第二总线周期;
在第二总线周期的至少一部分中提供与第二总线主控器相应的第二总线主控器标识符;
使用第二总线主控器标识符来选择第二总线周期的第二访问控制信息;以及
使用第二访问控制信息来确定是否因为不允许第二总线主控器访问外围设备而终止第二总线周期。
CNA038051710A 2002-03-08 2003-03-05 具有外围设备访问保护的数据处理系统及其方法 Pending CN1639666A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/094,082 2002-03-08
US10/094,082 US7277972B2 (en) 2002-03-08 2002-03-08 Data processing system with peripheral access protection and method therefor

Publications (1)

Publication Number Publication Date
CN1639666A true CN1639666A (zh) 2005-07-13

Family

ID=27804248

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038051710A Pending CN1639666A (zh) 2002-03-08 2003-03-05 具有外围设备访问保护的数据处理系统及其方法

Country Status (8)

Country Link
US (1) US7277972B2 (zh)
EP (1) EP1483648A1 (zh)
JP (1) JP2005520231A (zh)
KR (1) KR20040101281A (zh)
CN (1) CN1639666A (zh)
AU (1) AU2003220995A1 (zh)
TW (1) TW200305082A (zh)
WO (1) WO2003077085A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103124975A (zh) * 2010-09-24 2013-05-29 英特尔公司 用于在计算机系统中实行资源访问控制的方法
CN105450406A (zh) * 2014-07-25 2016-03-30 华为技术有限公司 数据处理的方法和装置
CN107533610A (zh) * 2015-04-28 2018-01-02 爱特梅尔公司 微控制器系统中的安全访问
CN109564555A (zh) * 2016-07-19 2019-04-02 赛普拉斯半导体公司 基于上下文的保护系统
CN110337653A (zh) * 2017-02-24 2019-10-15 微软技术许可有限责任公司 保护无保护硬件总线
CN114641764A (zh) * 2019-11-07 2022-06-17 ams有限公司 总线系统及操作总线系统的方法
CN114968881A (zh) * 2021-02-25 2022-08-30 精工爱普生株式会社 电路装置和电子设备

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383584B2 (en) * 2002-03-27 2008-06-03 Advanced Micro Devices, Inc. System and method for controlling device-to-device accesses within a computer system
US6851056B2 (en) * 2002-04-18 2005-02-01 International Business Machines Corporation Control function employing a requesting master id and a data address to qualify data access within an integrated system
US7434264B2 (en) * 2003-03-07 2008-10-07 Freescale Semiconductor, Inc. Data processing system with peripheral access protection and method therefor
US7444546B2 (en) * 2003-04-17 2008-10-28 Arm Limited On-board diagnostic circuit for an integrated circuit
JP2005250833A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp バスシステム及びアクセス制御方法
US8145816B2 (en) * 2004-09-15 2012-03-27 Intel Corporation System and method for deadlock free bus protection of resources during search execution
DE102004048945B4 (de) * 2004-10-07 2007-10-11 Nec Electronics (Europe) Gmbh Systemüberwachungseinheit
US7904943B2 (en) * 2004-12-28 2011-03-08 O'connor Dennis M Secure controller for block oriented storage
US7412579B2 (en) * 2004-12-30 2008-08-12 O'connor Dennis M Secure memory controller
US8001591B2 (en) * 2006-01-31 2011-08-16 Freescale Semiconductor, Inc. Distributed resource access protection
US8276199B2 (en) * 2009-04-09 2012-09-25 Freescale Semiconductor, Inc. Method and device for secure test port authentication
CN101989242B (zh) * 2010-11-12 2013-06-12 深圳国微技术有限公司 一种提高soc系统安全的总线监视器及其实现方法
US20120311285A1 (en) * 2011-06-03 2012-12-06 Ronald Dean Smith Method and System for Context Specific Hardware Memory Access Protection
US9268970B2 (en) 2014-03-20 2016-02-23 Analog Devices, Inc. System and method for security-aware master
US10146962B2 (en) * 2015-12-17 2018-12-04 Mcafee, Llc Method and apparatus for protecting a PCI device controller from masquerade attacks by malware
TWI596484B (zh) * 2016-12-22 2017-08-21 財團法人工業技術研究院 應用快速周邊組件互聯介面的環狀網路系統及其設定方法
EP4092556A1 (en) * 2021-05-20 2022-11-23 Nordic Semiconductor ASA Bus decoder
WO2023129462A1 (en) * 2022-01-03 2023-07-06 Microchip Technology Incorporated Electronic device including access control identifiers for controlling access to peripherals

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367695A (en) * 1991-09-27 1994-11-22 Sun Microsystems, Inc. Bus-to-bus interface for preventing data incoherence in a multiple processor computer system
WO1995033239A1 (en) 1994-05-26 1995-12-07 The Commonwealth Of Australia Secure computer architecture
FR2728363A1 (fr) * 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Dispositif de protection de l'acces a des mots memoires
US6046676A (en) 1997-11-14 2000-04-04 International Business Machines Corporation Self powered electronic memory identification tag with dual communication ports
US6061753A (en) 1998-01-27 2000-05-09 Emc Corporation Apparatus and method of accessing target devices across a bus utilizing initiator identifiers
US6449652B1 (en) * 1999-01-04 2002-09-10 Emc Corporation Method and apparatus for providing secure access to a computer system resource
US6490642B1 (en) * 1999-08-12 2002-12-03 Mips Technologies, Inc. Locked read/write on separate address/data bus using write barrier
US6473825B1 (en) * 2000-01-12 2002-10-29 Trw Inc. Apparatus and method for controlling secure communications between peripheral components on computer buses connected by a bridge circuit
US6662251B2 (en) * 2001-03-26 2003-12-09 International Business Machines Corporation Selective targeting of transactions to devices on a shared bus
US6775750B2 (en) * 2001-06-29 2004-08-10 Texas Instruments Incorporated System protection map
US6851056B2 (en) * 2002-04-18 2005-02-01 International Business Machines Corporation Control function employing a requesting master id and a data address to qualify data access within an integrated system
US20030221030A1 (en) * 2002-05-24 2003-11-27 Timothy A. Pontius Access control bus system

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103124975A (zh) * 2010-09-24 2013-05-29 英特尔公司 用于在计算机系统中实行资源访问控制的方法
CN103124975B (zh) * 2010-09-24 2016-02-10 英特尔公司 用于在计算机系统中实行资源访问控制的方法
CN105450406A (zh) * 2014-07-25 2016-03-30 华为技术有限公司 数据处理的方法和装置
US10243933B2 (en) 2014-07-25 2019-03-26 Huawei Technologies Co., Ltd. Data processing method and apparatus
CN107533610A (zh) * 2015-04-28 2018-01-02 爱特梅尔公司 微控制器系统中的安全访问
CN109564555B (zh) * 2016-07-19 2022-12-13 赛普拉斯半导体公司 基于上下文的保护系统
CN109564555A (zh) * 2016-07-19 2019-04-02 赛普拉斯半导体公司 基于上下文的保护系统
CN110337653A (zh) * 2017-02-24 2019-10-15 微软技术许可有限责任公司 保护无保护硬件总线
CN110337653B (zh) * 2017-02-24 2023-06-20 微软技术许可有限责任公司 保护无保护硬件总线
CN114641764A (zh) * 2019-11-07 2022-06-17 ams有限公司 总线系统及操作总线系统的方法
CN114968881A (zh) * 2021-02-25 2022-08-30 精工爱普生株式会社 电路装置和电子设备
US11741035B2 (en) 2021-02-25 2023-08-29 Seiko Epson Corporation Circuit device and electronic apparatus
CN114968881B (zh) * 2021-02-25 2023-12-05 精工爱普生株式会社 电路装置和电子设备

Also Published As

Publication number Publication date
WO2003077085A1 (en) 2003-09-18
US7277972B2 (en) 2007-10-02
TW200305082A (en) 2003-10-16
EP1483648A1 (en) 2004-12-08
AU2003220995A1 (en) 2003-09-22
KR20040101281A (ko) 2004-12-02
JP2005520231A (ja) 2005-07-07
US20030172214A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
CN1639666A (zh) 具有外围设备访问保护的数据处理系统及其方法
US7444668B2 (en) Method and apparatus for determining access permission
US6851056B2 (en) Control function employing a requesting master id and a data address to qualify data access within an integrated system
US7434264B2 (en) Data processing system with peripheral access protection and method therefor
EP1571559B1 (en) Bus system and access control method
JP4602403B2 (ja) データ処理システムにおけるエンディアンネス制御方法および装置
KR940003325B1 (ko) 가상 입력/출력 지령의 변환장치 및 방법
CN101331454B (zh) 用于清除信号量保留的方法及设备
EP0319134A2 (en) Protected memory accessing
JP4945053B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
CN101162492A (zh) 保护数据处理设备中的系统控制寄存器
EP2043324A1 (en) Programmable data protection device, secure programming manager system and process for controlling access to an interconnect network for an integrated circuit.
JP4587756B2 (ja) 半導体集積回路装置
CN101620652B (zh) 一种保护存储器数据的主板、计算机和方法
JP2007109053A (ja) バスアクセス制御装置
JP5380392B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
JPS62274445A (ja) マイクロ・コンピユ−タ・システムにおける特権保護方式
JPS6054691B2 (ja) 情報処理装置の記憶保護方式
JPH0337750A (ja) プロセッサ周辺機能装置
JP2012119012A (ja) プロセッサ、バスインターフェース装置、およびコンピュータシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication