CN103124975A - 用于在计算机系统中实行资源访问控制的方法 - Google Patents

用于在计算机系统中实行资源访问控制的方法 Download PDF

Info

Publication number
CN103124975A
CN103124975A CN2011800459407A CN201180045940A CN103124975A CN 103124975 A CN103124975 A CN 103124975A CN 2011800459407 A CN2011800459407 A CN 2011800459407A CN 201180045940 A CN201180045940 A CN 201180045940A CN 103124975 A CN103124975 A CN 103124975A
Authority
CN
China
Prior art keywords
access
soc
affairs
security
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800459407A
Other languages
English (en)
Other versions
CN103124975B (zh
Inventor
M·R·萨斯特瑞
I·T·肖伊纳斯
D·M·瑟马克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103124975A publication Critical patent/CN103124975A/zh
Application granted granted Critical
Publication of CN103124975B publication Critical patent/CN103124975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

一种用于实行对系统资源和资产的访问控制的方法和系统。与所述系统中发起事务的设备相关联的安全属性自动产生并与事务消息一起被转发。这些安全属性传递被分配给每个发起方的访问特权。一个或多个安全实行机制在该系统中实现，以依据访问各个系统资产和资源（诸如存储器、寄存器、地址范围等等）的访问策略要求来评估这些安全属性。如果由安全属性标识的特权表明该访问请求被许可，则允许该事务进行。发起方的安全属性方案提供了横跨系统设计的模块化的、一致的安全访问实行方案。

Description

用于在计算机系统中实行资源访问控制的方法
技术领域
本发明领域一般涉及计算机系统，更具体地但不排他地涉及用于在包括芯片上系统的计算机系统中实行资源访问控制的方法。
背景信息
与计算机系统有关的安全问题已成为日益严重的问题。病毒、木马、恶意软件等等是大多数计算机用户公知的常见威胁。该威胁级别是如此无处不在，以致产生了通过使用安全相关软件和服务（诸如反病毒、反间谍软件、防火墙软件等等）来对付这些问题的整个产业。
大多数安全攻击针对软件层面，并且被设计成访问各种操作系统或文件资源。例如，病毒可通过下载以隐藏方式包含病毒代码的可执行程序来获得对计算机系统文件的访问权。为了防止这种类型的攻击，可使用反病毒软件来“扫描”下载的文件以查找已知或可疑的代码。作为安全威胁的结果，许多用户采用安全软件。
虽然较为少见，但安全攻击也会在硬件层面进行。然而，不存在防止对系统层面的硬件资源和资产（诸如配置寄存器、范围寄存器等等）的访问的安全软件的等价物。因此，系统体系结构设计了各种基于硬件和固件的安全措施以用于控制对重要的系统资源的访问。这通常基于每个系统来完成，从而导致设计、调试和验证工作的重复以及横跨系统设计的不一致的安全管理。
附图简述
通过参照结合附图的以下详细描述，本发明的上述方面和许多伴随优点将变得更加容易理解，而且本发明也变得更好理解，在全部附图中，相同的附图标记表示相同的部件，除非另作说明。
图1是示出示例性的芯片上系统体系结构和与由该系统中的设备发起的事务相关联的相应通信路径的系统示意图；
图2示出根据本发明的一个实施例的采用策略寄存器的安全访问机制的概览；
图3示出根据本发明的一个实施例的读取和写入策略寄存器的示例性集合；
图4示出根据本发明的一个实施例的示例性控制策略寄存器；
图5示出图1的SoC，进一步包括实现专有协议的总线和用于在该专有协议与由SoC结构采用的协议之间映射安全属性的映射器；以及
图6示出根据本发明的一个实施例的示例性事务和利用图1的SoC的相关联的安全访问实行机制设施。
具体实施方式
本申请中描述了用于实行资源访问控制的方法和装置的实施例。在以下描述中，阐述了许多具体细节以提供对本发明的实施例的透彻理解。然而，本领域技术人员将领会，本发明可以在没有这些具体细节中的一个或多个细节下、或者通过其他方法、组件、材料等来实践。在其他实例中，没有详细示出或描述公知的结构、材料、或操作以免模糊本发明的诸方面。
在本说明书通篇中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在本说明书通篇中各处出现的短语“在一个实施例中”或“在实施例中”不一定全部指的是同一实施例。而且，特定特征、结构、或特性可按照任何合适的方式在一个或多个实施例中组合。
图1中示出了与示例性的芯片上系统（SoC）100相对应的体系结构。SoC100包括一个或多个处理器芯102，每个处理器芯102包括耦合至存储器结构106的本地高速缓存104。SoC100还包括耦合至存储器110的一个或多个加速器108，存储器110又经由核接口112耦合至存储器结构106。存储器结构106还包括存储器接口114和朝南接口116。存储器接口114便于与动态随机存取存储器（DRAM）118的通信。
朝南接口116提供存储器结构与IO结构120之间的互连。IO结构120支持与各个IO设备（通过设备122和124示出）的输入/输出（I/O）通信，各个IO设备分别耦合至相应的存储器126和128。IO结构120还提供静态随机存取存储器（SRAM）130与系统组件的余下部分之间的接口。
在SoC100的操作期间，各个系统组件可访问由其它组件/设备保持或提供的SoC资产。例如，处理器102可访问DRAM118、加速器108、存储器110、设备124、存储器128以及SRAM130中的每一个，如相应的通信路径设备132、134、136、138、140和142所描绘的。类似地，各个IO设备可访问诸如设备和存储器资源之类的其它资产，如通信路径144、146、148、150和152所描绘的。
处理器核、加速器以及设备彼此交互以处理由SoC100处理的工作负荷。该交互通过访问与核、加速器和设备相关联的存储器和存储资源和/或寄存器以及诸如DRAM118、SRAM130等等之类的公共存储器资源而部分地得以促进。发起这样的系统资源访问请求的组件在本申请中被称为“发起方”。
如图1的体系结构中可见的，诸如处理器核102和加速器108之类的一些发起方包括构建到SoC100中的内部组件，而诸如IO设备122和124之类的其它发起方可以在SoC内部或外部（取决于它们的特定功能）。可通过SoC中的内部或外部发起方来尝试访问内部或外部资源的软件和固件实体也在SoC外部。因此，不同的可信赖程度的工作负荷可同时执行。
SoC100包括必须得到保护以避免遭到未经授权访问的数据和硬件资产，诸如配置寄存器、范围寄存器等等。当前，对于每个SoC，对这些数据和硬件资产的控制由该SoC的特定体系结构以自组织和零碎的方式来处理。以前，在SoC结构和接口中不存在对毫无疑义地确定发起方的特权的全面支持。
SoC体系结构的进来发展已经引入了支持横跨内部（例如经由存储器结构106）和外部（例如经由IO结构120）存储器资源的一致性的存储器和IO结构。这通过存储器访问和一致性框架而部分地得以促进。在一些实施例中，该框架用于限定统一的访问控制体系结构，该统一的访问控制体系结构可横跨SoC体系结构实现以按照一致的方式来支持对资源的访问。在一个实施例中，存储器结构106和IO结构120快速通道互连（QPI）框架。一般而言，存储器结构和IO结构中的每一个包括具有相应的控制逻辑的互连，该控制逻辑用于促进连接至互连的设备与资源之间的事务。在一个实施例中，安全属性被分配给主体/发起方，且用于确定发起方的访问权限（即读、写、不可访问等等）。发起方或SAI的这些安全属性表示用于作出访问决策的发起方的不可变的属性。在一个实施例中，这些安全属性由SoC硬件产生，并且必须伴随每次事务。在一个实施例中，将读取和写入访问策略寄存器用于实现策略。此外，在一个实施例中，采用控制策略寄存器，该控制策略寄存器确定什么实体或多个实体可配置读取和写入策略寄存器。
图2示出基于SAI的安全方案的示例性实现的概览。在该示例下，示出发起方I0、I1、……、In访问对象O0、O1、……、On。用于对耦合至存储器结构106的对象的访问（即基于结构的访问）的访问控制经由存储器结构读取和写入策略寄存器200和202得以促进。类似地，用于对诸如IO设备之类的外部目标的访问（即基于目标的访问）的访问控制经由读取和写入策略寄存器204和206得以促进。
在图2的示例中，主体S0想要对耦合至存储器结构106的对象O0（未示出）执行读取访问。发起方I0、I1、……、In中的每一个被分配一组安全属性SA，该组安全属性SA定义了如由SAI安全方案经由相关联的策略寄存器所实行的每个发起方的访问权限。如下文中更详细描述那样，影响适用于主体的该组安全属性SA的信息与由该主体发起的每个访问消息一起被转发。策略寄存器存储安全属性数据，用于安全地控制对相应对象的访问。如果发起方主体的安全属性匹配访问一对象的安全属性，则允许进行该事务。反之，如果发起方主体没有正确的安全属性（如经由与其访问消息一起转发的SAI信息而标识），则该事务被拒绝，并向发起方主体返回相应的消息。
访问控制体系结构
如上所述，定义了术语“发起方安全属性（SAI）”来表示用于进行访问决策的主体或发起方的不可变属性。在一个实施例中，这些属性由硬件实体产生，且伴随由相应的主体或发起方发起的每个事务。与源ID不同，SAI在桥之间不会改变；它们保持直至策略实行时。策略寄存器用于定义对资产的读取和写入访问的策略，且用于限制能配置或更新这些策略的实体。在一个实施例中，访问控制体系结构由以下构建块组成：SAI、SAI产生器、SAI映射器、读取策略寄存器、写入策略寄存器以及控制策略寄存器。此外，在一个实施例中，使用包装器来针对外部端口实行SAI，以确保它们的访问被正确地表征。
SAI
发起方的安全属性或SAI表示发起方（和主体）的、被检查以确定对SoC平台中的目标的访问权的不可变属性。在一个实施例中，这些属性包括角色、设备模式和系统模式。发起方可具有这些属性的任何组合。角色被分配给具有类似特权的一组主体/发起方。角色是静态的且由SoC体系结构分配。在一个实施例中，角色到主体/发起方的映射可以是以下项中的任一个：
R[0..n]->S[0..n]:每个主体/发起方可能具有其自己唯一的角色。
R[0]->S[0..n]:多个主体/发起方可能分在同一角色下。
R[0..n]->S[0]:多个角色可被分配给同一主体/发起方。
设备模式是动态的，并且捕捉设备的当前内部模式。例如，该模式可以是安全或正常模式。系统模式是动态的，并表明由处理器核驱动的模式。在一个实施例中，处理器核是基于Intel32或64位体系结构（在本产业内称为IA）的IA核。例如，系统模式可以处于SMM（系统管理模式）或安全模式，等等。此外，对于多线程发起方，定义用于指示当前线程的上下文属性；这些属性将会伴随SAI。
SAI产生器
SAI是由SoC硬件产生并由输入参数包括角色、设备以及系统模式的函数产生的编码。SAI的解释对于每个SoC是专属的，并且由SoC体系结构定义。作为示例实现，在示例7位SAI编码下，位6被设置为1可表明由处理器核进行的访问。如果位6被设置为0，则位5-0可用于编码设备访问。例如，1000001b表示IA核访问，并且0010000b表示设备访问。当然，这仅仅是示例性的，因为SAI编码的多个位及其格式可由该体系结构来配置。
SAI映射器
在一些SoC中，I/O设备连接至非厂商（即并未该SoC的厂商）或传统厂商结构。例如，一些SoC可包含OCP（开放核协议）、AMBA（高级微控制器总线体系结构）、IOSF（英特尔芯片上系统结构）或其他专有总线协议。SAI映射器负责将伴随由SoC厂商的标准结构中的代理产生的事务的安全属性或SAI映射至可在SoC专属设备域（例如OCP域）中解释的安全属性。类似地，对于由非提供商结构中的设备产生的上游事务，由设备产生的安全属性必须被映射至可在存储器/一致性和IOSF域中解释的SAI。典型地，这些映射器可通过将一个结构协议映射至另一结构协议的桥来实现。在一些实施例中，这些映射器在硬件中安全地映射，并且不可被操纵。
SAI映射器的示例性实现在图5中示出。在此示例中，诸如OCP、AMBA、IOSF等等之类的非厂商或传统厂商总线500经由桥502耦合至IO结构120。具有存储器506的一个或多个设备504耦合至总线500，其中对这些设备的访问是根据由总线502执行的协议。同时，对访问连接至SoC100中的存储器结构106和IO结构120的资产和资源的事务实现不同的协议。为了促进连接至总线500和SoC100的设备之间的事务，桥502采用SAI映射器508来映射两个协议之间的SAI数据。
读取和写入策略寄存器
读取和写入策略寄存器包含由SoC体系结构针对每个发起方定义的读取和写入许可。伴随该交易的SAI作为策略寄存器的索引。作为示例，在一个实施例中，在存储器结构中定义了32位的读取和写入策略寄存器。相应的一对读取和写入策略寄存器300和302在图3中示出，其中1表示访问得到允许，而0表示访问被拒绝。一般而言，SAI宽度是n位。n的值可能在代与代之间改变，和/或在产品之间不同。在一个实施例中，编码空间是2^(n-1)，其中n位中的一位用于区分核与设备编码。使用32位寄存器仅仅是示例性的，因为实际编码一般将是产品专属的。对发起方的SAI分配是灵活的，并且取决于特定产品。例如，可以针对每个发起方存在一个SAI或每个发起方多个SAI，或将多个发起方分组成一个SAI。
上述采用位向量并利用32位寄存器的示例仅仅是用于实现读取和写入许可的一种技术。也可容易地采用其他技术，包括采用更长或更短位向量的方案、包括利用一个或多个寄存器或模拟存储机制实现的许可规则的分层的方案、以及可通过硬件、微代码、固件等等实现的各种其他许可逻辑。
控制策略寄存器
控制策略寄存器的内容定义被允许配置读取和写入策略寄存器的受信任实体。控制策略寄存器是自引用（self-referential）寄存器；控制策略寄存器中指定的SAI被允许修改读取和写入寄存器策略以及重写控制策略寄存器的内容。通过允许单个受信任实体配置控制策略寄存器，其含义是对策略寄存器的访问被锁定至所有其他代理。由SAI在控制策略寄存器中指定的实体可选择对能配置策略寄存器以使其超越加电/重启时加载的初始值的代理的组进行扩展，或者受信任实体可向控制策略寄存器写入0，从而将其锁定直至下一次系统重启/加电。这提供了SoC体系结构执行锁定策略寄存器直至下一次重启或允许该策略在运行时间由受信任实体更新的灵活性。图4中示出了示例性的32位控制策略寄存器400。
图6描绘安全地实行对存储器的设备访问的示例。在该示例下，设备122发起访问DRAM118的事务（例如读取或写入）。在I/O桥152处，经由桥硬件产生适当的SAI；这些SAI将与事务消息一起横跨接口转发，直至到达适用的安全实行实体（在此情况下为存储器结构106中的策略寄存器156）。在策略寄存器156处，将根据事务类型（例如读取或写入）依据适用的策略寄存器对SAI进行检查和评估。
本申请中公开的SAI安全访问实行方案提供优于当前方法的许多优势。它定义了可横跨SoC设计一致地采用的一致的访问控制构建块，诸如SAI产生器、SAI映射器、策略寄存器等等。它按照一致的方式应用于SoC结构。这些益处是通过将不变的属性（SAI）与每个事务相关联来实现的。通过在现有的事务消息格式内转发SAI数据，可在诸如QPI之类的现有的互连框架内实现对添加访问安全手段的支持。SoC可使用SAI信息来对由以SoC资产（诸如存储器、非计算核寄存器、I/O设备等等）为目标的所有发起方产生的事务实行访问控制。SAI可用于在处理器运行在特定模式下时允许对专属I/O设备的存储器区域的排它访问，或允许对SoC资产的排它访问。访问控制体系结构是允许评估一致和模块化的框架内的所有访问控制决策的新的功能强大的范例。通过横跨互连不变地传输SAI信息，我们简化了访问控制断言的设计、调试以及验证，因为发起方安全角色横跨缓冲事务的所有微体系结构立即可用。
所示出的本发明的实施例的以上描述（包括摘要中描述的内容）不旨在穷举本发明或将本发明限制为所公开的精确形式。虽然本文中为了说明目的描述了本发明的特定实施例和示例，但本领域普通技术人员将认识到，在本发明范围内的各种等价修改是可能的。
鉴于以上详细描述，可对本发明作出这些修改。所附权利要求中所使用的术语不应当被理解成将本发明限制为在说明书和附图中公开的具体实施例。相反，本发明的范围应当完全根据所附权利要求书来确定，权利要求书应当根据权利要求解释的既定规则来理解。

Claims (20)

1.一种方法，包括：
在具有一个或多个处理核、通过其对处理核和存储器资源进行访问的存储器互连、以及耦合至所述存储器接口组件以向一个或多个IO设备提供IO接口的输入/输出（IO）互连的计算机系统中，
实行安全访问机制，在所述安全访问机制下，由发起方设备发起的访问目标资源的事务包括定义与所述发起方设备相关联的访问特权的安全属性，所述安全属性依据针对所述目标资源定义的访问策略而被评估；以及
如果所述安全属性表明所述发起方设备对所述目标资源的访问得到所述访问策略许可，则允许所述事务进行。
2.如权利要求1所述的方法，其特征在于，还包括采用系统硬件来响应于所述系统中的事务的发起以产生安全属性。
3.如权利要求1所述的方法，其特征在于，访问策略经由读取和写入策略寄存器来实行。
4.如权利要求1所述的方法，其特征在于，还包括采用单个受信任实体来控制对策略数据进行访问的访问权。
5.如权利要求1所述的方法，其特征在于，所述存储器互连包括采用存储器一致性的存储器结构。
6.如权利要求1所述的方法，其特征在于，所述IO互连包括IO结构。
7.如权利要求1所述的方法，其特征在于，所述系统包括芯片上系统（SoC），所述芯片上系统包括构成所述存储器互连的存储器结构和构成所述IO互连的IO结构。
8.如权利要求1所述的方法，其特征在于，还包括通过以下操作来实行所述安全访问机制：对所述系统中的每个发起方设备分配访问角色，每个角色定义与所述角色相关联的访问特权，其中与由给定发起方发起的事务一起提供的安全属性包括标识与所述发起方设备相关联的角色的信息。
9.如权利要求1所述的方法，其特征在于，所述存储器接口组件和所述IO接口组件中的至少一个采用第一协议，且所述系统包括采用第二协议的接口组件，所述方法还包括在所述第一和第二协议之间映射安全属性。
10.一种芯片上系统（SoC），包括：
存储器结构，包括存储器接口，存储器可操作耦合至所述存储器接口；
一个或多个处理核，操作耦合至所述存储器结构；
输入/输出（IO）结构，经由接口操作耦合至所述存储器结构，所述IO结构包括对多个IO设备的接口；以及
安全访问机制，在所述安全访问机制下，与由发起方设备发起的访问所述SoC中的目标资源的事务相关联的资源访问请求包括定义与所述发起方设备相关联的访问特权的安全属性，所述安全属性依据针对所述目标资源定义的访问策略而被评估以确定所述事务是否被许可，
其中所述发起方设备包括能经由所述SoC发起事务的设备，包括所述SoC中的内部设备和操作耦合至所述SoC的接口的IO设备，并且其中目标资源包括所述SoC中包括的存储器和寄存器资源、耦合至所述存储器结构和IO结构的存储器、以及经由所述IO设备能访问的存储器和寄存器资源。
11.如权利要求10所述的SoC，其特征在于，还包括被配置成存储读取和写入许可数据的读取和写入策略寄存器，所述读取和写入许可数据用于基于与涉及对目标资源的读取或写入访问的事务相关联的安全属性来确定所述事务是否被允许。
12.如权利要求11所述的SoC，其特征在于，还包括控制策略寄存器，所述控制策略寄存器被配置成存储标识受信任实体的数据，所述受信任实体被允许配置所述读取和写入策略寄存器。
13.如权利要求10所述的SoC，其特征在于，还包括基于硬件的机制，所述基于硬件的机制用于产生由发起方设备发起的涉及经由所述SoC访问目标资源的每个事务的安全属性。
14.如权利要求10所述的SoC，其特征在于，所述存储器结构和IO结构采用第一协议，所述SoC还包括：
总线，经由相应的接口或桥耦合至所述存储器结构或IO结构中的一个，所述总线采用第二协议；以及
映射机制，配置成在所述第一和第二协议之间映射安全属性信息。
15.如权利要求10所述的SoC，其特征在于，所述安全访问机制采用基于角色的访问方案，在所述基于角色的访问方案下，访问特权与相应的角色相关联，并且每个发起方设备被分配访问角色，而且其中与发起方设备相关联的访问角色可通过与由所述设备发起的事务相关联的安全属性来标识。
16.一种计算机系统，包括：
芯片上系统（SoC），包括：
存储器结构，包括存储器接口和核接口；
一个或多个处理核，经由所述核接口操作耦合至所述存储器结构；
输入/输出（IO）结构，经由接口操作耦合至所述存储器结构；
以及
存储器，经由所述存储器接口操作耦合至所述存储器结构；以及
多个IO设备，操作耦合至所述IO结构，
其中所述SoC还包括安全访问机制，在所述安全访问机制下，与由发起方设备发起的访问所述SoC中的目标资源的事务相关联的资源访问请求包括定义与所述发起方设备相关联的访问特权的安全属性，所述安全属性依据针对所述目标资源定义的访问策略而被评估以确定所述事务是否被许可，
其中所述发起方设备包括能经由所述SoC发起事务的设备，包括所述SoC中的内部设备和通过接口连接至所述IO结构的IO设备，并且其中目标资源包括所述SoC中包括的存储器和寄存器资源、耦合至所述存储器结构和IO结构的存储器、以及经由所述IO设备能访问的存储器和寄存器资源。
17.如权利要求16所述的计算机系统，其特征在于，所述存储器结构和IO结构采用第一协议，所述系统还包括：
采用第二协议的总线，经由桥操作耦合至所述IO结构；以及
所述桥中的映射器，在所述第一和第二协议之间映射安全属性数据。
18.如权利要求16所述的计算机系统，其特征在于，还包括基于硬件的机制，所述基于硬件的机制用于产生由所述计算机系统中的发起方设备发起的每个事务的安全属性。
19.如权利要求16所述的系统，其特征在于，还包括一个或多个读取和写入策略寄存器，所述一个或多个读取和写入策略寄存器被配置成存储用于实行访问策略的数据。
20.如权利要求16所述的系统，其特征在于，所述安全属性由系统硬件自动产生并且不变。
CN201180045940.7A 2010-09-24 2011-09-26 用于在计算机系统中实行资源访问控制的方法 Active CN103124975B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/890,040 US8789170B2 (en) 2010-09-24 2010-09-24 Method for enforcing resource access control in computer systems
US12/890,040 2010-09-24
PCT/US2011/053216 WO2012040691A1 (en) 2010-09-24 2011-09-26 Method for enforcing resource access control in computer systems

Publications (2)

Publication Number Publication Date
CN103124975A true CN103124975A (zh) 2013-05-29
CN103124975B CN103124975B (zh) 2016-02-10

Family

ID=45872086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180045940.7A Active CN103124975B (zh) 2010-09-24 2011-09-26 用于在计算机系统中实行资源访问控制的方法

Country Status (5)

Country Link
US (2) US8789170B2 (zh)
JP (1) JP5636501B2 (zh)
CN (1) CN103124975B (zh)
TW (2) TWI606359B (zh)
WO (1) WO2012040691A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107250994A (zh) * 2015-02-19 2017-10-13 高通股份有限公司 基于作用的高速缓存相干性总线业务控制
CN109643244A (zh) * 2016-09-23 2019-04-16 英特尔公司 映射安全策略组寄存器

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8789170B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Method for enforcing resource access control in computer systems
US9448847B2 (en) 2011-07-15 2016-09-20 Throughputer, Inc. Concurrent program execution optimization
US8930602B2 (en) 2011-08-31 2015-01-06 Intel Corporation Providing adaptive bandwidth allocation for a fixed priority arbiter
US9021156B2 (en) 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8711875B2 (en) 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US8713240B2 (en) 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8805926B2 (en) 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
US8713234B2 (en) 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
WO2013095411A1 (en) * 2011-12-21 2013-06-27 Intel Corporation INCORPORATING ACCESS CONTROL FUNCTIONALITY INTO A SYSTEM ON A CHIP (SoC)
US20130166672A1 (en) * 2011-12-22 2013-06-27 International Business Machines Corporation Physically Remote Shared Computer Memory
US8935775B2 (en) * 2012-06-28 2015-01-13 Intel Corporation Method and apparatus for dishonest hardware policies
US9285865B2 (en) 2012-06-29 2016-03-15 Oracle International Corporation Dynamic link scaling based on bandwidth utilization
US20140040526A1 (en) * 2012-07-31 2014-02-06 Bruce J. Chang Coherent data forwarding when link congestion occurs in a multi-node coherent system
WO2014041395A1 (en) 2012-09-12 2014-03-20 Freescale Semiconductor, Inc. System-on-chip device, method of peripheral access and integrated circuit
WO2014080248A1 (en) 2012-11-23 2014-05-30 Freescale Semiconductor, Inc. System on chip
FR3003054B1 (fr) * 2013-03-06 2016-08-19 Sagem Defense Securite Procede et dispositif de filtrage de transactions pour systeme sur puce
US8959576B2 (en) * 2013-03-14 2015-02-17 Intel Corporation Method, apparatus, system for qualifying CPU transactions with security attributes
EP2808818B1 (en) * 2013-05-29 2016-07-13 Nxp B.V. Processing system
WO2015008112A1 (en) * 2013-07-18 2015-01-22 Freescale Semiconductor, Inc. System on chip and method therefor
ITBS20130173A1 (it) 2013-11-22 2015-05-23 Carlo Braga Garza chirurgica
US10454970B2 (en) * 2014-06-30 2019-10-22 Vescel, Llc Authorization of access to a data resource in addition to specific actions to be performed on the data resource based on an authorized context enforced by a use policy
US9690719B2 (en) 2014-09-11 2017-06-27 Nxp Usa, Inc. Mechanism for managing access to at least one shared integrated peripheral of a processing unit and a method of operating thereof
US9785223B2 (en) 2014-12-25 2017-10-10 Intel Corporation Power management in an uncore fabric
US11200345B2 (en) 2015-07-29 2021-12-14 Hewlett Packard Enterprise Development Lp Firewall to determine access to a portion of memory
US10628373B2 (en) * 2015-12-01 2020-04-21 Marvell International Ltd. Systems and methods for transmitting an access request via a flexible register access bus
US10613991B2 (en) 2016-08-01 2020-04-07 Hewlett Packard Enterprise Development Lp Transparent routers to provide services
US10795742B1 (en) 2016-09-28 2020-10-06 Amazon Technologies, Inc. Isolating unresponsive customer logic from a bus
US10223317B2 (en) 2016-09-28 2019-03-05 Amazon Technologies, Inc. Configurable logic platform
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) * 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric
JP2020504393A (ja) * 2017-01-10 2020-02-06 ルネサス エレクトロニクス アメリカ インコーポレイテッドＲｅｎｅｓａｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｍｅｒｉｃａ Ｉｎｃ． セキュリティアーキテクチャおよび方法
US10387336B2 (en) * 2017-03-24 2019-08-20 Micron Technology, Inc. Memory protection based on system state
US11100023B2 (en) * 2017-09-28 2021-08-24 Intel Corporation System, apparatus and method for tunneling validated security information
CN108197503B (zh) * 2017-12-15 2020-09-15 杭州中天微系统有限公司 一种为间接访问存储控制器增加保护功能的装置
CN108062486B (zh) 2017-12-15 2020-09-15 杭州中天微系统有限公司 一种针对间接访问存储控制器的存储保护装置
US11281595B2 (en) * 2018-05-28 2022-03-22 Intel Corporation Integration of disparate system architectures using configurable isolated memory regions and trust domain conversion bridge
FR3089322B1 (fr) 2018-11-29 2020-12-18 St Microelectronics Rousset Gestion des restrictions d’accès au sein d’un système sur puce
FR3103586B1 (fr) 2019-11-22 2023-04-14 St Microelectronics Alps Sas Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103584B1 (fr) 2019-11-22 2023-05-05 St Microelectronics Alps Sas Procédé de gestion du débogage d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103585B1 (fr) 2019-11-22 2023-04-14 Stmicroelectronics Grand Ouest Sas Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
US11783042B2 (en) 2020-06-17 2023-10-10 Qualcomm Incorporated Access control system and method for isolating mutually distrusting security domains
CN112511569B (zh) * 2021-02-07 2021-05-11 杭州筋斗腾云科技有限公司 网络资源访问请求的处理方法、系统及计算机设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639666A (zh) * 2002-03-08 2005-07-13 飞思卡尔半导体公司 具有外围设备访问保护的数据处理系统及其方法
US20050278551A1 (en) * 2004-05-28 2005-12-15 International Business Machines Corporation Method for system level protection of field programmable logic devices
US20060129747A1 (en) * 2002-11-05 2006-06-15 Wolf-Dietrich Weber Method and apparatus for a configurable protection architecture for on-chip systems
US20080052532A1 (en) * 2006-08-25 2008-02-28 Texas Instruments Incorporated Methods and systems involving secure ram
US20090049220A1 (en) * 2007-05-10 2009-02-19 Texas Instruments Incorporated Interrupt-related circuits, systems, and processes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7412588B2 (en) * 2003-07-25 2008-08-12 International Business Machines Corporation Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus
EP1709536A2 (en) 2004-01-15 2006-10-11 Vir2us, Inc. Isolated multiplexed multi-dimensional processing in a virtual processing space having virus, spyware, and hacker protection features
ATE421823T1 (de) 2004-08-12 2009-02-15 Koninkl Philips Electronics Nv Integrierte schaltung und verfahren zur paketvermittlungssteuerung
KR101340176B1 (ko) 2005-08-25 2013-12-10 실리콘 이미지, 인크. 스마트 스케일러블 스토리지 스위치 아키텍처
US7434033B2 (en) 2006-04-14 2008-10-07 International Business Machines Corporation Placing a processor into a gradual slow mode of operation in response to a detected livelock condition within a processor pipeline
US7774723B2 (en) * 2007-03-09 2010-08-10 Mips Technologies, Inc. Protecting trade secrets during the design and configuration of an integrated circuit semiconductor design
US8392667B2 (en) 2008-12-12 2013-03-05 Nvidia Corporation Deadlock avoidance by marking CPU traffic as special
US8789170B2 (en) 2010-09-24 2014-07-22 Intel Corporation Method for enforcing resource access control in computer systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639666A (zh) * 2002-03-08 2005-07-13 飞思卡尔半导体公司 具有外围设备访问保护的数据处理系统及其方法
US20060129747A1 (en) * 2002-11-05 2006-06-15 Wolf-Dietrich Weber Method and apparatus for a configurable protection architecture for on-chip systems
US20050278551A1 (en) * 2004-05-28 2005-12-15 International Business Machines Corporation Method for system level protection of field programmable logic devices
US20080052532A1 (en) * 2006-08-25 2008-02-28 Texas Instruments Incorporated Methods and systems involving secure ram
US20090049220A1 (en) * 2007-05-10 2009-02-19 Texas Instruments Incorporated Interrupt-related circuits, systems, and processes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107250994A (zh) * 2015-02-19 2017-10-13 高通股份有限公司 基于作用的高速缓存相干性总线业务控制
CN109643244A (zh) * 2016-09-23 2019-04-16 英特尔公司 映射安全策略组寄存器
CN109643244B (zh) * 2016-09-23 2023-08-18 英特尔公司 映射安全策略组寄存器

Also Published As

Publication number Publication date
TWI541675B (zh) 2016-07-11
US9112867B2 (en) 2015-08-18
TWI606359B (zh) 2017-11-21
JP2013537347A (ja) 2013-09-30
US8789170B2 (en) 2014-07-22
CN103124975B (zh) 2016-02-10
US20140298408A1 (en) 2014-10-02
TW201642159A (zh) 2016-12-01
US20120079590A1 (en) 2012-03-29
JP5636501B2 (ja) 2014-12-03
WO2012040691A1 (en) 2012-03-29
TW201224838A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
CN103124975B (zh) 用于在计算机系统中实行资源访问控制的方法
Petroni Jr et al. An Architecture for Specification-Based Detection of Semantic Integrity Violations in Kernel Dynamic Data.
CN110310205B (zh) 一种区块链数据监控方法、装置、设备和介质
CN102667719B (zh) 基于资源属性控制资源访问
US8719925B1 (en) Content-addressable memory based enforcement of configurable policies
CN102541765A (zh) 处理器主存储器的存储器内容的安全保护
CN104700026A (zh) 基于java字节码插桩和java方法挂钩检测java沙箱逃逸攻击
CN102667712A (zh) 用于同时定义和实行访问控制和完整性策略的系统、方法和装置
CN108154032A (zh) 一种基于可信执行环境的具有内存完整性保障功能的计算机系统信任根构建方法
CN101395587B (zh) 防止可执行程序被修改
LeMay et al. Network-on-chip firewall: Countering defective and malicious system-on-chip hardware
Piromsopa et al. Survey of protections from buffer-overflow attacks
CN100501635C (zh) 数据完整性保护方法
CN115309673A (zh) 动态存储器保护设备、系统和方法
Jaeger Reference Monitor.
EP2211285A1 (en) Secured data processing device
Hadavi et al. Software security; a vulnerability activity revisit
Abawajy SQLIA detection and prevention approach for RFID systems
Liu et al. A buffer overflow detection and defense method based on RISC-V instruction set extension
CN114035886A (zh) 一种针对内核数据的容器安全加固系统及方法
Podebrad et al. List of criteria for a secure computer architecture
Yao et al. Proactive Firmware Security Development
Chang et al. Implementing a hardware‐assisted memory management mechanism for arm platforms using the b method
Shirazi A new model for secure software development.
Wang A rule-based approach for rootkit detection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant