FR3103585B1 - Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant - Google Patents

Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant Download PDF

Info

Publication number
FR3103585B1
FR3103585B1 FR1913126A FR1913126A FR3103585B1 FR 3103585 B1 FR3103585 B1 FR 3103585B1 FR 1913126 A FR1913126 A FR 1913126A FR 1913126 A FR1913126 A FR 1913126A FR 3103585 B1 FR3103585 B1 FR 3103585B1
Authority
FR
France
Prior art keywords
chip
peripherals
microcontroller
managing
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
FR1913126A
Other languages
English (en)
Other versions
FR3103585A1 (fr
Inventor
Daniel Olson
Loic Pallardy
Nicolas Anquet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
STMicroelectronics Alps SAS
STMicroelectronics Grand Ouest SAS
Original Assignee
STMicroelectronics Rousset SAS
STMicroelectronics Alps SAS
STMicroelectronics Grand Ouest SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS, STMicroelectronics Alps SAS, STMicroelectronics Grand Ouest SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1913126A priority Critical patent/FR3103585B1/fr
Priority to US17/100,505 priority patent/US11876732B2/en
Priority to CN202011322375.1A priority patent/CN112835846A/zh
Publication of FR3103585A1 publication Critical patent/FR3103585A1/fr
Application granted granted Critical
Publication of FR3103585B1 publication Critical patent/FR3103585B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

Système sur puce, comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves. Une première ressource esclave particulière (PH4) coopère avec un élément (EL4) du système sur puce, par exemple un générateur de signal d’horloge, et cet élément EL4 a les mêmes droits d’accès que ceux de la première ressource esclave particulière correspondante. Figure pour l’abrégé : Fig 19
FR1913126A 2019-11-22 2019-11-22 Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant Active FR3103585B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1913126A FR3103585B1 (fr) 2019-11-22 2019-11-22 Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
US17/100,505 US11876732B2 (en) 2019-11-22 2020-11-20 Method for managing the configuration of access to peripherals and their associated resources of a system on chip, and corresponding system on chip
CN202011322375.1A CN112835846A (zh) 2019-11-22 2020-11-23 片上系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1913126 2019-11-22
FR1913126A FR3103585B1 (fr) 2019-11-22 2019-11-22 Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant

Publications (2)

Publication Number Publication Date
FR3103585A1 FR3103585A1 (fr) 2021-05-28
FR3103585B1 true FR3103585B1 (fr) 2023-04-14

Family

ID=70295215

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1913126A Active FR3103585B1 (fr) 2019-11-22 2019-11-22 Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant

Country Status (3)

Country Link
US (1) US11876732B2 (fr)
CN (1) CN112835846A (fr)
FR (1) FR3103585B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103585B1 (fr) 2019-11-22 2023-04-14 Stmicroelectronics Grand Ouest Sas Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103586B1 (fr) 2019-11-22 2023-04-14 St Microelectronics Alps Sas Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103584B1 (fr) 2019-11-22 2023-05-05 St Microelectronics Alps Sas Procédé de gestion du débogage d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3142570A1 (fr) * 2022-11-25 2024-05-31 STMicroelectronics (Alps) SAS Système sur puce comportant un système d’isolation des ressources et procédé de gestion de l’isolation des ressources correspondant.

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919255A (en) 1997-03-12 1999-07-06 Texas Instruments Incorporated Method and apparatus for processing an interrupt
US6145041A (en) 1998-04-24 2000-11-07 Alcatel Usa Sourcing, Lp Remote multi-level control bus
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
US7228440B1 (en) 2002-02-13 2007-06-05 Lsi Corporation Scan and boundary scan disable mechanism on secure device
US7023979B1 (en) * 2002-03-07 2006-04-04 Wai Wu Telephony control system with intelligent call routing
US7421478B1 (en) 2002-03-07 2008-09-02 Cisco Technology, Inc. Method and apparatus for exchanging heartbeat messages and configuration information between nodes operating in a master-slave configuration
US7010722B2 (en) 2002-09-27 2006-03-07 Texas Instruments Incorporated Embedded symmetric multiprocessor system debug
US20030108030A1 (en) 2003-01-21 2003-06-12 Henry Gao System, method, and data structure for multimedia communications
GB0301448D0 (en) * 2003-01-22 2003-02-19 Falanx Microsystems As Microprocessor systems
US20040158784A1 (en) 2003-02-06 2004-08-12 Transwitch Corporation Microprocessor based self-diagnostic port
US7039894B2 (en) 2003-04-28 2006-05-02 International Business Machines Corporation Method, system and program product for specifying and using dials having phased default values to configure a simulated or physical digital system
US20050188248A1 (en) 2003-05-09 2005-08-25 O'brien John Scalable storage architecture
US20050235281A1 (en) 2004-04-19 2005-10-20 Telefonaktiebolaget L M Ericsson (Publ) Combined software installation package
FR2880963B3 (fr) 2005-01-19 2007-04-20 Atmel Corp Points d'arrets logiciels destines a etre utilises avec des dispositifs a memoire
US7542784B2 (en) * 2005-02-25 2009-06-02 Kleer Semiconductor Corporation High quality, low power, wireless audio system
US7515831B2 (en) 2005-02-25 2009-04-07 O2Micro International Ltd. System and method for auto-configuring a telecommunication device with an embedded controller
US20070116023A1 (en) 2005-11-23 2007-05-24 Broadcom Corporation Method and apparatus for dynamically configuring a generic processing module
US7554357B2 (en) 2006-02-03 2009-06-30 Lattice Semiconductor Corporation Efficient configuration of daisy-chained programmable logic devices
JP4982811B2 (ja) 2006-08-30 2012-07-25 コニカミノルタアドバンストレイヤー株式会社 光学素子成形装置
US8160056B2 (en) * 2006-09-08 2012-04-17 At&T Intellectual Property Ii, Lp Systems, devices, and methods for network routing
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
US8151118B2 (en) 2007-01-29 2012-04-03 Microsoft Corporation Master-slave security devices
JP2008206038A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 分周回路
US8706914B2 (en) 2007-04-23 2014-04-22 David D. Duchesneau Computing infrastructure
US7870455B2 (en) 2007-12-12 2011-01-11 Infineon Technologies Ag System-on-chip with master/slave debug interface
US8254355B2 (en) * 2008-09-17 2012-08-28 Airhop Communications, Inc. Method and apparatus for utilizing a second receiver to establish time and frequency
US8234489B2 (en) 2009-07-15 2012-07-31 Arm Limited Set of system configuration registers having shadow register
US20110016310A1 (en) 2009-07-20 2011-01-20 Infineon Technologies Ag Secure serial interface with trusted platform module
US8516551B2 (en) 2010-07-28 2013-08-20 Intel Corporation Providing a multi-phase lockstep integrity reporting mechanism
US8682639B2 (en) * 2010-09-21 2014-03-25 Texas Instruments Incorporated Dedicated memory window for emulation address
US8789170B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Method for enforcing resource access control in computer systems
US9065799B2 (en) 2011-04-15 2015-06-23 Lockheed Martin Corporation Method and apparatus for cyber security
KR101766835B1 (ko) * 2011-05-04 2017-08-09 에스프린팅솔루션 주식회사 화상형성장치 및 그 제어 방법
US8954721B2 (en) 2011-12-08 2015-02-10 International Business Machines Corporation Multi-chip initialization using a parallel firmware boot process
US11144630B2 (en) 2011-12-30 2021-10-12 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US8995272B2 (en) * 2012-01-26 2015-03-31 Brocade Communication Systems, Inc. Link aggregation in software-defined networks
US20140006644A1 (en) 2012-06-28 2014-01-02 Lsi Corporation Address Remapping Using Interconnect Routing Identification Bits
GB2500074B (en) 2012-07-09 2014-08-20 Ultrasoc Technologies Ltd Debug architecture
US9091727B1 (en) * 2012-10-16 2015-07-28 Xilinx, Inc. Configuration and testing of multiple-die integrated circuits
FR3003054B1 (fr) 2013-03-06 2016-08-19 Sagem Defense Securite Procede et dispositif de filtrage de transactions pour systeme sur puce
US10440080B2 (en) 2013-10-18 2019-10-08 Telefonaktiebolaget Lm Ericsson (Publ) Software-defined media platform
US9842043B2 (en) 2014-02-18 2017-12-12 Hariprakash Agrawal System and method to implement an electronic document based automated testing of a software application
US10025746B2 (en) * 2014-12-20 2018-07-17 Intel Corporation High performance interconnect
US9727679B2 (en) * 2014-12-20 2017-08-08 Intel Corporation System on chip configuration metadata
US9430347B2 (en) 2014-12-23 2016-08-30 Intel Corporation Delayed authentication debug policy
US10037280B2 (en) 2015-05-29 2018-07-31 Qualcomm Incorporated Speculative pre-fetch of translations for a memory management unit (MMU)
US9946674B2 (en) 2016-04-28 2018-04-17 Infineon Technologies Ag Scalable multi-core system-on-chip architecture on multiple dice for high end microcontroller
US10372883B2 (en) 2016-06-24 2019-08-06 Scripps Networks Interactive, Inc. Satellite and central asset registry systems and methods and rights management systems
US10063389B2 (en) 2016-07-07 2018-08-28 Caterpillar Inc. Identifying and configuring multiple smart devices on a CAN bus
US10176131B1 (en) * 2017-09-27 2019-01-08 Xilinx, Inc. Controlling exclusive access using supplemental transaction identifiers
US10713062B2 (en) * 2017-12-07 2020-07-14 Dell Products, L.P. System and method for configuring an information handling system
FR3078439A1 (fr) * 2018-02-27 2019-08-30 Stmicroelectronics (Rousset) Sas Procede de gestion du routage de transactions entre des equipements sources, au moins un equipement cible, par exemple une memoire multiports, et systeme sur puce correspondant
US10990294B2 (en) * 2018-03-26 2021-04-27 Western Digital Technologies, Inc. Non-volatile storage system with multi-read mode
US10635622B2 (en) 2018-04-03 2020-04-28 Xilinx, Inc. System-on-chip interface architecture
FR3080198A1 (fr) * 2018-04-16 2019-10-18 Stmicroelectronics (Rousset) Sas Procede de gestion du routage de transactions entre au moins un equipement source et au moins un equipement cible, par exemple une memoire multiports, et systeme sur puce correspondant
TWI698752B (zh) * 2018-08-22 2020-07-11 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
TWM571980U (zh) * 2018-09-19 2018-12-21 聚晶半導體股份有限公司 雙鏡頭模組
FR3103584B1 (fr) 2019-11-22 2023-05-05 St Microelectronics Alps Sas Procédé de gestion du débogage d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103586B1 (fr) 2019-11-22 2023-04-14 St Microelectronics Alps Sas Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103585B1 (fr) 2019-11-22 2023-04-14 Stmicroelectronics Grand Ouest Sas Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant

Also Published As

Publication number Publication date
US20210160193A1 (en) 2021-05-27
US11876732B2 (en) 2024-01-16
CN112835846A (zh) 2021-05-25
FR3103585A1 (fr) 2021-05-28

Similar Documents

Publication Publication Date Title
FR3103585B1 (fr) Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
TWI718375B (zh) 基於區塊鏈的資料處理方法及設備
FR3103586B1 (fr) Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
CL2020000012A1 (es) Red de crédito basada en contratos inteligentes.
GB2564201A (en) Methods and systems for recording multiple transactions on a blockchain
BR9807738A (pt) Sistema compreendendo pelo menos um sistema de gerenciamento, sistema gerenciado mediador para administrar uma série de recursos representados por objetos gerenciados e processo de realização de uma operação de uma série de objetos gerenciados em um sistema gerenciado.
WO2019105138A1 (fr) Procédé de marquage de service, appareil et dispositif sous système multiservices
CN112016921B (zh) 交易处理方法、装置及设备
DE60029845D1 (de) System zum identifizieren der verhältnisse zwischen bestandteilen in aufgaben vom typ informations-wiederauffindung
TWI724299B (zh) 一種業務處理方法及設備
TWI720267B (zh) 支付業務執行的系統、方法及裝置
BR9406179A (pt) Método e aparelho para configurar sistemas
WO2021114949A1 (fr) Procédé, appareil, dispositif et système fondés sur une chaîne de blocs permettant de fournir un service
TW201915867A (zh) 虛擬卡的開卡方法、系統和支付系統、發卡系統
TW201941086A (zh) 一種資料快取方法、裝置及系統
WO2017222595A3 (fr) Dispositif et procédé pour gestion de cycle de vie de nfv
BR112019001776A2 (pt) aparelho e método e sistema de transmissão de informação de canal
FR3103584B1 (fr) Procédé de gestion du débogage d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
SG132685A1 (en) Protocol-independent asset trading system and methods
DE60004197D1 (de) Packetumleiteinrichtung
AR029419A1 (es) Un metodo para rastrear los recursos de una conexion en una red, un metodo para rastrear los recursos utilizados en una conexion de un sistema de red inalambrica, un nodo, una estructura de datos electronicamente accesible para organizar la informacion de utilizacion de recursos de una conexion, un
ATE331245T1 (de) Leistungssteuerungsverfahren für ein rechnersystem mit einer knotenpunktarchitektur
Bhingardive et al. IndoWordNet:: Similarity-Computing Semantic Similarity and Relatedness using IndoWordNet
TW201909077A (zh) 一種發送電子票券的方法及裝置
FR2844124B1 (fr) Carte d'interface de reseau minimisant le nombre d'interruptions et procede de generation d'interruptions

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210528

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5