JPS62274445A

JPS62274445A - マイクロ・コンピユ−タ・システムにおける特権保護方式

Info

Publication number: JPS62274445A
Application number: JP61118616A
Authority: JP
Inventors: Tatsuhiko Mizushima; 達彦水島
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-05-23
Filing date: 1986-05-23
Publication date: 1987-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明［産業上の利用分野］この発明は特権レベル方式により、システム・プログラ
ムをアプリケーション・プログラムの異常動作などから
保護し、システムの信頼性の向上を目的とするマイクロ
・コンピュータ・システムにおける特権保護方式に関す
るものである。

［従来の技術］第４図は従来の特権保護機構つきのマイクロ・コンピュ
ータ・システムの概略構成図であり、図において、（１
）はマイクロ・プロセッサ（以下、ＭＰＵと称す）、（
２）はＭＰＵ（１）の内部動作を制御するＭＰＵ制御ユ
ニット、（３）は現在ＭＰＩＪ（１）が実行しているプ
ログラムの特権レベルを保持する特権レベルレジスタ、
（４ａ）はメモリーの各ブロック及び入出力装置（以下
、ｌ１０と称す）に対応し、それらのアクセスが可能な
特権レベルの値を保持するアクセス権レジスタである。

（５ａ）は次にＭＰＵがアクセスしようとする対象がＩ
ｌｏであるか、メモリーであるか、メモリーであるなら
どのブロックであるかを示す情報をＭＰＵ制御ユニット
（２）から受は取り、アクセス権レジスタ（４ａ）の中
から対応するアクセス権情報を選び出し、アクセス権チ
ェック回路（６）に渡すセレクタである。このアクセス
権チェック回路（６）は特権レベルレジスタ（３）の内
容と次にＭＰＵ（１）がアクセスしようとするもののア
クセス権情報を比較し、そのアクセスが妥当なものであ
るか否かをチェックする。

（７）はＭＰＵ（１）に接続され、データやプログラム
を記・臣するメモリー、（８）はＭＰＵ（１）に接続さ
れるＩｌｏとそれを動作させるための周辺回路、（９）
は複数のＩｌｏの内からひとつを選択するためのアドレ
ス・デコード回路、（１０）はＭＰＵ（１）に接続され
るＩｌｏもしくはｌ１０群、（１１）はＭＰＵ（１）が
出力するアドレス情報やコントロール信号などをメモリ
ー（７）やｌ１０（８）への伝達するためのシステムバ
スである。

次いで動作について説明する。ＭＰＵ（１）があるプロ
グラムを実行中であるとき、ＭＰＵ内の特権レベルレジ
スタ（３）はそのプログラムの特権レベルの値を保持し
ている。この値はシステム・プログラムから他のプログ
ラムに制御が移るとき、システム・プログラムによっで
あるいはＭＰＵ制御ユニット（２）によって自動的に設
定される。

ＭＰＵ（１＞がメモリーをアクセスしようとする時、Ｍ
ＰＵ制御ユニット（２）はアクセスしようとしているメ
モリーか何番目のメモリーブロックに含まれているかを
示す情報をセレクタ（５ａ）に送り、アクセス権レジス
タ（４ａ）の中から必要とするアクセス権情報を選ばせ
、この情報と特権レベルレジスタ（３）の内容をアクセ
ス権チェック回路（６）で比較させ、その結果であるア
クセスの妥当性を示す情報を受は取る。

アクセスがだとうであると認められた場合、ＭＰＵ制御
ユニット（２）はシステムバス（１１）にアドレス情報
やコントロール信号を出力し、メモリーのアクセスを行
う。

アクセスが妥当でないと判断された場合、ＭＰＵ制御ユ
ニット（２）はこのアクセスを行わず、現在実行中のプ
ログラムの実行を中断し、システム・プログラムに制御
を移すなどの動作を行う。

メモリー（７）にはいろいろなプログラムやデータが記
憶されており、その中にはシテスムの基本的な動作をお
なうプログラムやアプリケーション・プログラム、ざら
にはユーザーが作成したプログラムなどが異なる領域に
同時に記憶されることがある。

この時、システム・プログラム以外のプログラムの異常
動作等によりシステム・プログラムやそれが必要とする
データなどが破壊されないようにするため、不要な情報
が記憶されているメモリーブロックには高い特権レベル
のプログラムでなくてはアクセスできないようなアクセ
ス権を設定しておき、システム・プログラム以外のプロ
グラムには低い特権レベルしか与えない。これにより、
メモリーに関してはシステムの信頼性向上を目的とした
特権保護機構が動く。

ＭＰＵ（１）がＩｌｏをアクセスしようとする場合もメ
モリーの場合と同様なアクセス権のチェックを行うが、
Ｉｌｏはブロック分けされていないため、従来の特権保
護方式では全てのＩｌｏに同一のアクセス権の設定しか
行えなかった。

ところが、Ｉｌｏにも多種多用な種類かおり、例えば、
ＭＰＵ（１）を介さずにメモリー（７）やｌ１０（１０
）相互間でデータの転送を行うためのダイレクト・メモ
リー・アクセス（以下、ＤＭＡと称す）のようにＨ／Ｗ
的にメモリー（７）の記′瞥情報を書き変える装置を制
御するＩｌｏもある。

このようなＩｌｏを、特権レベルの低いプログラムから
のアクセスを許可することは、メモリーに対する特権保
護機構を意味のないものにしてしまう。このため、通常
、特権レベルの低いプログラムはＩｌｏを直接アクセス
し、制御することは許されず、Ｉｌｏのアクセスは特権
レベルの高いシステム・プログラムなどだけが許可され
ていた。

［発明が解決しようとする問題点］従来のマイクロ・コンピュータ・システムにおける特権
保護方式は以上のように構成されているので、メモリー
上のデータについては個別にアク　、セス権を設定可能
であったが、Ｉｌｏに関しては全てのＩｌｏに一律に同
一条件のアクセスｆｌ定しか行えなかったので、ＤＭＡ
にメモリーマツピング制御のようにシステム・プログラ
ムをト１／Ｗから破壊可能なＩｌｏを持つシステムでは
、アプリケーション・プログラムにＩｌｏのアクセス権
を与えることはできなかった。このため、アプリケーシ
ョン・プログラムがシステム・プログラムのサブルーチ
ンなどを介さずにＩ１０操作を行うことはできず、ユー
ザーが独自のＩｌｏをシステムに追加することもできな
いなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、システムの信頼性を低下させることなくアプ
リケーション・プログラムが直接Ｉ１０を操作すること
を許可し、また、ユーザーが独自のＩｌｏをシステムに
追加し、独自のプログラムによりそのＩｌｏを操作でき
る特権保護方式を得ることを目的とする。

［問題点を解決するための手段］この発明に係る特権保護方式は、ＭＰＵがＩｌｏをアク
セスしようとする時、現在実行中のプログラムの特権レ
ベルをＭＰＵ外部へ伝達するとともに、その特権レベル
のプログラムがそのＩｌｏ・をアクセスすることが妥当
であるか否かをチェックするチェック回路を各ｌ１０毎
にあるいは複数個のＩ１０単位に具備したものである。

［作用］この発明における特権保護方式は、必要であれば各１１
０毎に異なるアクセス権レベルの設定を行えることによ
り、Ｉｌｏはアプリケーション・プログラムが直接操作
することができ、また、ユーザーか独白にＩｌｏを追加
し、独自のプログラムによりこの追加Ｉ１０を操作する
ことを可能とする。

［実施例１以下、この発明の一実施例を前記第４図と同一部分に同
一符号を付した第１図について説明する。

第１図において、（４）はメモリーの各ブロック毎に用
意され、そのメモリーブロックをアクごス可能な特権レ
ベルを指定するアクセス権レジスタ群、（５）はＭＰＵ
制御ユニット（２）から次にアクセスを行うメモリーブ
ロックのナンバー情報を１辞、それに対応したアクセス
権レジスタ群（４）の情報を選び出すセレクタである。

（１２）は各ｌ１０毎に、あるいは、いくつかのＩｌｏ
を含むＩ１０群毎に設けられたＩ１０アクセス権レジス
タ、（１３）はＭＰＵ（１）から出力された特権レベル
情報とアドレス情報により選択されたＩｌｏが持つＩ１
０アクセス権レジスタ（１２）の内容を比較し、アクセ
ス権の有無をチェックするＩ１０アクセス権チェック回
路である。

次に動作について説明する。ＭＰＵ（１）がＩｌｏをア
クセスしようとする時、ＭＰＵ制御ユニット（２）はＭ
ＰＵ（１）内部のアクセス権チェック回路（６）を使用
せず、無条件にＩ１０アクセスを行い、アクセスしよう
とするＩｌｏを選択するアドレス情報、Ｉｌｏを動作さ
せるコントロール信号などをＭＰＵ（１）の外部のシス
テムバス（１１）へ出力する。

ｌ１０群（８）内部のアドレス・デコード回路（９）は
システムバス（１１）よりアドレス情報を得、それによ
って、選択されたＩｌｏのみにセレクト信号を出力する
。ｌ１０（１０）はアドレス・デコード回路（９）から
のセレクト信号とＭＰＵ（１）からシステムバス（１１
）を介して伝達されたコントロール信号をもとに規定の
動作を行おうとするが、この時、Ｉ１０アクセス権チェ
ック回路（１３）の出力を参照し、動作を行うか否かを
決定する。

Ｉ１０アクセス権チェック回路（１３）にはこれに先だ
ち、ＭＰＬＪ（１）が出力する特権レベル情報と各Ｉ１
０が持つアクセス権レジスタ（１２）の内容とを比較し
、現在ＭＰＵ　（１）が実行しているプログラムが当該
Ｉ１０をアクセスすることが妥当か否かをチェックし、
その結果を各Ｉ１０に出力している。

ＭＰＵ（１）がメモリー（７）をアクセスしようとする
時の動作は従来のものと同一である。

上記実施例ではＭＰＵ（１）内部の特権レベルレジスタ
（３）の内容が、常にそのままＭＰＵ（１）の外部に出
力されている例を示したが、特権レベル情報はＭＰＵ（
１）がＩｌｏをアクセスしようとする時のみ、ＭＰＵ（
１）外部に出力さ・れても良く、また、特権レベルレジ
スタ（３）の内容をＭＰＵ（１）外部のアクセス権チェ
ック回路（１３）が最も簡単になるように、ＭＰＵ（１
）内部で符号化してから出力しても良い。

Ｉ１０アクセス権レジスタ（１２）はその内容を任意に
占ぎ変えられるレジスタであっても良いし、Ｈ／Ｗ的配
線により値が固定されたものであっても良い。

第２図は最も簡単にこの発明の効果を実現できる論理回
路図を示すものであり、第２図において、（１４）は２
つもしくは３つの入力が全て“Ｈ′のときのみ出力がＨ
′となるＡＮＤ回路、（１５）は入力が“Ｈ′のとき出
力が“Ｌ′、入力が“Ｌ′のとき出力が“ヒ１′となる
インバータ回路である。本例では４つのＩｌｏ＜１０＞
がＭＰＵ（１）に接続され、各々Ａ３・Ａ２・Ａ１・Ａ
Ｏ＝　ＨトＩＬＬ、　　　ＨＨＬＨ，トＩＨＨＬ、　　
　ＨＨＨト１　というアドレスが割りつけである。

アドレスデコード回路（９）はこの４種のアドレスをデ
コードするために、５つのＡＮＤ回路（１４）と２つつ
のインバータ回路（１５）を使用し、各アドレスに対応
した４つのセレクト信号Ｓｏ’　、Ｓ１’　、Ｓ２’　
、Ｓ３’　、を出力している。

Ｉ１０アクセス権チェック回路（１３）はセレクト信号
ＳＯ゛〜Ｓ３’と特権レベル情報出力ＰＬＯ−ＰＬ２を
もとに、特権保護処理を行った後の新セレクト信号Ｓｏ
、Ｓ１．Ｓ２．Ｓ３を作成して各ｌ１０（１０）に出力
する。

この場合、各ｌ１０（１０）のアクセス権はセレクト信
号ＳＯ′〜Ｓ３’と特権レベル情報ＰＬＯ〜ＰＬ２の配
線の仕方により定まるため、Ｉ１０アクセス権レジスタ
（１２）は存在しない。

上記特権レベル情報ＰＬＯ−ＰＬ２はＭＰｔＪ（１）内
部の特権レベルレジスタ（３）の内容を第３図に示す変
換を行った後に該ＭＰＵから出力するものとし、特権レ
ベル数は４レベル、■／○アドレス情報は４ｂｉｔ　Ｉ
１０アクセス権レジスタ（１２）はＨ／Ｗ的に固定され
た値とする。

第３図において、特権レベルＯが最上位、特権レベル３
が最下位とする。特権レベル情報出力は信号名ＰＬＯ，
ＰＬ１．ＰＬ２の３本の信号に出力されるものとし、“
Ｈｏ、“Ｌ′は上記３本の出力信号の論理レベルを示す
。

次に第２図における動作を説明する。ＭＰＵ（１）がお
る特権レベルのプログラムを実行中であるとき、ＭＰＵ
（１）内部の特権レベルレジスタ（３）には、そのプロ
グラムの特権レベルが保持され、特権レベル情報出力Ｐ
ＬＯ−ＰＬ２にはこの特権レベルレジスタ（３）の内容
を第３図に従い符号化した情報が出力されている。

今、仮に、特権レベル２のプログラムがＭＰｔＪ（１）
により実行されているとする。このプログラムがアドレ
スＡ３・Ａ２・Ａ１・ＡＯ−“ＨＨＨＨ”のＩｌｏをア
クセスしようとすると、アドレスデコード回路（９）の
セレクト信ｇｓ３’のみを“ト１′　とし、他の出力信
号は“Ｌ′とすることで４つのＩｌｏの内から１つのＩ
ｌｏを選択する。

ところが、このセレクト信号３３’は直接Ｉ１０へ伝達
されず、アクセス権チェック回路（１３）に送られ、現
在実行中のプログラムは特権レベル（２）であるから信
号ＰＬＯは“Ｌ′となっており、新セレクト信号Ｓ３は
“トビとならないため、この新はレフト信号Ｓ３に接続
される（１０は動作を行わない。

このプログラムがアドレスＡ３・Ａ２・Ａ１・ＡＯ＝　
’“ＨＨＬ　Ｈ”のＩｌｏをアクセスしようとする時、
セレクト信号Ｓ１’が“Ｈ′となり、特権レベル出力Ｐ
Ｌ２は“Ｈｏであるので、新セレクト信号Ｓ１は“Ｈ′
となり該新セレクト信号Ｓ１に接続されるＩｌｏが通常
の動作を行う。以上の動作によりＩｌｏの特権保護がな
される。

なお、この例では、セレクト信号Ｓ３に接続されるＩｌ
ｏは特権レベルＯのプログラムからのみ、セレクト信号
Ｓ１に接続されるＩｌｏは特権レベル０．１のプログラ
ムから、セレクト信号Ｓ２に接続されるＩｌｏは特権レ
ベル０．１．２のプログラムから、セレクト信号Ｓ３に
接続される■１０は全ての特権レベルのプログラムから
アクセスできる。

［発明の効果］以上のように、この発明によれば、Ｉｌｏの特権保護を
各Ｉ１０毎に自在に設定できるように構成したので、特
権保護の目的であるシステムの信頼性向上に反Ｕずに、
アプリケーション・プログラムから直接Ｉ１０を制御し
たり、ユーザーが独自のＩｌｏをシステムに追加できる
特権保護方式が１ｑられる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロ・コンピュ
ータ・システムの概略構成図、第２図はこの発明の実施
例に適用する論理回路図、第３図はその論理回路にあけ
る特権レベル情報の符号化の説明図、第４図は従来のマ
イクロ・コンピュータ・システムの概略構成図でおる。図において、（１）はＭＰＵ、（６）、（１３）はアク
セス権チェック回路、（７）はメモリー、（１０）はＩ
ｌｏである。なお、図中、同一符号は同一、又は相当部分を示す。　
　　　　− 代理人　弁理士　大　岩　増　雄（他　２名）手続補正書　（自発）昭和　　年　　月　　日２、発明の名称マイクロ・コンピュータ・システムにおける特権保護方
式３、補正をする者事件との関係　　特許出願人住　所　　　　東京都千代田区丸の内二丁目２番３号。名　称　　（６０１）三菱電機株式会社代表者志岐守哉４、代理人住　所　　　　東京都千代田区丸の内二丁目２番３号５
、補正の対象明細書の発明の詳細な説明の欄。６、補正の内容以上

Claims

【特許請求の範囲】

（１）システム・プログラムをアプリケーション・プロ
グラムの異常動作などから保護するための特権保護機構
を持つマイクロ・プロセッサと、前記システム・プログ
ラムやアプリケーション・プログラムなどを記憶するラ
ンダム・アクセス・メモリーと、マイクロ・コンピュー
タ・システムの動作に必要な記憶装置及び入出力装置と
を有するマイクロ・コンピュータ・システムにおいて、
前記入出力装置のアクセス時に現在実行中のプログラム
の特権レベルをマイクロ・プロセッサ外部に伝達する伝
達手段を有する前記マイクロ・プロセッサと、前記マイ
クロ・プロセッサより与えられる特権レベル情報をもと
にアクセス権のチェックを行うように該マイクロ・プロ
セッサ外部に設けられたアクセス権チェック回路とを有
し、特定の前記入出力装置について特定の特権レベルを
持つプログラムからのアクセスを禁止するようにしたこ
とを特徴とするマイクロ・コンピュータ・システムにお
ける特権保護方式。
（２）マイクロ・プロセッサが実行しているプログラム
が、その特権レベルではアクセス権が与えられていない
入出力装置をアクセスしようとした時、それを前記マイ
クロ・プロセッサへ伝達する伝達手段を有するアクセス
権チェック回路と、前記アクセス権チェック回路からの
信号により前記入出力装置のアクセス・サイクルを中断
、あるいは異常終了させる異常終了手段を有する前記マ
イクロ・プロセッサとにより特権保護を行うことを特徴
とする特許請求の範囲第（１）項記載のマイクロ・コン
ピュータ・システムにおける特権保護方式。
（３）マイクロ・プロセッサが実行しているプログラム
が、その特権レベルではアクセス権が与えられていない
入出力装置をアクセスしようとした時、それをマイクロ
・プロセッサへ伝達する伝達手段を有するアクセス権チ
ェック回路と、前記アクセス権チェック回路からの信号
により前記入出力装置のアクセス・サイクル終了後、実
行中のプログラムの実行を中断し、制御をシステム・プ
ログラムへ戻す戻し手段を有する前記マイクロ・プロセ
ッサとにより特権保護を行うことを特徴とする特許請求
の範囲第（１）項または第（２）項記載のマイクロ・コ
ンピュータ・システムにおける特権保護方式。
（４）入出力装置を選択するアドレス信号線の上位ビッ
トを使用し、現在実行中のプログラムの特権レベルを伝
達することを特徴とする特許請求の範囲第（１）項乃至
第（３）項のいずれかに記載のマイクロ・コンピュータ
・システムにおける特権保護方式。