JP2012119012A - プロセッサ、バスインターフェース装置、およびコンピュータシステム - Google Patents
プロセッサ、バスインターフェース装置、およびコンピュータシステム Download PDFInfo
- Publication number
- JP2012119012A JP2012119012A JP2012032569A JP2012032569A JP2012119012A JP 2012119012 A JP2012119012 A JP 2012119012A JP 2012032569 A JP2012032569 A JP 2012032569A JP 2012032569 A JP2012032569 A JP 2012032569A JP 2012119012 A JP2012119012 A JP 2012119012A
- Authority
- JP
- Japan
- Prior art keywords
- access
- processor
- tlb
- address
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
【解決手段】外部と接続するバスを持つメディアプロセッサにおいて、外部バスに接続された他のデバイスからのアクセスは全て許可される。そのため、プロセッサ内部の機密事項を保護するために、メディアプロセッサのバスインターフェース部分にTLBを設け、そのTLBはプロセッサ内部からのみ書き換えることができる。このTLBは外部からアクセスされたアドレスが、アクセスできるかを判定する。TLB内にアクセス許可が記述されていればメディアプロセッサ内部へアクセスを発生し、そうでなければリクエストを破棄する。
【選択図】図1
Description
Claims (14)
- 演算を行うプロセッサコアと、外部バスと接続するための外部バスインターフェースと、ローカルメモリへのアクセスを制御するメモリインターフェースと、前記プロセッサコアと前記外部バスインターフェースと前記メモリインターフェースとを接続する内部バスとが単一の半導体チップに集積されて成るプロセッサであって、
前記外部バスインターフェースは、前記プロセッサの外部に配置される他のプロセッサから前記外部バスを介してリクエストを受けるアクセス制御回路と、前記アクセス制御回路に接続され前記他のプロセッサからの前記リクエストに係る前記プロセッサの内部へのアクセスの可否を判定するTLBと、前記プロセッサコアからの要求により前記TLBの内容を書き換えるTLB制御回路とを有し、
前記他のプロセッサからの前記リクエストを受けた前記アクセス制御回路は、該リクエストのアドレスが、前記TLB内に設定されたアクセス許可範囲内のアドレスか否か問い合わせるTLB判定信号を前記TLBへ送信し、
前記TLBは、前記リクエストのアドレスが、前記TLB内に設定されたアクセス許可範囲内のアドレスか否かを検索し、アクセス可否を示すTLB合否信号を前記アクセス制御回路へ返信し、
前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合、前記内部バスへの前記リクエストに係るアクセスを許可し、前記TLB合否信号がアクセス否であることを示している場合、前記リクエストを破棄し、
前記TLBは、前記内部バスからのみ設定可能であり、前記他のプロセッサからの前記リクエストに係る前記アクセスが許可された場合に前記リクエストの前記アドレスを前記内部バスのアドレスに変換する機能を有する
ことを特徴とするプロセッサ。 - 請求項1において、
前記TLB制御回路は、前記プロセッサコアが出力するTLB更新要求に基づき、前記アクセス許可範囲を変更可能である
ことを特徴とするプロセッサ。 - 請求項1において、
前記外部バスは、PCIバスである
ことを特徴とするプロセッサ。 - 請求項1において、
前記外部バスは、汎用バスである
ことを特徴とするプロセッサ。 - 請求項1において、
前記内部バスに接続され、暗号処理を行う暗号演算回路をさらに有し、
前記アクセス制御回路は、当該暗号演算回路の秘密鍵や暗号処理方法を決定するレジスタへのアクセスを制限する
ことを特徴とするプロセッサ。 - 請求項1において、
前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合、前記内部バス、前記メモリインターフェースを介して前記ローカルメモリへのアクセスを許可する
ことを特徴とするプロセッサ。 - 外部バスを介して他のプロセッサに接続されたプロセッサにおけるバスインターフェース装置であって、
前記プロセッサ内の内部バスに接続され、前記プロセッサ内には演算を行うプロセッサコアを有し、
前記他のプロセッサから前記外部バスを介してリクエストを受けるアクセス制御回路と、前記アクセス制御回路に接続され前記他のプロセッサからの前記リクエストに係る前記プロセッサの内部へのアクセスの可否を判定するTLBと、前記プロセッサコアからの要求により前記TLBの内容を書き換えるTLB制御回路とを有し、
前記他のプロセッサからの前記リクエストを受けた前記アクセス制御回路は、該リクエストのアドレスが、前記TLB内に設定されたアクセス許可範囲内のアドレスか否か問い合わせるTLB判定信号を前記TLBへ送信し、
前記TLBは、前記リクエストのアドレスが、前記TLB内に設定されたアクセス許可範囲内のアドレスか否かを検索し、アクセス可否を示すTLB合否信号を前記アクセス制御回路へ返信し、
前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合、前記内部バスへの前記リクエストに係るアクセスを許可し、前記TLB合否信号がアクセス否であることを示している場合、前記リクエストを破棄し、
前記TLBは、前記内部バスからのみ設定可能であり、前記他のプロセッサからの前記リクエストに係る前記アクセスが許可された場合に前記リクエストの前記アドレスを前記内部バスのアドレスに変換する機能を有する
ことを特徴とするバスインターフェース装置。 - 請求項7において、
前記外部バスからアクセスされたアドレスを前記内部バスで用いるためのアドレスに変換するデコーダを有し、
前記アクセス制御回路は、前記デコーダで変換されたアドレスを用いて前記内部バスへリクエストを送信する
ことを特徴とするバスインターフェース装置。 - 請求項8において、
前記プロセッサ内部の所定のアドレス空間がアクセス可能であるかを示す許可ビット群を格納したレジスタと、前記他のプロセッサからのアクセスが示すアドレスが前記プロセッサ内部のアクセス可能な領域のアドレスか否かを判定するアクセス判定回路を有し、
前記アクセス判定回路は、前記デコーダと当該デコーダに接続されたセレクタとを備え、
前記デコーダで変換されたアドレスから領域選択信号を生成し、前記許可ビット群のレジスタから出力される許可ビット信号と前記領域選択信号とを比較し、
前記領域選択信号と前記許可ビット信号とが一致した場合は、前記アクセスが可であることを示すアクセス合否信号を出力し、
前記領域選択信号と前記許可ビット信号とが一致しない場合は、前記アクセスが否であることを示すアクセス合否信号を出力する
ことを特徴とするバスインターフェース装置。 - 請求項9において、
前記許可ビット群に格納されたデータの更新を行う許可ビット制御回路をさらに有し、
前記許可ビット制御回路は、前記内部バスを介して送信される書き換え要求信号に基づき、前記許可ビット群に格納されたデータを変更可能である
ことを特徴とするバスインターフェース装置。 - 記憶装置が接続された第1のプロセッサ、第2のプロセッサ、前記第1のプロセッサと前記第2のプロセッサとを接続する外部バスとを有するコンピュータシステムであって、
前記第1のプロセッサは、演算を行うプロセッサコアと、前記外部バスに接続されるための外部バスインターフェースと、前記記憶装置へのアクセスを制御するメモリインターフェースと、前記プロセッサコアと前記外部バスインターフェースと前記メモリインターフェースとを接続する内部バスとが単一の半導体チップに集積されて成り、
前記第2のプロセッサから前記記憶装置へのアクセスがあった場合、前記第1のプロセッサは、
該アクセスのアドレスが、当該第1のプロセッサ内のTLBに予め設定されたアクセス許可範囲内のアドレスか否かを判断し、
前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれる場合、前記内部バスを介して前記記憶装置へのアクセスを許可し、
前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれない場合、前記アクセスを破棄して前記記憶装置へのアクセスを許可せず、
前記TLBは、前記内部バスからのみ設定可能であり、前記第2のプロセッサからのリクエストに係る前記アクセスが許可された場合に前記リクエストの前記アドレスを前記内部バスのアドレスに変換する機能を有する
ことを特徴とするコンピュータシステム。 - 請求項11において、
前記外部バスインターフェースは、前記第2のプロセッサから前記外部バスを介してリクエストを受けるアクセス制御回路と、前記アクセス制御回路に接続され前記第2のプロセッサからの前記リクエストに係る前記プロセッサの内部へのアクセスの可否を判定するTLBと、前記プロセッサコアからの要求により前記TLBの内容を書き換えるTLB制御回路とを有し、
前記第2のプロセッサからの前記リクエストを受けた前記アクセス制御回路は、該リクエストのアドレスが、前記TLB内に設定されたアクセス許可範囲内のアドレスか否か問い合わせるTLB判定信号を前記TLBへ送信し、
前記TLBは、前記リクエストのアドレスが、前記TLB内に設定されたアクセス許可範囲内のアドレスか否かを検索し、アクセス可否を示すTLB合否信号を前記アクセス制御回路へ返信し、
前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合、前記内部バスへの前記リクエストに係るアクセスを許可し、前記TLB合否信号がアクセス否であることを示している場合、前記リクエストを破棄する
ことを特徴とするコンピュータシステム。 - 任意の機能を有するモジュールと、外部バスに接続されるための外部バスインターフェースと、前記モジュールと前記外部バスインターフェースとを接続する内部バスとが単一の半導体チップに集積されて成るプロセッサであって、
前記外部バスに接続される他のプロセッサから前記モジュールへのアクセスがあった場合、前記プロセッサは、
該アクセスのアドレスが、当該プロセッサ内のTLBに予め設定されたアクセス許可範囲内のアドレスか否かを判断し、
前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれる場合、前記内部バスを介して前記モジュールへのアクセスを許可し、
前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれない場合、前記アクセスを破棄して前記モジュールへのアクセスを許可せず、
前記TLBは、前記内部バスからのみ設定可能であり、前記他のプロセッサからのリクエストに係る前記アクセスが許可された場合に前記リクエストの前記アドレスを前記内部バスのアドレスに変換する機能を有する
ことを特徴とするプロセッサ。 - 請求項13において、
当該プロセッサには記憶装置が接続されており、
前記記憶装置へのアクセスを制御するメモリインターフェースをさらに有し、
前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれる場合、前記内部バス、前記メモリインターフェースを介して前記記憶装置へのアクセスを許可する
ことを特徴とするプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032569A JP5324676B2 (ja) | 2012-02-17 | 2012-02-17 | プロセッサ、バスインターフェース装置、およびコンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032569A JP5324676B2 (ja) | 2012-02-17 | 2012-02-17 | プロセッサ、バスインターフェース装置、およびコンピュータシステム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010175000A Division JP5380392B2 (ja) | 2010-08-04 | 2010-08-04 | 半導体装置、バスインターフェース装置、およびコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119012A true JP2012119012A (ja) | 2012-06-21 |
JP5324676B2 JP5324676B2 (ja) | 2013-10-23 |
Family
ID=46501674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012032569A Expired - Fee Related JP5324676B2 (ja) | 2012-02-17 | 2012-02-17 | プロセッサ、バスインターフェース装置、およびコンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5324676B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784884A (ja) * | 1993-09-10 | 1995-03-31 | Hitachi Ltd | 仮想計算機システム |
JPH10320299A (ja) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | パリティチェック方法、半導体記憶装置、マイクロコンピュータ、及びデータ処理装置 |
JPH11220736A (ja) * | 1998-01-30 | 1999-08-10 | Canon Inc | 画像処理装置および方法、記録媒体 |
JP2000010863A (ja) * | 1998-06-24 | 2000-01-14 | Sony Computer Entertainment Inc | 情報処理装置および方法、並びに提供媒体 |
JP2001506781A (ja) * | 1996-12-19 | 2001-05-22 | ヒュンダイ エレクトロニクス アメリカ | ビデオフレームレンダリングエンジン |
JP2002358251A (ja) * | 2001-06-04 | 2002-12-13 | Nec Corp | Pciデバイスおよびそれを備えるpciバスシステムならびにデータ収集方法 |
JP2004537786A (ja) * | 2001-06-08 | 2004-12-16 | ヒューレット・パッカード・カンパニー | オペレーティングシステムおよびカスタマイズされた制御プログラムとインタフェースする安全なマシンプラットフォーム |
-
2012
- 2012-02-17 JP JP2012032569A patent/JP5324676B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784884A (ja) * | 1993-09-10 | 1995-03-31 | Hitachi Ltd | 仮想計算機システム |
JP2001506781A (ja) * | 1996-12-19 | 2001-05-22 | ヒュンダイ エレクトロニクス アメリカ | ビデオフレームレンダリングエンジン |
JPH10320299A (ja) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | パリティチェック方法、半導体記憶装置、マイクロコンピュータ、及びデータ処理装置 |
JPH11220736A (ja) * | 1998-01-30 | 1999-08-10 | Canon Inc | 画像処理装置および方法、記録媒体 |
JP2000010863A (ja) * | 1998-06-24 | 2000-01-14 | Sony Computer Entertainment Inc | 情報処理装置および方法、並びに提供媒体 |
JP2002358251A (ja) * | 2001-06-04 | 2002-12-13 | Nec Corp | Pciデバイスおよびそれを備えるpciバスシステムならびにデータ収集方法 |
JP2004537786A (ja) * | 2001-06-08 | 2004-12-16 | ヒューレット・パッカード・カンパニー | オペレーティングシステムおよびカスタマイズされた制御プログラムとインタフェースする安全なマシンプラットフォーム |
Also Published As
Publication number | Publication date |
---|---|
JP5324676B2 (ja) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
TWI705353B (zh) | 用於容許安全通訊之積體電路、方法及製造物件 | |
KR101477080B1 (ko) | 메모리 액세스 보안 관리 | |
JP5581403B2 (ja) | メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納 | |
JP5914145B2 (ja) | メモリ保護回路、処理装置、およびメモリ保護方法 | |
JP4818793B2 (ja) | マイクロコンピュータ及びメモリアクセスの制御方法 | |
US7681044B2 (en) | Secure processor and system | |
US8677457B2 (en) | Security for codes running in non-trusted domains in a processor core | |
US10303621B1 (en) | Data protection through address modification | |
US20080005513A1 (en) | Effective caching mechanism with programmable resource dedication | |
JP7213879B2 (ja) | 間接アクセスメモリコントローラ用のメモリ保護装置 | |
JP7201686B2 (ja) | 間接アクセスメモリコントローラ向けの保護機能を追加するための機器 | |
JP5324676B2 (ja) | プロセッサ、バスインターフェース装置、およびコンピュータシステム | |
JP5380392B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
CN112836245A (zh) | 一种访问控制设备和包含该设备的处理器 | |
JP2011222055A (ja) | マイクロコンピュータ及びメモリアクセスの制御方法 | |
TW202418133A (zh) | 用於容許安全通訊之積體電路、方法及電腦系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5324676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |