KR101477080B1 - 메모리 액세스 보안 관리 - Google Patents

메모리 액세스 보안 관리 Download PDF

Info

Publication number
KR101477080B1
KR101477080B1 KR1020097007525A KR20097007525A KR101477080B1 KR 101477080 B1 KR101477080 B1 KR 101477080B1 KR 1020097007525 A KR1020097007525 A KR 1020097007525A KR 20097007525 A KR20097007525 A KR 20097007525A KR 101477080 B1 KR101477080 B1 KR 101477080B1
Authority
KR
South Korea
Prior art keywords
domain
security
secure
access request
bus master
Prior art date
Application number
KR1020097007525A
Other languages
English (en)
Other versions
KR20090065531A (ko
Inventor
다니엘 커셔
스튜어트 데이비드 바일스
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20090065531A publication Critical patent/KR20090065531A/ko
Application granted granted Critical
Publication of KR101477080B1 publication Critical patent/KR101477080B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity

Abstract

데이터 처리장치 및 액세스 요구 발생방법을 제공한다. 외부로부터 버스 마스터에 수신된 신호에 따라 상기 데이터 처리장치의 보안 도메인 또는 비보안 도메인에서 동작할 수 있는 버스 마스터가 구비된다. 신호는, 버스 마스터의 정상 동작시에 고정되도록 발생된다. 그 버스 마스터 디바이스가 보안 도메인에서 동작하고 있는 경우, 디폴트 메모리 맵이나 안전하게 정의된 메모리 영역 디스크립터에 따라, 보안 액세스 또는 비보안 액세스를 나타내는 버스 마스터 코어에 의해 발생된 액세스 요구와 연관된 도메인 지정 신호를 발생할 수 있는 제어 로직이 구비된다. 이와 같이, 보안 도메인에서 동작하는 버스 마스터는, 그 자체가 보안 동작과 비보안 동작간에 전환 가능하지 않고, 보안 액세스와 비보안 액세스 양쪽을 발생할 수 있다.
Figure R1020097007525
데이터 처리장치, 보안 도메인, 버스 마스터, 액세스 요구.

Description

메모리 액세스 보안 관리{Memory access security management}
본 발명은, 데이터 처리장치 및 방법에 관한 것으로, 특히 메모리에 있는 보안 및 비보안 데이터로의 액세스를 관리하는 것에 관한 것이다.
프로세서 상에서 가동하는 애플리케이션들 중 적어도 하나에서 사용하는 데이터 항목(예를 들면, 명령어 또는 데이터 값)이 그 프로세서 상에서 가동될 수 있는 다른 애플리케이션에 의해 액세스 불가능해야 하는 감지 데이터 항목인 경우도 있다. 그 데이터 처리장치가 스마트 카드인 경우의 일례가 있을 것이고, 상기 애플리케이션 중 하나는, 예를 들면, 보안 키 등의 감지 데이터를 사용하여 검증, 인증, 암호 해독 등을 행하는 보안 애플리케이션이다. 상기와 같은 경우에, 다른 애플리케이션들, 예를 들면, 보안 데이터를 액세스할 목적으로 상기 데이터 처리장치에 로딩되었던 해킹 애플리케이션들이 액세스할 수 없도록 상기 보안 데이터의 보안을 확실하게 유지하는 것이 아주 중요하다.
종래의 시스템에 있어서, 운영체계 개발자의 작업은, 그 운영체계가 충분한 보안을 확실하게 제공하여 그 운영체계의 제어하에 가동하는 다른 애플리케이션이 일 애플리케이션의 보안 데이터를 확실하게 액세스할 수 없게 하는 것이 일반적이 었다. 그렇지만, 시스템이 보다 복잡해짐에 따라, 운영체계가 보다 커지고 보다 복잡해지는 것이 일반적인 추세이고, 이러한 경우에 운영체계 자체 내에서 충분히 보안하는데 점점 어려워진다.
따라서, 운영체계 보안에 관한 의존도를 경감시키기 위해서, 별개의 도메인이 데이터 처리장치에 제공된 시스템을 제공하는 것이 알려져 있고, 이들 도메인은 하드웨어 수준에서 보안을 핸들링하는 메카니즘을 제공한다. 이러한 시스템은, 예를 들면 공통 양도된 US 동시계속 특허출원번호 10/714,561에 기재되어 있고, 여기서는 그 내용을 참고로 포함하며, 본 출원의 시스템은 보안 도메인과 비보안 도메인을 갖는 것으로 기재되어 있다. 이 시스템에 있어서, 실제로는 상기 비보안 및 보안 도메인은 개개의 세계에서 확립하고, 이때의 보안 도메인은 다른 실행 공간으로부터 하드웨어 강화 경계에 의해 분리된 신뢰받는 실행 공간을 제공하고, 마찬가지로 상기 비보안 도메인은 신뢰받지 못하는 실행 공간을 제공한다. 규정된 비보안 도메인에서 실행하는 프로그램은, 보안 데이터에 액세스하지 못한다. 그래서, 각 액세스 요구는, 이와 연관된 그 액세스가 보안 액세스인지 비보안 액세스인지를 식별하는 도메인 보안신호를 갖는다.
데이터 처리장치가 보안 또는 비보안 도메인 중 한쪽에서 실행하는 프로그램에 액세스 가능한 기억소자(예를 들면, 캐쉬)를 갖는 경우, 적소에 보안 도메인에서 동작하는 프로그램에 의해 액세스하기 위한 상기와 같은 소자에 기억된 데이터를 비보안 도메인에서 동작하는 프로그램에 액세스 불가능하게 하는 메카니즘이 필요하다. 여기서, 그 내용이 참고로 포함된 공동 양도된 US특허출원번호 10/714,481에는, 대응한 데이터의 보안성을 나타내는 추가의 플래그가 캐쉬 라인에 설정된 데이터 처리장치가 기재되어 있다. 캐쉬 라인의 데이터 가치가 (일반적으로 라인필(linefill) 프로세스의 일부로서) 상기 캐쉬에 기록되는 경우, 상기 연관된 플래그는 그 데이터가 보안 메모리 액세스나 비보안 메모리 액세스에 관련되는지를 식별하도록 설정된다. 그 후, 상기 캐쉬에 있는 일 데이터 항목으로의 액세스는, 도메인 보안 신호가 보안 액세스인 것을 나타내는 액세스 요구가 상기 연관된 플래그(들)로 나타낸 것과 같은 보안 캐쉬 라인을 참조할 수만 있도록, 마찬가지로, 도메인 보안 신호가 비보안 액세스인 것을 나타내는 액세스 요구가 상기 연관된 플래그(들)로 나타낸 것과 같은 비보안 캐쉬 라인을 참조할 수만 있도록, 참고로 상기 플래그에 대해 제한된다. 따라서, 이러한 접근법은, 상기 비보안 도메인에서 동작하는 프로세스가 연관된 플래그가 보안 데이터를 포함하는 것을 나타내는 캐쉬에서 어떠한 엔트리들도 액세스하지 못하게 한다. 이러한 방법은 캐쉬에 액세스하는 프로세서 이전에 상기 캐쉬를 출력해버릴 필요가 없어 보안 도메인 동작으로부터 비보안 도메인 동작으로 천이한다.
이러한 시스템이 보안 데이터의 보안성을 보호하는 역할을 하지만, 실제로 상기 보안 도메인과 비보안 도메인간의 데이터의 일부 공유가 바람직한 경우도 있다. 이것의 일례는 그 자체가 보안 도메인에서 동작해야 하는 암호 해독 프로세스이지만, 비보안 프로세스들에 액세스 가능하게 하는데 적절한 암호 해독된 데이터를 생성한다. 이러한 데이터는, 비보안 프로세스에 의해 액세스될 수 있는 경우로부터 비보안 메모리 영역에 기록되어야 한다.
보안 및 비보안 도메인 양쪽에서(이때의 특수한 모니터 코드는 일 도메인으로부터 다른 도메인으로의 천이를 관리하는데 사용됨) 동작할 수 있는 프로세서를 제공하는 것이 알려져 있다. 이러한 일 시스템에 있어서, 상기 보안 도메인에서 동작하는 프로그램은, 액세스 요구를 비보안 메모리에 발행하고, 비록 그 보안 도메인으로부터 액세스 요구가 발행될지라도 비보안으로서 그 데이터 액세스 요구를 마킹할 수 있다. 이에 따라, 보안 프로세스가 데이터를 비보안 메모리 지점에 데이터를 기록할 수 있고, 그 데이터가 캐쉬에 유지되는 경우, 관련 캐쉬 라인의 플래그가 비보안으로서 마킹될 수 있어, 프로세서 상에서(또는 실제로 다른 프로세서 상에서) 실행하는 그 이후의 비보안 프로세스는 그 캐쉬로부터 그것에 액세스하여도 된다.
그렇지만, 보안 도메인 및 비보안 도메인 양쪽을 지원하는 프로세서의 복잡도는, 많은 애플리케이션에 대해 불필요할 뿐만 아니라, 잠재적인 보안 취약성을 나타내기도 하는데, 그 이유는, 상기 보안 도메인 또는 비보안 도메인에서의 프로세스를 실행하는 프로세서의 능력이 해킹 공격의 대상일 수 있기 때문이다. 또한, 프로세서가 보안 및 비보안 도메인 양쪽에서 동작하는 능력과 연관된 추가의 로직을 설치해야 하는 것을 피하는 것이 이로울 것이다. 그렇지만, 일 보안 도메인(예를 들면, 보안 도메인)에 설치된 프로세서는, 서로 다른 도메인 보안 신호를 발생할 수 없을 것이고, 실제로 그 시스템 내에 다수의 도메인을 인식하지 못하는 것이 일반적일 것이다. 따라서, 이것에 의해, 상기 설치된 도메인 프로세서에서 사용한 데이터를 다른 도메인에서 동작하는 또 다른 프로세서와 공유할 경우 문제가 생긴다. 설치된 도메인 프로세서가 보안 도메인에서 동작하고 있던 예로 가정하면, 이 프로세서로부터 발생하는 액세스 요구 모두는, 외부적으로 보안 액세스로서 표가 붙여질 수 있다. 비보안 프로세스와 데이터를 공유하는 경우, 이러한 보안 액세스는 비보안 메모리 영역을 액세스하도록 허용될 필요가 있을 것이다. 그렇지만, 이러한 액세스가 허용되는 경우에도, 상기 설치된 보안 프로세서의 활동의 결과로서 상기 캐쉬에 기억된 임의의 데이터가 보안으로서 마킹된 대응한 캐쉬 라인 플래그를 가질 것이므로, 캐쉬가 사용되는 경우 문제가 발생하고, 그에 따라서 비보안 프로세스에서는 볼 수 없을 것이다. 이러한 문제점을 해결하기 위한 일 해결책에 의해, 보안 액세스와 비보안 액세스 양쪽을 허용하는 비보안 메모리의 캐쉬 가능하지 않은 영역을 상기 프로세서가 사용하게 할 것이고, 또 이러한 해결책은 캐쉬를 사용하는 것으로 인해 속도 이득과 절전 이득을 상실하다.
이에 따라서, 보안 도메인간의 천이 능력 자체 없이 단순 프로세서에 의해 동작할 수 있는 기술을 제공하고, 또 보안 및 비보안 도메인 양쪽 및 데이터가 존재하는 경우의 데이터 처리장치 내에서 유연한 동작을 계속 유지하는 것이 바람직할 것이다.
(발명의 요약)
제 1 국면에서 본 발명은, 데이터 처리장치의 디바이스가 동작 가능하며 적어도 하나의 비보안 도메인 및 적어도 하나의 보안 도메인으로 이루어진 복수의 도메인을 갖고, 상기 보안 도메인에서 상기 디바이스가 비보안 도메인으로부터 액세스 가능하지 않은 보안 데이터에 액세스하는 데이터 처리장치로서, 특정 도메인에서만 동작하고, 데이터에의 액세스를 필요로 하는 경우 상기 데이터의 어드레스를 지정하는 액세스 요구를 발행할 수 있는 버스 마스터 디바이스와; 상기 액세스 요구가 슬레이브 디바이스에 라우팅되고, 버스 상에서 상기 라우팅된 각 액세스 요구가 그 액세스 요구에 관한 도메인을 식별하는 이 액세스 요구와 관련된 도메인 보안 신호를 갖는 버스; 및 상기 버스 마스터 디바이스가 동작하고 있는 도메인을 식별하기 위하여 상기 버스 마스터 디바이스의 외부로부터 발생된 도메인 지정 신호를 수신하도록 동작하는 도메인 제어 로직을 구비하고, 상기 버스 마스터 디바이스가 상기 보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정 신호가 나타내는 경우, 상기 액세스 요구에 의해 지정된 상기 어드레스에 따라, 상기 도메인 제어 로직은, 상기 액세스 요구와 연관되는 비보안 도메인 보안신호를 선택적으로 발생할 수 있다.
본 발명에 따른 데이터 처리장치는 적어도 하나의 보안 및 비보안 도메인을 갖고, 이때의 데이터 처리장치 내에 보안으로서 표시된 데이터가 비보안 도메인에서 실행하는 프로세스들에 액세스 가능하지 않다. 버스 마스터 디바이스는, 보안 도메인에서 또는 비보안 도메인에서 동작하는지를 판정하는 외부 라인의 신호를 수신한다. 이 신호는, 버스 마스터를 "설치하여" 상기 보안 또는 비보안 도메인에서 동작한다. 버스 마스터 디바이스가 버스를 통해 라우팅되는 액세스 요구를 슬레이브 디바이스에 발행할 때, 도메인 제어 로직은 상기 액세스 요구와 연관된 도메인 지정 신호를 발생할 수 있다. 상기 버스 마스터 디바이스가 보안 도메인에서 동작하고 있는 경우, 상기 도메인 제어 로직은, 상기 액세스 요구에서 지정된 어드레스에 따라, 비보안 도메인 지정 신호를 발생할 수 있다.
외부 신호로 상기 보안 도메인을 지정한 것은, 상기 버스 마스터 디바이스 내에 설치되어야 하는 상기 로직을 간소화한다. 더욱이, 그 보안 도메인이 버스 마스터 디바이스에 내부적으로 지정되지 않으므로, 버스 마스터 디바이스는, 시스템 설계자의 의도대로 작용하도록 신뢰받을 수 있고, 악성 코드가 무엇이든지간에 해커가 관리하여 버스 마스터 디바이스에 관해 실행할지도 모르므로, 보안 도메인 전환(특히, 비보안 도메인으로부터 보안도메인으로의 전환)은 옵션이 아니다. 또한, 상기 도메인 제어 로직에 의해, 보안( 및 따라서 신뢰받는)프로세스에 대해, 선택된 액세스 요구는, 보안 도메인에서 생기는 것에도 불구하고, 어드레스 의존 방식으로 비보안으로서 표시될 수 있다. 이것은, 보안 프로세스가 비보안 지점으로서 규정된 저장지점에 데이터를 기록 가능하게 하거나, 캐쉬 등의 공유 자원에 데이터를 저장하고 그것을 비보안 데이터로서 표시 가능하게 하여, 나중에 비보안 프로세스는 그 데이터를 액세스하여도 된다.
일 실시예에서, 상기 도메인 제어 로직은, 다수의 메모리 영역의 각각에 대해 액세스 제어 정보를 식별하는 메모리 맵과, 상기 보안 도메인에서 동작하면서 상기 버스 마스터 디바이스에서 액세스 요구를 발행하는 경우 상기 메모리 영역 내에 어드레스를 지정하는 액세스 요구와 연관지어 발행되어야 하는 도메인 보안 신호의 표시에 액세스 한다.
이에 따라서, 버스 마스터 디바이스가 보안 도메인에서 동작하고 있을 때, 액세스 요구는, 보안으로서 지정된 메모리의 영역뿐만 아니라, 상기 메모리 맵을 참조하여 비보안으로서 지정된 것들에 성공적으로 발행되어도 되고, 이것에 의해 버스 마스터가 상기 메모리 맵의 모든 에어리어의 적절한 보안성을 "알 수 있다".
다른 실시예에서, 상기 도메인 제어 로직은, 영역 디스크립터를 액세스하고, 각 영역 디스크립터는, 메모리 영역과 연관되고, 그 메모리 영역에 대해 영역 보안 표시를 제공하고, 상기 영역 디스크립터는 보안 도메인에서 실행하는 소정의 소프트웨어에 의해 프로그래밍 가능하고, 상기 도메인 제어 로직은, 상기 액세스 요구에서 지정한 어드레스를 포함하는 상기 메모리 영역에 대한 상기 영역 디스크립터의 상기 도메인 지정 신호와 상기 영역 보안 표시의 조합으로부터 액세스 요구마다 상기 도메인 보안 신호를 얻을 수 있다.
이와 같이, 메모리의 특정 영역은, 신뢰받는 소프트웨어에 의해 편집될 수 있는 대응한 영역 디스크립터에 의해 규정된 그들의 액세스 허가 및 영역 속성을 가질 수 있다. 특정 메모리 영역에 대한 영역 디스크립터는, 예를 들면 그 영역에의 액세스들이 캐쉬 가능하고, 버퍼 가능한지를 식별하는 하나 이상의 영역 속성을 일반적으로 제공하고, 추가로, 예를 들면 프로세서 코어가 소정의 동작 모드 상태에 있는 경우만 당해 영역이 액세스 가능한지와, 그것이 액세스 가능한 경우 판독 및 기록 액세스가 허용되거나 판독 액세스만이 허용되는지 등을 식별하는 하나 이상의 액세스 허가를 일반적으로 지정할 것이다. 이렇게 하여, 메모리의 특정 영역의 보안 상태는, 그 데이터 처리장치의 동작시에 필요로 하는 것을 필요로 함에 따라, 동적으로 변경될 수 있다.
바람직한 실시예에서, 상기 도메인 제어 로직은, 상기 도메인 지정 신호가 버스 마스터 디바이스를 보안 도메인에서만 동작하고 있는 것을 나타낼 때 상기 영역 보안 표시에 따라 상기 도메인 보안 신호를 발생할 수 있다. 이렇게 하여, 대응한 영역 디스크립터에 따라 액세스 요구를 수반하는 도메인 보안 신호의 보안을 버스 마스터 디바이스가 변경하는 능력은, 보안 도메인에서 동작하는 경우만 야기된다.
도메인 보안 신호를 발생하는 상술한 메카니즘의 상대적 우선권이 가변적일 수 있다는 것을 알지만, 바람직한 실시예에서 상기 어드레스가 영역 디스크립터를 갖는 메모리 영역에 있는 경우, 상기 도메인 보안 신호는 상기 영역 보안 표시 및 상기 도메인 지정신호의 상기 조합으로부터 얻어지는 한편, 이와는 달리 상기 도메인 보안 신호는 상기 메모리 맵으로부터 얻어진 상기 액세스 제어 정보로부터 얻어진다.
바람직한 실시예에서, 상기 도메인 제어 로직은, 상기 비보안 도메인에서 상기 버스 마스터 디바이스를 설치하는 것을 상기 도메인 지정신호가 나타내는 경우, 상기 도메인 보안 신호를 비보안으로서 항상 발생할 수 있다. 이와 같이, 보안 도메인에서 동작하는 버스 마스터 디바이스만은, 그 액세스 요구를 수반하는 도메인 보안 신호들의 보안을 조정할 수 있다.
일 실시예에서, 상기 도메인 지정 신호는, 상기 버스 마스터 디바이스에 정적 입력이다. 이에 따라서, 상기 버스 마스터 디바이스는, 일 특정 보안 도메인에 있도록 영구적으로 고정 배선되고 다른 보안 도메인으로 전환될 수 없다.
상기 도메인 지정 신호를 발생할 수 있는 많은 방식이 있다는 것을 알 수 있지만, 일 실시예에서 상기 데이터 처리장치는 도메인 지정 신호를 발생할 수 있는 보안 제어 로직을 더 구비한다. 이와 같이, 상기 보안 제어 로직은, 신뢰받는 시스템 설계자 지정 규칙들에 따라 상기 보안 도메인의 정의를 관리할 수 있다. 이러한 신뢰받는 규칙은, 상기 도메인 지정 신호가 상기 버스 마스터 디바이스의 리셋시에 변경 가능하기만 한 일 실시예로 입증된다.
특정 보안 도메인에서 설치되는 상기 버스 마스터 디바이스가, 동작시에 보안 도메인과 비보안 도메인간에 천이할 수 없다는 것을 의미하는 것을 알 것이다. 그렇지만, 보안 도메인으로부터 비보안 도메인으로의 단일의 천이도 가능한 상황이 매우 제한되어도 된다. 특히, 버스 마스터 디바이스가 부팅시에 상기 보안 도메인에서 동작을 시작하는 일 실시예에서, 상기 보안 제어 로직은 비보안 도메인 지정신호를 부트 프로세스에서 나중에 발생하는 것을 전환할 수 있고, 이 후 상기 보안 제어 로직은 재부팅이 일어날 때까지 비보안 도메인 지정 신호를 생성할 수만 있다.
이렇게 하여, 데이터 처리장치가 부팅할 때, 상기 버스 마스터 디바이스는 상기 보안 도메인에서 짧게 동작하고, 또 신뢰받는 부트 코드가 실행되지만, 그후 그 부트 코드가 종료하기 전에 또는 그 부트 코드가 종료할 때, 버스 마스터 디바이스는, 재부팅하지 않고, 비보안 모드로 되고 다시 보안 모드로 전환될 수 없다. 이것으로 확실한 것은, 버스 마스터가 부팅시에 셋업 목적을 위해 짧게 행하는 것이 이롭기도 한 상기 보안 도메인에서 버스 마스터에 의해 동작할 수 있는 시간동안에, 신뢰받는 부트 코드만이 실행되고 있고 상기 버스 마스터 디바이스가 상기 부트 코드가 종료하기 전에 비보안 도메인으로 비가역적으로 전환되므로 취약하지 않다는 것이다.
일 실시예에서, 상기 버스 마스터 디바이스 자체는, 시스템 내에서 일부의 보다 많이 신뢰받는 구성요소(예를 들면, 보안 도메인 내의 프로세서 상에서 실행하는 코드)를 거쳐 재부팅 프로세스를 시작할 수도 있다. 이 제한된 상황들에서, 버스 마스터 디바이스는, 인증된 재부팅을 시작하여 비보안 도메인으로부터 보안 도메인으로 천이되게 할 수 있다. 버스 마스터가 인증하는 상기 신뢰받는 코드를 사용하여 확실한 것은, 이 기능성이 해킹받지 않는 유효 코드에 의해 시작될 수만 있다는 것이다.
제 2 국면에서 본 발명은, 데이터 처리장치의 디바이스가 동작 가능하며 적어도 하나의 비보안 도메인 및 적어도 하나의 보안 도메인으로 이루어진 복수의 도메인을 갖고, 상기 보안 도메인에서 상기 디바이스들이 상기 비보안 도메인으로부터 액세스 가능하지 않은 보안 데이터에 액세스하는 데이터 처리장치로서, 특정 도메인에서만 동작하고, 데이터에의 액세스를 필요로 하는 경우 상기 데이터의 어드레스를 지정하는 액세스 요구를 발행하는 버스 마스터 수단과; 상기 액세스 요구가 슬레이브 디바이스 수단에 라우팅되고, 버스수단 상에서 상기 라우팅된 각 액세스 요구가 그 액세스 요구에 관한 도메인을 식별하는 이 액세스 요구와 관련된 도메인 보안 신호를 갖는 버스수단; 및 상기 버스 마스터 디바이스가 동작하고 있는 도메인을 식별하기 위하여 상기 버스 마스터 디바이스의 외부로부터 발생된 도메인 지정 신호를 수신하도록 동작하는 도메인 제어 로직수단을 구비하고, 상기 버스 마스터 디바이스가 상기 보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정 신호가 나타내는 경우, 상기 액세스 요구에서 지정된 상기 어드레스에 따라, 상기 도메인 제어 로직수단은, 상기 액세스 요구와 연관되는 비보안 도메인 보안신호를 선택적으로 발생한다.
제 3 국면에서 본 발명은, 데이터 처리장치의 디바이스가 동작 가능하며, 적어도 하나의 비보안 도메인 및 적어도 하나의 보안 도메인으로 이루어진 복수의 도메인을 갖고, 상기 보안 도메인에서 상기 디바이스들이 비보안 도메인으로부터 액세스 가능하지 않은 보안 데이터에 액세스하는 데이터 처리장치에서의 액세스 요구를 발생하는 방법으로서, 버스 마스터 디바이스에 외부적으로 도메인 지정 신호를 발생하여 그 버스 마스터 디바이스가 동작하고 있는 도메인을 식별하는 단계와, 데이터에의 액세스를 필요로 하는 경우 상기 데이터의 어드레스를 지정하는 액세스 요구를 상기 버스 마스터 디바이스로부터 발행하는 단계와, 상기 액세스 요구와 도메인 보안 신호를 연관시켜, 그 액세스 요구에 관계하는 도메인을 식별하는 단계와, 상기 보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정 신호가 나타내는 경우, 상기 어드레스에 따라, 상기 액세스 요구와 연관되는 비보안 도메인 보안신호를 선택적으로 발생하는 단계를 포함한다.
본 발명을, 아래의 첨부도면에 도시된 것처럼 본 발명의 실시예들을 참조하여 예시로만 더 설명하겠다:
도 1은 본 발명의 일 실시예에 따른 데이터 처리장치의 블록도,
도 2는 본 발명의 일 실시예에 따른 데이터 캐쉬를 개략적으로 나타내고,
도 3은 본 발명의 일 실시예에 따른 버스 마스터 디바이스의 블록도,
도 4는 본 발명의 일 실시예에 따른 메모리 어드레스 공간의 일부를 개략적으로 나타내고,
도 5는 본 발명의 일 실시예에 따른 도 3의 제어 로직의 동작을 나타낸 흐름도이다.
(실시예의 설명)
도 1은 본 발명의 일 실시예에 따른 데이터 처리장치의 블록도이다. 버스(10)는, 데이터 처리장치의 각종 부품들을 연결하여, 특히 데이터 액세스 요구를 마스터 디바이스로부터 슬레이브 디바이스로 통과하고 기록되는 데이터 항목을 상기 마스터 디바이스로부터 상기 슬레이브 디바이스로 통과하거나 요구받은 판독 데이터 항목을 상기 슬레이브 디바이스로부터 상기 마스터 디바이스로 되돌림으로써 상기 각종 부품들이 서로 통신하게 한다. 전환 가능형 보안 프로세서(20)는, 액세스 요구들을 발행할 수 있는 버스마스터 디바이스의 일례이다. 추가로, 전환 가능형 보안 프로세서(20)는, 보안 도메인이나 비보안 도메인에서 동작할 수 있다. 보안 도메인에서 동작하는 경우, 그 프로세서는 보안 데이터로서 표시된 데이터 처리장치 내의 데이터에 액세스한다. 데이터 처리장치에서의 데이터 항목의 주 저장 지점은, 시스템 캐쉬(40)를 거쳐 버스(10)에 연결된 메모리(30)이다. 또한, "고정된(fixed)" 보안 버스 마스터(50)는, 보안 도메인이나 비보안 도메인에서 동작할 수 있다. 그렇지만, 이 버스 마스터 자체는, 그것이 동작하는 보안 도메인 상에서 제어하지 못하고, 그것의 보안 도메인을 보안 제어 로직(60)으로부터 수신하는 신호 TZ_NS_CTL에 의해 한정된 보안 도메인을 갖는다.
보안 제어 로직(60)은, 상기 TZ_NS_CTL 신호가 버스 마스터(50)의 정상 동작시에 확실히 일정하고, 실제로 일 실시예에서 상기 TZ_NS_CTL 신호는 하이(high) 또는 로우(low)(즉, 영구 비보안 도메인 또는 보안 도메인 동작)가 되도록 "고정 배선"된다. 보다 일반적으로, 보안 제어 로직(60)은, 경로(75) 상에서 보안 제어 로직(60)에 신호를 보내는 시스템 제어기(70)에 의해 제어된다.
일례에서, 버스 마스터(50)는, 암호 부호화 또는 복호화 등의 또 다른 "마스터" 프로세서에 서비스를 제공하는 "도우미(helper)" 프로세서이어도 된다. 이러한 예에서, 버스 마스터는, 암호 키 등의 감지 데이터를 핸들링하고 있으므로, 보안 도메인에서 연속적으로 동작할 것이다. 따라서, 보안 제어 로직(60)은, 연속 TZ_NS_CTL=0(보안) 신호를 제공할 것이다.
또 다른 예에서는, 버스 마스터(50)의 보안 도메인이 정상 동작시에 설치되어도 되지만, 버스 마스터(50)의 단일의 일방식(one-way) 보안 도메인 천이를 허용하는 것이 유용한 상황이 매우 제한되기도 한다. 예를 들면, 버스 마스터(50)는 데이터 처리장치의 부팅시에 보안 도메인에서 동작하지만, 이후 데이터 처리장치의 정상 동작시에 버스 마스터(50)는 비보안 도메인에서 동작을 계속하여도 된다. 상기와 같은 천이가 확실히 일방식이도록, 본 예에서 보안 제어 로직(60)은, 보안으로부터 비보안으로의 천이를 나타내는 부트 시간동안 경로(75)에서 수신된 일 보안 도메인 천이 신호만이 응답되도록 구성된 후, 보안 제어 로직(60)은 경로 80 상의 시스템 제어기(70)로부터 리셋 신호를 수신할 때까지, 경로 75 상의 신호 변화에 상관없이 연속적이고 변화하지 않는 비보안 TZ_NS_CTL 신호를 발생할 것이다.
버스 마스터(50)가 보안 도메인에서 동작하고 있을 때(예를 들면, 데이터 처리장치 부트 루틴동안), 버스 마스터(50)가 자신의 천이를 비보안 도메인으로 신호를 보낼 수 있는 것이 이롭기도 하다. 이 때문에, 임시의 경로(85)는, 부팅 시간동안만 사용가능하여, 버스 마스터(50)는 보안 제어 로직(60)으로부터 TZ_NS_CTL신호의 변화를 직접 야기시킬 수 있다. 따라서, 버스 마스터(50)가 보안 도메인에서 더 이상 동작할 필요가 없을 때(예를 들면, 버스 마스터가 부트 루틴을 종료했으면) 그것은 즉시 비보안 동작으로 전환할 수 있다. 그래서, 보안 동작으로의 전환은, 시스템 제어기(70)가 상기 보안 제어 로직(60)과 버스 마스터(50) 양쪽을 리셋할 때까지 가능하지 않다.
도 2는 도 1의 시스템 캐쉬(40) 등의 캐쉬를 도시한 것이다. 이러한 캐쉬는, 일반적으로 몇몇의 방식(100,110,120 등)으로 분할될 것이다. 각 방식은 데이터를 보통 태그 어레이(130)와 데이터 어레이(14))로 분할되는 어레이에 데이터를 기억한다. 메모리(30)에 기억된 데이터 항목의 복사본은, 데이터 어레이(140)의 엔트리에 기억되고, 그들 데이터 항목과 연관된 추가의 정보는 태그 어레이(130)에 기억된다. 이들 연관된 정보는, 일반적으로 태그(150), 더티 비트(160), 유효 비트(170) 및 NS비트(180)를 구비하여도 된다. 태그는, 데이터 어레이(140)에서 대응한 데이터 항목의 메모리 어드레스의 일부에 해당한다. 더티 비트(160)와 유효 비 트(170)는, 상기 캐쉬 라인에 초기에 기억되었으므로 대응한 데이터 항목이 갱신되었는지의 여부와 상기 캐쉬 라인에서의 데이터 항목이 계속 유효한지의 여부를 각각 나타낸다. NS 비트는, 상기 캐쉬 라인과 연관된 보안 도메인에 해당한다. 이에 따라서, 보안 액세스의 서브젝트인 데이터로 채워진 캐쉬 라인의 NS비트는 0으로 설정되고, 비보안 액세스의 서브젝트인 데이터로 채워진 캐쉬 라인의 NS비트는 1로 설정된다. 이것에 의해, 비보안 프로세스들이 보안 데이터를 액세스하는 위험없이, 보안 도메인과 비보안 도메인 양쪽에서 상기 캐쉬가 공유될 수 있다. 이것은, 특정 보안 도메인으로부터 데이터 액세스 요구가 NS비트가 그 보안 도메인과 일치하는 캐쉬에서의 캐쉬 라인에 액세스할 수 있기 때문이다.
도 3은 버스 마스터(50) 내에 버스 마스터(50) 내의 CPU(200)를 도시한 것이다. CPU(200) 내의 프로세서 코어(210)는, 액세스 요구를 발행하고,
상기 액세스 요구의 서브젝트인 데이터를 송신 또는 수신한다. 액세스 요구를 프로세서 코어(210)로부터 메모리 보호장치(MPU)(220) 내의 제어 로직(230)에 보내진다. 보안 제어 로직(60)에서 발생된 상기 TZ_NS_CTL신호는, 제어 로직(230)에 의해 수신된다. MPU(220) 내의 디스크립터 테이블(240)에도 프로세서 코어(210)에서 발행된 상기 액세스 요구를 보낸다. 프로세서 코어(210)가 도메인 지정 신호 TZ_NS_CTL를 수신하지 못하므로, 프로세서 코어 자체는 보안 도메인을 알지 못하지만, 오히려 도메인 보안 표시는 프로세서 코어(210)로부터 수신된 액세스 요구, 도메인 지정 신호 TZ_NS_CTL 및 디스크립터 테이블(240)에 기억된 정보에 따라 MPU(220)에 의해 작성된다. 도메인 보안 표시(NS-prot)를 생성하는 로직은 테이블 1에 요약된다.
테이블 1에 나타낸 로직에 따라, 비보안=0 및 보안=1. TZ_NS_CTL=1(즉, CPU(200)가 비보안 도메인에서 동작하도록 설정된다)일 때, 발생된 보안 표시(NS-prot)는 항상 1이고, 이것이 의미하는 것은 비보안 도메인에서 동작하는 코어가 비보안 액세스를 발생할 수만 있다는 것이다. 이와는 달리, 메모리 보호장치가 인에이블되지 않고(MPU 인에이블=0) 상기 코어가 보안 도메인에서 동작하도록 설정되는 경우(TZ_NS_CTL=0), 상기 보안 표시 NS-prot는 테이블 2(아래에 기재됨)에 나타낸 것과 같은 디폴트 메모리 맵에 따라 결정된다. 그렇지만, CPU가 보안 도메인에서 동작하도록 설정되고(TZ_NS_CTL=0) 상기 MPU가 인에이블되는 경우(MPU 인에이블=1), 상기 보안 표시 NS-prot는 분량 NS-영역의 값에 따라 결정된다.
Figure 112009022038389-pct00001
테이블 1
디스크립터 테이블(240)에는, 메모리 어드레스 영역과 그들의 대응한 NS-영역 값들의 목록이 기억되어 있다. 주어진 메모리 어드레스 영역 내에 속하는 어드레스에 대응한 데이터 액세스 요구에 의해, 디스크립터 테이블(240)이 그 목록에 기억된 것에 대응한 NS-영역의 값을 발생할 것이다. 디스크립터 테이블(240)에 기억된 목록의 형태가 다양하다는 것을 알지만, 일 실시예에서 NS-영역은 MPU용 영역 액세스 제어 레지스터의 속성이다. 이들 레지스터는, 논리적인 제로값으로 즉, 디폴트로 리셋되도록 구성되고, 상기 보안 도메인에서의 동작은 보안 액세스를 생성할 것이다. 일 실시예에서, 테이블 1에 기재된 NS-prot의 전환은 데이터 액세스 요구에 적용될 뿐이라는 것을 주목해야 한다. 이러한 실시예들에서, 명령어 액세스 요구들은, 항상 보안 도메인의 보안성과 일치한다. 이것으로 확실한 것은, 명령어가 아닌 데이터만을 보안 도메인과 비보안 도메인간에 공유하여도 된다는 것이다. 따라서, 제어 로직(230)은, 액세스 요구를 프로세서 코어(210)로부터 NS-prot의 적절한 값을 부가하는 상기 버스(10)에 보낸다. 또한, 제어 로직(230)은, 액세스 요구에 대한 영역 속성과 액세스 허가(예를 들면, 필요한 경우, 판독/기록 허가, 캐쉬 (불)가능한, 등)를 보내고 및/또는 부가하여도 된다.
또한, 도 1에 도시된 것처럼, CPU(200)는, 통합 명령어 및 데이터 캐쉬이거나, 개개의 명령어 및 데이터 캐쉬로서 형성되는 레벨 1 캐쉬(250)를 포함한다. 일반적으로, 캐쉬 가능한 액세스 요구에 대해, 상기 제어 로직(230)에 의해, 버스(10) 상에서 전파되는 액세스 요구에 앞서 레벨 1 캐쉬(250)에서 룩업 과정이 행해질 것이고, 레벨 1 캐쉬(250)가 상기 데이터 항목이나, 상기 액세스 요구의 서브젝트인 데이터 항목을 포함하는 경우, 상기 액세스 요구는 상기 버스(10) 상에서 전파되는 액세스 요구가 필요 없이 레벨 1 캐쉬(250)를 참조하여 진행된다. 상기 액세스 요구에서 지정된 어드레스가 메모리의 라이트 백(write back) 영역에 관계하는 경우, 비록 (도 2의 더티 비트(160)와 유사한) 더티 비트가 상기 캐쉬에서의 엔트리를 갖는 상기 시스템 캐쉬(40)/메모리(30)에서의 엔트리를 나중에 갱신할 필 요성을 나타내도록 설정되지만, 동시에 상기 시스템 캐쉬(40) 및/또는 메모리(30)에서의 갱신을 수행하지 않고 레벨 1 캐쉬에서 갱신이 일어날 수 있다. 그렇지만, 어드레스가 라이트 스루(write through) 영역에 관계하는 경우, 레벨 1 캐쉬(250)에서 갱신이 일반적으로 일어날 것이고 동시에 상기 액세스 요구는 버스(10)를 거쳐 시스템 캐쉬(40)/메모리(30)에 전파되어 시스템 캐쉬/메모리에서 갱신이 일어날 것이다.
테이블 2는 디폴트 메모리 맵의 예를 나타낸다. 이러한 디폴트 메모리 맵은, TZ_NS_CTL=0일 때(즉, 보안 도메인 동작) 특정 메모리 영역에의 액세스 요구의 보안 상태가 무엇인지와 다른 액세스 속성(아래 참조)을 정의한다. 디폴트 메모리 맵은, MPU를 구현하지 못하는 CPU에 사용되어도 되거나 어느 한쪽이 디스에이블된 MPU(테이블 1의 제 1 라인 참조)를 갖는 CPU에 사용되어도 되거나, (NS-영역의 값이 정의되지 않은) 영역 디스크립터가 어드레스를 커버하지 않는 액세스 요구에 사용되어도 된다.
Figure 112009022038389-pct00002
테이블 2
상기 테이블 2에서, 일 실시예에서는, 비보안의 NS-prot값을 논리적 1값으로 하고, 보안의 NS-prot 값을 논리적 0값으로 한다.
상기 테이블 2의 예시 메모리 맵에서, 상부 6개의 메모리 어드레스 범위는, 데이터 스토리지에 대해서만 할당되고, 하부 6개의 메모리 어드레스 영역은 명령어 스토리지나 데이터 스토리지에 대해 할당된다. 상기 데이터 전용 메모리의 경우, 기억된 데이터 항목의 실행은 가능하지 않고, 이 영역에서의 어드레스에 대한 명령어 액세스 요구는 중단될 것이다. 상기 데이터 전용 메모리는, 강하게 오더링된(즉, 캐쉬되지 않는) 및 공유/비공유된(즉, 멀티프로세서 디바이스 내에 하드웨어 일관성 기법으로 각각 시행될 수 있거나 될 수 없는) 영역으로 세분된다.
상기 하부 6개의 메모리 어드레스 영역은, 명령어 실행을 허가한다. 이들 메모리 영역의 다른 액세스 속성은, 공유/비공유 및 캐쉬 불가능, 라이트 스루(WT) 캐쉬 가능 또는 라이트 백 라이트 할당(Write back write allocate; WBWA) 캐쉬 가능 등으로 규정된다.
도 4는 디스크립터 테이블(240)에 기억된 영역 디스크립터가 존재하는 3개의 어드레스의 서브 영역(310, 320, 330)을 정의한 메모리 어드레스 공간(300)의 영역을 개략적으로 도시한 것이다. 메모리 어드레스 공간(300)의 나머지는, 영역 디스크립터가 존재하지 않는(즉, NS-영역의 값이 정의되지 않는) 메모리 어드레스 영역으로 이루어지고, 이들 영역의 경우 디폴트 메모리 맵(테이블 2)을 사용하여도 된다(또는 이와는 달리, 그 영역으로의 액세스들이 중단된다).
도 5는 본 발명의 일 실시예에 따른 도 3의 제어 로직(230)의 동작을 나타낸 흐름도이다. 단계 400에서, 제어 로직(230)은, 프로세서 코어(210)로부터 수신되는 데이터 액세스 요구를 기다린다. 단계 410에서 데이터 액세스 요구를 수신하면, 디스크립터 테이블(240)에서의 검색을 행한다. 다음에, 단계 420에서 충돌이 일어나지 않은 것이 확증되면, 단계 430에서는 디폴트 메모리 맵 엔트리가 대응한 어드레스에 사용가능한지를 검사한다. 사용 가능하지 않은 경우 중단 명령을 내린다(단계 440). 상기 어드레스에 대한 디폴트 메모리 맵 엔트리일 경우, NS-prot는 그 정보로부터 생성되어(단계 450), 그 NS-prot 값과 필요한 허가를 갖는 그 어드레스를 출력한다. 단계 420에서 충돌이 있는 경우, 디스크립터 테이블에서 하나보다 많은 충돌이 일어났는지를 검사한다(단계 460). 이것은 본 실시예에서 가능하고, 여기서 다수의 오버랩핑 영역 디스크립터, 예를 들면, 특정 메모리 디바이스에서의 모든 어드레스에 대해 정의된 공통 영역 디스크립터와 그 디바이스 내에 어떤 어드레스에 대해 정의된 특정 영역 디스크립터도 가능하다. 하나보다 많은 충돌이 있는 경우, 단계 470에서는 최고의 우선 순위 충돌을 선택하도록 우선 순위 기준을 적용한다, 즉, 주어진 어드레스에 대해 정의된 상기 영역 디스크립터 전체 중에서 최고의 우선 순위를 갖는 영역 디스크립터를 적용한다. 단계 480에서, 제어 로직(230)은 TZ_NS_CTL의 수신된 값에 따른 NS-prot의 값과 상기 선택된 영역 디스크립터의 NS-영역 값을 발생한다. 끝으로, 단계 490에서는, 필요한 경우 연관된 NS-prot 값과 허가에 의해 버스(10) 상에서 또는 직접 레벨 1 캐쉬(250)에, 데이터 액세스 요구를 출력한다.
요약하면, 본 발명의 실시예의 상기 설명에 의한 데이터 처리장치 및 액세스 요구 발생방법을 제공한다. 외부로부터 버스 마스터에 수신된 신호에 따라 상기 데이터 처리장치의 보안 도메인 또는 비보안 도메인에서 동작할 수 있는 버스 마스터가 구비된다. 신호는, 버스 마스터의 정상 동작시에 고정되도록 발생된다. 그 버스 마스터 디바이스가 보안 도메인에서 동작하고 있는 경우, 디폴트 메모리 맵이나 안전하게 정의된 메모리 영역 디스크립터에 따라, 보안 액세스 또는 비보안 액세스를 나타내는 버스 마스터 코어에 의해 발생된 액세스 요구와 연관된 도메인 지정 신호를 발생할 수 있는 제어 로직이 구비된다. 이와 같이, 보안 도메인에서 동작하는 버스 마스터는, 그 자체가 보안 동작과 비보안 동작간에 전환 가능하지 않고, 보안 액세스와 비보안 액세스 양쪽을 발생할 수 있다.
여기서는 특정 실시예를 기재하였지만, 본 발명은 이에 한정되지 않고 또 본 발명의 범위 내에서 여러 가지 변형 및 여기에 추가하여도 된다는 것을 알 것이다. 예를 들면, 아래의 종속항의 특징을 본 발명의 범위를 벗어나지 않고 독립항의 특징과 각 종 조합을 할 수 있다.

Claims (12)

  1. 데이터 처리장치의 디바이스가 동작 가능하며 적어도 하나의 비보안 도메인 및 적어도 하나의 보안 도메인으로 이루어진 복수의 도메인을 갖고, 상기 보안 도메인에서 상기 디바이스가 비보안 도메인으로부터 액세스 가능하지 않은 보안 데이터에 액세스하는 데이터 처리장치로서,
    특정 도메인에서만 동작하고, 데이터에의 액세스를 필요로 하는 경우 상기 데이터의 어드레스를 지정하는 액세스 요구를 발행할 수 있는 버스 마스터 디바이스와;
    상기 액세스 요구가 슬레이브 디바이스에 라우팅되고, 버스 상에서 상기 라우팅된 각 액세스 요구가 그 액세스 요구에 관한 도메인을 식별하는 이 액세스 요구와 관련된 도메인 보안 신호를 갖는 버스; 및
    상기 버스 마스터 디바이스가 동작하고 있는 도메인을 식별하기 위하여 상기 버스 마스터 디바이스의 외부로부터 발생된 도메인 지정 신호를 수신하도록 동작하는 도메인 제어 로직을 구비하고,
    상기 버스 마스터 디바이스가 상기 보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정 신호가 나타내는 경우, 상기 액세스 요구에 의해 지정된 상기 어드레스에 따라, 상기 도메인 제어 로직은, 상기 액세스 요구와 연관되는 비보안 도메인 보안신호를 선택적으로 발생할 수 있는 것을 특징으로 하는 데이터 처리장치.
  2. 제 1 항에 있어서,
    상기 도메인 제어 로직은, 다수의 메모리 영역의 각각에 대해 액세스 제어 정보를 식별하는 메모리 맵으로의 액세스와, 상기 보안 도메인에서 동작시에 상기 버스 마스터 디바이스에 의해 액세스 요구가 발행된 경우에 상기 메모리 영역 내에 어드레스를 지정하는 액세스 요구와 연관지어 발행되어야 하는 도메인 보안 신호의 지시를 가지는 것을 특징으로 하는 데이터 처리장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 도메인 제어 로직은, 영역 디스크립터를 액세스하고, 각 영역 디스크립터는, 메모리 영역과 연관되고, 그 메모리 영역에 대해 영역 보안 지시를 제공하고, 상기 영역 디스크립터는 보안 도메인에서 실행하고 있는 소정의 소프트웨어에 의해 프로그래밍 가능하고, 상기 도메인 제어 로직은, 상기 도메인 지정 신호와 액세스에 의해 지정된 어드레스를 포함하는 상기 메모리 영역의 상기 영역 디스크립터의 상기 영역 보안 지시의 조합으로부터, 각 액세스 요구의 상기 영역 보안 신호를 얻을 수 있는 것을 특징으로 하는 데이터 처리장치.
  4. 제 3 항에 있어서,
    상기 도메인 제어 로직은, 상기 버스 마스터 디바이스가 상기 보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정 신호가 나타나는 경우에 상기 영역 보안 지시에 따라 상기 도메인 보안 신호를 발생할 수 있는 것을 특징으로 하는 데이터 처리장치.
  5. 제 2 항에 있어서,
    상기 도메인 제어 로직은, 영역 디스크립터를 액세스하고, 각 영역 디스크립터는, 메모리 영역과 연관되고, 그 메모리 영역에 대해 영역 보안 지시를 제공하고, 상기 영역 디스크립터는 보안 도메인에서 실행하고 있는 소정의 소프트웨어에 의해 프로그래밍 가능하고, 상기 도메인 제어 로직은, 상기 도메인 지정 신호와 액세스에 의해 지정된 어드레스를 포함하는 상기 메모리 영역의 상기 영역 디스크립터의 상기 영역 보안 지시의 조합으로부터, 각 액세스 요구의 상기 영역 보안 신호를 얻을 수 있고,
    상기 어드레스가 영역 디스크립터를 갖는 메모리 영역에 있는 경우, 상기 도메인 보안 신호는 상기 영역 보안 지시 및 상기 도메인 지정신호의 상기 조합으로부터 얻어지는 한편, 이와는 달리 상기 도메인 보안 신호는 상기 메모리 맵으로부터 얻어진 상기 액세스 제어 정보로부터 얻어지는 것을 특징으로 하는 데이터 처리장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 도메인 제어 로직은, 상기 버스 마스터 디바이스가 상기 비보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정신호가 나타내고 있는 경우, 비보안으로서 상기 도메인 보안 신호를 항상 발생할 수 있는 것을 특징으로 하는 데이터 처리장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 도메인 지정 신호는, 상기 버스 마스터 디바이스로의 정적 입력인 것을 특징으로 하는 데이터 처리장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 도메인 지정 신호를 발생할 수 있는 보안 제어 로직을 더 구비한 것을 특징으로 하는 데이터 처리장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 도메인 지정 신호는 상기 버스 마스터 디바이스의 리셋에 따라서만 변경 가능한 것을 특징으로 하는 데이터 처리장치.
  10. 제 8 항에 있어서,
    상기 버스 마스터 디바이스는 부팅시에 상기 보안 도메인에서 동작을 시작하고, 상기 보안 제어 로직은 이후의 부트 프로세스에서 비보안 도메인 지정신호를 발생하도록 전환할 수 있고, 상기 보안 제어 로직은 이후 재부팅이 발생할 때까지 비보안 도메인 지정 신호만을 생성할 수 있는 것을 특징으로 하는 데이터 처리장치.
  11. 데이터 처리장치의 디바이스가 동작 가능하며 적어도 하나의 비보안 도메인 및 적어도 하나의 보안 도메인으로 이루어진 복수의 도메인을 갖고, 상기 보안 도메인에서 상기 디바이스가 상기 비보안 도메인으로부터 액세스 가능하지 않은 보안 데이터에 액세스하는 데이터 처리장치로서,
    특정 도메인에서만 동작하고, 데이터에의 액세스를 필요로 하는 경우 상기 데이터의 어드레스를 지정하는 액세스 요구를 발행하는 버스 마스터 수단과;
    상기 액세스 요구가 슬레이브 디바이스 수단에 라우팅되고, 버스수단 상에서 상기 라우팅된 각 액세스 요구가 그 액세스 요구에 관한 도메인을 식별하는 이 액세스 요구와 관련된 도메인 보안 신호를 갖는 버스수단; 및
    상기 버스 마스터 디바이스가 동작하고 있는 도메인을 식별하기 위하여 상기 버스 마스터 디바이스의 외부로부터 발생된 도메인 지정 신호를 수신하도록 동작하는 도메인 제어 로직수단을 구비하고,
    상기 버스 마스터 디바이스가 상기 보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정 신호가 나타내는 경우, 상기 액세스 요구에서 지정된 상기 어드레스에 따라, 상기 도메인 제어 로직수단은, 상기 액세스 요구와 연관되는 비보안 도메인 보안신호를 선택적으로 발생하는 것을 특징으로 하는 데이터 처리장치.
  12. 데이터 처리장치의 디바이스가 동작 가능하며, 적어도 하나의 비보안 도메인 및 적어도 하나의 보안 도메인으로 이루어진 복수의 도메인을 갖고, 상기 보안 도메인에서 상기 디바이스가 비보안 도메인으로부터 액세스 가능하지 않은 보안 데이터에 액세스하는 데이터 처리장치에서의 액세스 요구를 발생하는 방법으로서,
    버스 마스터 디바이스에 외부적으로 도메인 지정 신호를 발생하여 그 버스 마스터 디바이스가 동작하고 있는 도메인을 식별하는 단계와,
    데이터에의 액세스를 필요로 하는 경우 상기 데이터의 어드레스를 지정하는 액세스 요구를 상기 버스 마스터 디바이스로부터 발행하는 단계와,
    상기 액세스 요구와 도메인 보안 신호를 연관시켜, 그 액세스 요구에 관계하는 도메인을 식별하는 단계와,
    상기 보안 도메인에서만 동작하고 있는 것을 상기 도메인 지정 신호가 나타내는 경우, 상기 어드레스에 따라, 상기 액세스 요구와 연관되는 비보안 도메인 보안신호를 선택적으로 발생하는 단계를 포함한 것을 특징으로 하는 데이터 처리장치에서의 액세스 요구 발생방법.
KR1020097007525A 2006-09-13 2007-08-08 메모리 액세스 보안 관리 KR101477080B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0618042.6 2006-09-13
GB0618042A GB2442023B (en) 2006-09-13 2006-09-13 Memory access security management

Publications (2)

Publication Number Publication Date
KR20090065531A KR20090065531A (ko) 2009-06-22
KR101477080B1 true KR101477080B1 (ko) 2014-12-29

Family

ID=37309871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007525A KR101477080B1 (ko) 2006-09-13 2007-08-08 메모리 액세스 보안 관리

Country Status (11)

Country Link
US (1) US7886098B2 (ko)
EP (1) EP2062145B1 (ko)
JP (1) JP4872001B2 (ko)
KR (1) KR101477080B1 (ko)
CN (1) CN101517549B (ko)
DE (1) DE602007009850D1 (ko)
GB (1) GB2442023B (ko)
IL (1) IL194953A (ko)
MY (1) MY146182A (ko)
TW (1) TWI410797B (ko)
WO (1) WO2008032011A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138799A1 (ko) * 2016-02-12 2017-08-17 한양대학교 산학협력단 하드웨어 디바이스 및 그 인증 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090164738A1 (en) * 2007-12-21 2009-06-25 Microsoft Corporation Process Based Cache-Write Through For Protected Storage In Embedded Devices
US20090292931A1 (en) * 2008-05-24 2009-11-26 Via Technology, Inc Apparatus and method for isolating a secure execution mode in a microprocessor
US8726364B2 (en) * 2008-06-30 2014-05-13 Intel Corporation Authentication and access protection of computer boot modules in run-time environments
KR101469894B1 (ko) * 2011-08-12 2014-12-08 한국전자통신연구원 도메인 분리 기반 안전 실행 환경 제공 방법 및 장치
TWI485326B (zh) * 2012-03-05 2015-05-21 Beto Engineering & Marketing Can measure the pressure of the pump
US20140025852A1 (en) * 2012-07-19 2014-01-23 Lsi Corporation Configurable Response Generator for Varied Regions of System Address Space
US8938796B2 (en) 2012-09-20 2015-01-20 Paul Case, SR. Case secure computer architecture
KR101954733B1 (ko) 2012-10-26 2019-03-06 삼성전자주식회사 보안 콘텐츠를 처리하는 시스템 온 칩 및 그것을 포함하는 모바일 장치
US8990921B2 (en) 2013-02-21 2015-03-24 Atheer, Inc. Apparatus for processing with a secure system manager
US8613090B1 (en) * 2013-02-21 2013-12-17 Atheer, Inc. Method for processing a secure system manager
US11176546B2 (en) 2013-03-15 2021-11-16 Ologn Technologies Ag Systems, methods and apparatuses for securely storing and providing payment information
US9767044B2 (en) * 2013-09-24 2017-09-19 Intel Corporation Secure memory repartitioning
KR102218202B1 (ko) * 2014-08-01 2021-02-23 삼성전자주식회사 반도체 장치
US9747967B2 (en) 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
US20160188890A1 (en) * 2014-12-26 2016-06-30 Intel Corporation Security mode data protection
US9875189B2 (en) 2015-06-12 2018-01-23 Intel Corporation Supporting secure memory intent
KR102130744B1 (ko) 2015-07-21 2020-07-06 삼성전자주식회사 전자 장치 및 이의 제어 방법
KR102429906B1 (ko) * 2015-10-13 2022-08-05 삼성전자주식회사 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치
US10534724B2 (en) * 2015-12-24 2020-01-14 Intel Corporation Instructions and logic to suspend/resume migration of enclaves in a secure enclave page cache
US10382436B2 (en) * 2016-11-22 2019-08-13 Daniel Chien Network security based on device identifiers and network addresses
KR20180071679A (ko) 2016-12-20 2018-06-28 삼성전자주식회사 사용자 단말 장치 및 그의 제어 방법
US20190102324A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Cache behavior for secure memory repartitioning systems
WO2019112606A1 (en) * 2017-12-08 2019-06-13 Hewlett-Packard Development Company, L.P. Blocking systems from responding to bus mastering capable devices
US11188622B2 (en) 2018-09-28 2021-11-30 Daniel Chien Systems and methods for computer security
US11586383B2 (en) * 2018-10-16 2023-02-21 Micron Technology, Inc. Command block management
US10848489B2 (en) 2018-12-14 2020-11-24 Daniel Chien Timestamp-based authentication with redirection
US10826912B2 (en) 2018-12-14 2020-11-03 Daniel Chien Timestamp-based authentication
US11677754B2 (en) 2019-12-09 2023-06-13 Daniel Chien Access control systems and methods
US11509463B2 (en) 2020-05-31 2022-11-22 Daniel Chien Timestamp-based shared key generation
US11438145B2 (en) 2020-05-31 2022-09-06 Daniel Chien Shared key generation based on dual clocks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004046934A2 (en) * 2002-11-18 2004-06-03 Arm Limited Secure memory for protecting against malicious programs

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580246A (en) * 1983-11-02 1986-04-01 Motorola, Inc. Write protection circuit and method for a control register
US5557743A (en) * 1994-04-05 1996-09-17 Motorola, Inc. Protection circuit for a microprocessor
US5615263A (en) * 1995-01-06 1997-03-25 Vlsi Technology, Inc. Dual purpose security architecture with protected internal operating system
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer
JP4312272B2 (ja) * 1995-10-06 2009-08-12 モトローラ・インコーポレイテッド 内部メモリへのアクセスを制限するマイクロコントローラ
US6615324B1 (en) * 2000-01-07 2003-09-02 Cygnal Integrated Products, Inc. Embedded microprocessor multi-level security system in flash memory
EP1248200A1 (de) * 2001-04-06 2002-10-09 Micronas GmbH Verriegelungsschaltung zur Verhinderung eines unzulässigen Zugriffs auf die Speichereinrichtung eines Prozessors
JP2002353960A (ja) * 2001-05-30 2002-12-06 Fujitsu Ltd コード実行装置およびコード配布方法
US20030018892A1 (en) * 2001-07-19 2003-01-23 Jose Tello Computer with a modified north bridge, security engine and smart card having a secure boot capability and method for secure booting a computer
EP1331539B1 (en) * 2002-01-16 2016-09-28 Texas Instruments France Secure mode for processors supporting MMU and interrupts
US7313705B2 (en) * 2002-01-22 2007-12-25 Texas Instrument Incorporated Implementation of a secure computing environment by using a secure bootloader, shadow memory, and protected memory
US6820177B2 (en) * 2002-06-12 2004-11-16 Intel Corporation Protected configuration space in a protected environment
EP1563380B1 (en) * 2002-11-18 2006-07-19 ARM Limited Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain
RU2005115088A (ru) * 2002-11-18 2006-01-20 Арм Лимитед (Gb) Управление доступом устройства к памяти
US6922740B2 (en) * 2003-05-21 2005-07-26 Intel Corporation Apparatus and method of memory access control for bus masters
US7444668B2 (en) * 2003-05-29 2008-10-28 Freescale Semiconductor, Inc. Method and apparatus for determining access permission
US7636844B2 (en) * 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US6879518B1 (en) * 2003-11-21 2005-04-12 Atmel Corporation Embedded memory with security row lock protection
JP4750719B2 (ja) * 2004-11-26 2011-08-17 パナソニック株式会社 プロセッサ、セキュア処理システム
GB2422926B (en) * 2005-02-04 2008-10-01 Advanced Risc Mach Ltd Data processing apparatus and method for controlling access to memory
GB2440968B (en) * 2006-08-16 2011-02-02 Advanced Risc Mach Ltd Protecting system control registers in a data processing apparatus
KR20080067774A (ko) * 2007-01-17 2008-07-22 삼성전자주식회사 허가되지 않은 메모리 접근으로부터 비밀 영역을 보호하기위한 방법 및 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004046934A2 (en) * 2002-11-18 2004-06-03 Arm Limited Secure memory for protecting against malicious programs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138799A1 (ko) * 2016-02-12 2017-08-17 한양대학교 산학협력단 하드웨어 디바이스 및 그 인증 방법

Also Published As

Publication number Publication date
US20080071953A1 (en) 2008-03-20
GB2442023B (en) 2011-03-02
IL194953A0 (en) 2009-08-03
JP2010503909A (ja) 2010-02-04
EP2062145A1 (en) 2009-05-27
JP4872001B2 (ja) 2012-02-08
DE602007009850D1 (de) 2010-11-25
MY146182A (en) 2012-07-13
GB0618042D0 (en) 2006-10-25
CN101517549A (zh) 2009-08-26
GB2442023A (en) 2008-03-26
TW200817904A (en) 2008-04-16
WO2008032011A1 (en) 2008-03-20
CN101517549B (zh) 2012-06-20
TWI410797B (zh) 2013-10-01
US7886098B2 (en) 2011-02-08
IL194953A (en) 2015-01-29
EP2062145B1 (en) 2010-10-13
KR20090065531A (ko) 2009-06-22

Similar Documents

Publication Publication Date Title
KR101477080B1 (ko) 메모리 액세스 보안 관리
JP5581403B2 (ja) メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納
CN107690621B (zh) 受保护的异常处置
CN109901911B (zh) 一种信息设置方法、控制方法、装置及相关设备
CN107735768B (zh) 处理数据的方法和设备
CN109766164B (zh) 一种访问控制方法、内存管理方法及相关装置
JP6893479B2 (ja) 所有権テーブルを用いたデータ処理装置及び方法
CN107771323B (zh) 共享页
CN107690629B (zh) 地址转换
US7444668B2 (en) Method and apparatus for determining access permission
JP5179257B2 (ja) キャッシュメモリの中の制御データの修正
US7434264B2 (en) Data processing system with peripheral access protection and method therefor
US8677457B2 (en) Security for codes running in non-trusted domains in a processor core
JP4945053B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
US8549325B2 (en) Reducing information leakage between processes sharing a cache
US20080178261A1 (en) Information processing apparatus
JP7201686B2 (ja) 間接アクセスメモリコントローラ向けの保護機能を追加するための機器
CN112256396A (zh) 内存管理方法、系统及安全处理装置、数据处理装置
CN116166609A (zh) 存储器防火墙的动态管理
JP5324676B2 (ja) プロセッサ、バスインターフェース装置、およびコンピュータシステム
JP5380392B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
JP2007264679A (ja) アクセス制御装置及びアクセス制御方法
WO2019148447A1 (zh) 数据保护方法和数据保护装置
CN116561824A (zh) 在机密计算架构中管理内存的方法和装置
TW201710942A (zh) 執行控制裝置和執行控制方法以及執行控制程式產品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 5