CN114968881A - 电路装置和电子设备 - Google Patents

电路装置和电子设备 Download PDF

Info

Publication number
CN114968881A
CN114968881A CN202210167357.3A CN202210167357A CN114968881A CN 114968881 A CN114968881 A CN 114968881A CN 202210167357 A CN202210167357 A CN 202210167357A CN 114968881 A CN114968881 A CN 114968881A
Authority
CN
China
Prior art keywords
circuit
access
bus
information
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210167357.3A
Other languages
English (en)
Other versions
CN114968881B (zh
Inventor
桥本敬介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN114968881A publication Critical patent/CN114968881A/zh
Application granted granted Critical
Publication of CN114968881B publication Critical patent/CN114968881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供电路装置和电子设备，电路装置包含：总线；多个主电路，它们与总线连接并且是总线上的总线主设备；以及多个从电路，它们经由总线而与多个主电路连接并且是总线上的总线从设备。多个主电路被设定了针对总线从设备的访问权限，多个从电路被进行了针对来自总线主设备的读访问或写访问的许可设定，多个主电路的各主电路根据访问权限和许可设定，决定可否访问多个从电路的各从电路。

Description

电路装置和电子设备
技术领域
本发明涉及电路装置和电子设备等。
背景技术
在微型计算机等电路装置中，有时在电路装置所具有的存储器中存储有机密信息等重要的信息。不希望这样的机密信息等因来自外部器件的访问而从电路装置被读出。作为例如保护机密信息等的现有技术，例如有专利文献1所公开的技术。在专利文献1中，存储部将特定的数据存储于规定的数据区域。并且，执行部在受理了访问特定的数据的规定的指令的情况下，根据针对规定的数据区域的安全状态，判定是否能够执行所受理的规定的指令，在判定为能够执行的情况下，执行规定的指令的处理。
专利文献1：日本特开2019-160191公报
在专利文献1中，由于判断来自外部装置的规定的指令来判断可否访问特定的数据，因此访问权的设定变得繁杂，并且，在安全性上容易发生错误的访问，因此有可能降低针对重要的信息的安全性。
发明内容
本发明的一个方式涉及一种电路装置，其中，该电路装置包含：总线；多个主电路，它们与所述总线连接，是所述总线上的总线主设备；以及多个从电路，它们经由所述总线而与所述多个主电路连接，是所述总线上的总线从设备，所述多个主电路被设定了针对所述总线从设备的访问权限，所述多个从电路被进行了针对来自所述总线主设备的读访问或写访问的许可设定，根据所述访问权限和所述许可设定决定所述多个主电路的各主电路可否访问所述多个从电路的各从电路。
此外，本发明的其他方式涉及电子设备，该电子设备包含上述记载的电路装置。
附图说明
图1是本实施方式的电路装置的结构例。
图2是本实施方式的电路装置的详细的第1结构例。
图3是本实施方式的电路装置的详细的第2结构例。
图4是关于访问权限的设定的说明图。
图5是关于访问的许可设定的说明图。
图6是本实施方式的方法的应用例。
图7是关于总线访问的信息的说明图。
图8是说明本实施方式的处理的流程图。
图9是说明本实施方式的处理的流程图。
图10是说明本实施方式的处理的流程图。
图11为本实施方式的电子设备的结构例。
标号说明
10：电路装置；12：总线；14：外围总线；16：第1信号线；18：第2信号线；20-1～20-n：主电路；21：核心块；22：处理器；24：调试电路；26：DMA控制器；28：外部总线接口；30-1～30-m：从电路；31-1～31-m：寄存器；32：SRAM控制器；34：总线桥电路；35：寄存器；36、37、38、39：周边电路；40：存储器控制器；50：非易失性存储器；52：用户存储区域；54：设定存储区域；70：权限控制电路；300：电子设备；310：显示部；320：存储器；330：操作接口；340：通信接口；AR1～AR128：存储器存储区域；PA～PZ：周边电路。
具体实施方式
以下，对本发明的优选实施方式进行详细说明。另外，以下所说明的本实施方式并非对权利要求书中记载的本发明的内容进行不当限定，在本实施方式中所说明的全部结构并不一定都是作为本发明的解决方法所必需的。
1.电路装置
图1示出本实施方式的电路装置10的结构例。本实施方式的电路装置10包含：总线12；多个主电路20-1～20-n，它们与总线12连接，是总线12上的总线主设备；以及多个从电路30-1～30-m，它们经由总线12而与多个主电路20-1～20-n连接，是总线12上的总线从设备。这里，n、m为2以上的整数。此外，电路装置10可以包含存储器控制器40和非易失性存储器50。
总线主设备进行总线12的传输控制。在主/从方式中，总线主设备获得总线的使用权，通过指定成为目标的器件来进行数据传输。为了防止总线12中的数据的冲突等，例如将器件分为总线主设备和总线从设备，总线从设备仅在被从总线主设备指示时进行数据的输入输出。而且，在图1中，主电路20-1～20-n是作为总线主设备进行动作的电路，从电路30-1～30-m是作为总线从设备进行动作的电路。
存储器控制器40进行非易失性存储器50的控制。例如，存储器控制器40进行非易失性存储器50的读出控制、写入控制。该存储器控制器40例如也是从电路中的1个，作为总线从设备进行动作。
非易失性存储器50是即使不供给电源也保持信息的存储的存储器。例如非易失性存储器50是即使不供给电源也能够保持信息的存储并且能够进行信息的改写的存储器。非易失性存储器50存储电路装置10的动作等所需的各种信息。
例如非易失性存储器50是由FAMOS存储器(Floating gate Avalanche injectionMOS memory：浮动栅雪崩注入型MOS存储器)或MONOS存储器(Metal-Oxide-Nitride-Oxide-Silicon memory：金属-氧化物-氮化物-氧化物-硅存储器)等实现的EEPROM(ElectricallyErasable Programmable Read-Only Memory：电可擦可编程只读存储器)。具体而言，非易失性存储器50是能够进行统一擦除动作等的闪存。闪存例如是闪存ROM。非易失性存储器50例如具有存储机密信息等用户信息的用户存储区域52、存储保护设定信息的设定存储区域54等存储区域。保护设定信息例如是访问权限和许可设定的信息。
而且，在本实施方式中，多个主电路20-1～20-n被设定了针对总线从设备的访问权限。例如，多个主电路20-1～20-n被设定了针对作为总线从设备的多个从电路30-1～30-m的访问权限。例如，按照指示对周边电路或存储器等访问对象电路的访问的每个总线主设备来设定访问权限。即，对多个主电路20-1～20-n的各主电路设定访问权限的有无。另外，多个从电路30-1～30-m被进行了针对来自总线主设备的读访问或写访问的许可设定。例如在具有访问权限的总线主设备进行了读访问或写访问的情况下，是否许可该读访问或写访问的许可设定被设定于多个从电路30-1～30-m的各从电路。而且，多个主电路20-1～20-n的各主电路根据访问权限和许可设定，决定可否访问多个从电路30-1～30-m的各从电路。例如，多个主电路20-1～20-n的各主电路根据对各主电路设定的访问权限和对多个从电路30-1～30-m的各从电路设定的许可设定，决定可否访问各从电路。例如，在具有访问权限的主电路对从电路进行读访问的情况下，如果对该从电路进行了读访问的许可设定，则许可该读访问。此外，在具有访问权限的主电路对从电路进行写访问的情况下，如果对该从电路进行了写访问的许可设定，则许可该写访问。另外，在对从电路进行了读访问和写访问双方的许可设定的情况下，许可具有访问权限的主电路的读访问和写访问双方。
例如在非易失性存储器50的用户存储区域52中存储有用户的机密信息等重要的信息。例如当电路装置10为微型计算机的情况下，机密信息是在微型计算机中执行的用户的应用程序的信息、各种数据。另外，机密信息例如是在加密处理中使用的密钥信息等。在该情况下，例如有可能发生外部器件访问电路装置10而将这样的机密信息等重要的信息读出到外部的情况。在本实施方式中，为了防止这样的情况的发生以保护机密信息等信息，采用根据对主电路设定的访问权限和对从电路设定的访问的许可设定来决定可否从主电路访问从电路的方法。此外，成为保护对象的信息不限于存储在非易失性存储器50中的信息，也可以是存储在电路装置10的其他存储器等中的信息。
具体而言，在本实施方式中，对成为总线主设备的各主电路设定访问权限的有无。另外，对成为总线从设备的各从电路进行针对来自总线主设备的读访问或写访问的许可设定。然后，在各主电路对各从电路进行读访问或写访问的情况下，根据各主电路的访问权限和各从电路的许可设定，决定可否进行该读访问或写访问。这样，能够细致地设定可否访问周边电路或存储器等电路，能够根据用户的要求自由地设定便利性和安全的牢固性的平衡。例如重视安全的牢固性的用户通过对访问权限、访问的许可设定进行严格的保护设定，能够应对该用户的要求。另一方面，重视便利性的用户通过对访问权限、访问的许可设定进行缓和的保护设定，能够应对该用户的要求。由此，能够实现具有高度保护功能的电路装置10。
例如，在上述的专利文献1的现有技术中，安全的状态根据从外部接受到的指令而变化，根据该状态进行指令的执行的可否判断。与此相对，在本实施方式中，通过对电路装置10内的主电路的访问权限的设定以及对从电路的访问的许可设定来进行保护设定。因此，不依赖于指令，仅通过访问权限、访问的许可设定和主电路与从电路的组合，就能够决定可否访问，因此能够以简洁的设定进行灵活的保护设定。
例如，在本实施方式中，多个主电路20-1～20-n包含设定了针对总线从设备的访问权限的第1主电路和未设定针对总线从设备的访问权限的第2主电路。作为一例，设定有访问权限的第1主电路例如是后述的图2、图3的处理器22或DMA控制器26等。此外，未设定访问权限的第2主电路例如是外部总线接口28或调试电路24等。此外，多个从电路30-1～30-m包含进行了第1许可设定的第1从电路。而且，第1主电路不依赖于第1许可设定而许可针对第1从电路的读访问或写访问。即，设定了针对总线从设备的访问权限的第1主电路无论在第1从电路的第1许可设定中是否许可了读访问或写访问，都许可针对第1从电路的读访问或写访问。另一方面，第2主电路根据第1许可设定被许可针对第1从电路的读访问或写访问。即，未设定针对总线从设备的访问权限的第2主电路根据第1从电路的第1许可设定被许可针对第1从电路的读访问或写访问。例如，如果在第1许可设定中许可了读访问，则第2主电路能够进行对第1从电路的读访问，如果在第1许可设定中许可了写访问，则第2主电路能够进行对第1从电路的写访问。这样，通过设定访问权限，能够一并许可设定第1主电路对第1从电路的读访问、写访问，并且对于未设定访问权限的第2主电路，通过对第1从电路的第1许可设定，决定可否进行读访问、写访问。因此，仅通过简洁的设定就能够进行灵活的保护设定，能够根据用户的要求适当地设定便利性与安全的牢固性的平衡。
此外，如图1所示，本实施方式的电路装置10包含存储作为访问权限以及许可设定的信息的保护设定信息的非易失性存储器50。例如在非易失性存储器50的设定存储区域54中存储作为访问权限以及许可设定的信息的保护设定信息。由此，作为访问权限以及许可设定的信息的保护设定信息被存储在作为即使不供给电源也保持信息的存储的存储器的非易失性存储器50中。因此，在向电路装置10接通电源后，能够根据存储在非易失性存储器50中的保护设定信息，进行对主电路的访问权限的设定、对从电路的读访问或写访问的许可设定。因此，能够更可靠地防止发生用户的机密信息等信息被读出到外部器件的情况。
此外，如图1所示，本实施方式的电路装置10包含根据从非易失性存储器50中读出的保护设定信息而进行访问权限的设定以及许可设定的存储器控制器40。例如，在电源接通后等的初始化处理中，存储器控制器40从非易失性存储器50中读出保护设定信息，根据所读出的保护设定信息，进行对主电路的访问权限的设定、对从电路的访问的许可设定。这样，能够有效利用进行存储保护设定信息的非易失性存储器50的控制的存储器控制器40，进行主电路的访问权限的设定、对从电路的访问的许可设定。即，存储器控制器40能够从自身进行读出控制的非易失性存储器50读出作为访问权限以及许可设定的信息的保护设定信息，根据访问权限以及许可设定的信息，执行主电路的访问权限的设定、对从电路的访问的许可设定。另外，也可以不将作为访问权限以及许可设定的信息的保护设定信息存储在非易失性存储器50中，而固定地将访问权限赋予给主电路和/或将访问的许可设定赋予给从电路。例如也可以通过固定的硬件电路进行访问权限的设定、访问的许可设定。或者，也可以在非EEPROM的掩模ROM中存储访问权限的设定、访问的许可设定的信息。
此外，许可设定的信息被写入到在多个从电路30-1～30-m的各从电路中设置的寄存器31-1～31-m。例如，从电路30-1的读访问或写访问的许可设定被写入到从电路30-1的寄存器31-1。同样地，从电路30-2～30-m的各从电路的读访问或写访问的许可设定被写入到从电路30-2～30-m的寄存器31-2～31-m的各寄存器中。例如在电源接通后等初始化处理中，存储器控制器40从非易失性存储器50中读出保护设定信息，将保护设定信息所包含的许可设定的信息写入寄存器31-1～31-m中。这样，多个从电路30-1～30-m能够根据写入到自身的寄存器31-1～31-m的许可设定的信息和主电路的访问权限，决定是否许可主电路的读访问或者写访问。另外，寄存器31-1～31-m例如能够通过触发器电路或存储器元件等而实现。
另外，访问权限的信息包含在针对总线12的总线访问的信息中。例如，在主电路经由总线12访问从电路时的总线访问的信息中包含访问权限的信息。例如，作为主电路的总线访问是否是具有访问权限的总线访问的信息的访问权限的信息包含在总线访问的信息中。这样，从电路在从主电路接受到读访问或者写访问的情况下，能够根据读访问或者写访问的总线访问的信息所包含的访问权限的信息和对自身设定的访问的许可设定的信息，决定是否许可该读访问或者写访问。
2.详细的结构例
图2示出本实施方式的电路装置10的详细的第1结构例。图2为本实施方式的电路装置10例如是微型计算机的情况下的结构例。在图2中，作为图1的主电路20-1～20-n，设置有处理器22、调试电路24、DMA控制器26、外部总线接口28。然后，对这些处理器22、调试电路24、DMA控制器26、外部总线接口28进行访问权限的设定。另外，作为图1的从电路30-1～30-m，设置有SRAM控制器32、总线桥电路34、存储器控制器40。然后，对这些SRAM控制器32、总线桥电路34、存储器控制器40进行访问的许可设定。
处理器22例如是CPU(Central Processing Unit：中央处理器)，例如是提取命令并执行该命令的电路。另外，处理器22并不限定于CPU，例如能够设想执行程序等命令的各种处理电路。
调试电路24是进行作为微型计算机的电路装置10的调试处理的电路。例如，调试电路24进行用于确认处理器22执行的程序是否为执行期望的动作的程序等的调试处理。在调试电路24中，例如存在JTAG(Joint Test Action Group：联合测试行动小组)、SWD(Serial Wire Debug Port：串行线调试端口)、或者ETM(Embedded Trace Macrocell：嵌入式追踪宏单元)等形式，例如通过ICE(In-Circuit Emulator：在线仿真器)与外部的个人计算机等连接，由此能够进行各种动作、设定。
DMA控制器26是用于进行DMA(Direct Memory Access：直接存储器访问)传输的控制器。例如DMA控制器26是用于不经由作为CPU的处理器22的处理而进行例如在存储器与存储器或周边电路之间直接传输数据的DMA传输的控制器。例如，DMA控制器26根据规定的算法等访问总线12以执行DMA传输。
外部总线接口28是进行与电路装置10的外部总线的接口处理的电路。通过设置外部总线接口28，能够与连接于外部总线的外部器件之间进行数据传输。例如，通过设置外部总线接口28，能够进行与连接于外部总线的ROM或RAM等存储器、I/O器件等外部器件之间的DMA传输等数据传输。外部总线接口28例如也可以是以太网控制器。例如作为外部总线接口28的以太网控制器内置有介质访问控制层(MAC)、物理层(PHY)的电路，能够进行TCP/IP的通信。
SRAM控制器32是进行SRAM 33的控制的控制器。例如SRAM控制器32进行SRAM 33的读出控制、写入控制。SRAM 33是作为电路装置10的处理器22等各电路的临时存储区域等发挥功能的存储器。
总线桥电路34是设置在作为主总线的总线12与连接有多个周边电路36、37、38、39的外围总线14之间的电路。例如，总线桥电路34是用于在协议不同的2个总线之间转换各自的总线访问并进行通信的电路。即，总线桥电路34设置在第1协议的总线12与第2协议的外围总线14之间，进行数据传输所需的协议转换等。例如在总线12为AHB(Advanced High-performance Bus：高级高性能总线)、外围总线14为APB(Advanced Peripheral Bus：高级外围总线)的情况下，总线桥电路34进行AHB与APB之间的协议转换等。
周边电路36、37、38、39连接到外围总线14。作为周边电路36、37、38、39，例如有定时器电路、UART(Universal Asynchronous Receiver/Transmitter：通用异步收发器)或SPI(Serial Peripheral Interface：串行外设接口)等串行接口、液晶显示驱动器等显示驱动器、A/D转换电路、D/A转换电路、数字滤波器或数码照相机接口等。
并且，在图2中，存储器控制器40使用与总线12分开设置的第1信号线16，进行对作为多个从电路的SRAM控制器32、总线桥电路34的许可设定。即，存储器控制器40通过向专用的第1信号线16的信号输出，进行向SRAM控制器32、总线桥电路34的读访问、写访问的许可设定。第1信号线16由1条或多条信号线构成，也可以称为许可设定用的第1信号线组。例如，存储器控制器40在初始化处理等中，通过对第1信号线16输出许可设定用的信号，进行针对作为从电路的SRAM控制器32、总线桥电路34各自的许可设定。具体而言，将许可设定的信息写入各从电路的寄存器。这样，例如在电路装置10进行实际动作的处理之前的期间，存储器控制器40能够使用专用的第1信号线16进行从电路的许可设定。由此，例如在电路装置10的实际动作时，能够防止由于来自外部器件的恶意访问而读出或改写机密信息等信息等的情况。
此外，在图2中，存储器控制器40使用与总线12分开设置的第2信号线18，对作为多个主电路的处理器22、调试电路24、DMA控制器26、外部总线接口28进行访问权限的设定。即，存储器控制器40通过向专用的第2信号线18的信号输出，对处理器22、调试电路24、DMA控制器26、外部总线接口28设定访问权限的有无。例如，存储器控制器40在初始化处理等中，通过对第2信号线18输出访问权限设定用的信号，进行针对作为主电路的处理器22、调试电路24、DMA控制器26、外部总线接口28各自的权限设定。这样，例如在电路装置10进行实际动作的处理之前的期间，存储器控制器40能够使用专用的第2信号线18进行主电路的访问权限的设定。由此，例如在电路装置10的实际动作时，能够防止由于来自外部器件的恶意访问而读出或改写机密信息等信息等的情况。
此外，如图2所示，电路装置10包含设置在总线12与连接有多个周边电路36～39的外围总线14之间的总线桥电路34，针对多个周边电路36～39的各周边电路的许可设定的信息被写入到在总线桥电路34中设置的寄存器35中。例如，存储器控制器40在初始化处理时等，通过向第1信号线16输出许可设定用的信号，从而对总线桥电路34的寄存器35写入许可设定的信息。这样，关于针对与外围总线14连接的周边电路36～39的访问的许可设定，能够使用总线桥电路34的寄存器35一并设定，能够实现访问的许可设定的处理的简化、处理负荷的减轻等。即，如果对与外围总线14连接的多个周边电路36～39的各周边电路单独地进行访问的许可设定，则有可能产生由存储器控制器40等进行的许可设定的处理复杂化、处理负荷变重等问题。关于这一点，如果通过向总线桥电路34的寄存器35写入许可设定的信息，来进行向周边电路36～39的许可设定，则能够防止这种问题的产生。而且，总线桥电路34在从主电路存在访问时，能够根据被写入到寄存器35中的许可设定的信息，而对向多个周边电路36～39的各周边电路的许可设定一并进行判断并进行处理。由此，也能够提高安全性能，能够实现具有高度的保护功能的电路装置10。此外，还能够防止将存储在非易失性存储器50或SRAM 33等存储器中的信息传输到周边电路36～39并输出到外部这样的不适当的访问。
图3示出本实施方式的电路装置10的详细的第2结构例。图3也是本实施方式的电路装置10例如是微型计算机的情况下的结构例。这里，对与图2不同的部分进行说明。
在图3中，电路装置10包含作为多个主电路的处理器22、调试电路24、设置在DMA控制器26与总线12之间的权限控制电路70。这里，例如成为处理器22和调试电路24包含于核心块21的结构。而且，权限控制电路70和核心块21通过第1总线连接，权限控制电路70和DMA控制器26通过第2总线连接。然后，权限控制电路70通过改写来自作为多个主电路的处理器22、调试电路24、DMA控制器26的总线访问的信息中包含的访问权限的信息，来设定访问权限。例如，根据CPU等的架构，存在能够通过命令等的发出来动态地切换访问权限的情况。例如动态地切换访问权限，使得在执行应用程序时不赋予执行OS(Operating System：操作系统)的处理时赋予的访问权限。因此，存在主电路自身设定访问权限而访问总线12的情况，在该情况下，通过在总线访问的信息所包含的访问权限的信息上覆盖保护设定信息所包含的访问权限的信息等来进行改写。这样，即使在对主电路不适当地设定了访问权限的情况下，权限控制电路70也能够通过改写来自主电路的总线访问的信息所包含的访问权限的信息，来设定为适当的访问权限。由此，能够防止由于来自外部器件的恶意访问而读出或改写机密信息等信息等的情况。
此外，在图3中，电路装置10包含：非易失性存储器50，其对作为访问权限和许可设定的信息的保护设定信息进行存储；以及存储器控制器40，其对非易失性存储器进行控制，存储器控制器40对权限控制电路70进行访问权限的设定。例如，存储器控制器40从非易失性存储器50中读出保护设定信息，将保护设定信息所包含的访问权限的信息例如经由第2信号线18而传输至权限控制电路70。然后，权限控制电路70根据保护设定信息中包含的访问权限的信息，改写主电路自身设定的访问权限的设定。这样，即使在对主电路不适当地设定了访问权限的情况下，存储器控制器40也能够从非易失性存储器50读出保护设定信息，对权限控制电路70进行访问权限的设定。由此，权限控制电路70能够改写来自主电路的总线访问的信息中包含的访问权限的信息，设定为适当的访问权限。
另外，在图3中，存储器控制器40也使用第1信号线16，进行针对作为从电路的SRAM控制器32、总线桥电路34的访问的许可设定。
接下来，使用图4、图5、图6对访问权限、访问许可的具体的设定例进行说明。例如，图4是访问权限的设定例，关于处理器22和DMA控制器26，访问权限被设定为“有”。另一方面，关于调试电路24和外部总线接口28，访问权限被设定为“无”，访问权限为未设定。
图5是访问的许可设定的例子。例如关于非易失性存储器50，能够对各存储器存储区域AR1～AR128单独地进行读访问、写访问的许可设定。例如在存储器存储区域AR1、AR2中，读访问以及写访问双方被设定为许可，在存储器存储区域AR3中，读访问以及写访问双方被设定为禁止。另外，在存储器存储区域AR128中，读访问被设定为禁止，但写访问被设定为许可。例如，对于存储机密信息等重要信息的存储器存储区域，优选将读访问、写访问设定为禁止。另外，关于与SRAM控制器32连接的SRAM 33，读访问被设定为许可，另一方面，写访问被设定为禁止。这样，能够防止没有访问权限的主电路将机密信息等信息写入SRAM 33并传输到外部而输出的情况。另外，对于SRAM 33，也可以对每个存储器存储区域单独地进行读访问或写访问的许可、禁止的设定。另外，对于与总线桥电路34连接的周边电路PA～PZ，也进行与各周边电路对应的读访问、写访问的许可、禁止的设定。
图6是示出进行了图4、图5那样的访问权限的设定、访问的许可设定的情况下的读访问或者写访问的可否的图。例如，由于处理器22、DMA控制器26如图4所示的那样被设定了访问权限，因此如图6所示，对于SRAM 33、周边电路PA～PZ中的任意一个都能够进行读访问以及写访问。
另一方面，调试电路24和外部总线接口28未设定访问权限，不具有访问权限。因此，根据所访问的从电路的许可设定来判断调试电路24、外部总线接口28的访问可否。例如，对于SRAM 33，进行了许可读访问、禁止写访问这样的访问的许可设定。因此，没有访问权限的调试电路24、外部总线接口28许可针对SRAM 33的读访问，但禁止写访问。由此，例如能够防止调试电路24将机密信息等信息写入SRAM 33并传输到外部的个人计算机等而被读出的情况。另外，能够防止外部总线接口28将机密信息等信息写入SRAM 33，并传输到外部总线而被读出的情况。
此外，对周边电路PA进行了许可读访问和写访问双方的访问的许可设定。因此，对于没有访问权限的调试电路24和外部总线接口28，许可针对周边电路PA的读访问和写访问双方。例如，对于不能将机密信息等信息输出到外部的周边电路，即使许可读访问和写访问双方，也不会出现问题。另外，对周边电路PB进行了禁止读访问、许可写访问这样的访问的许可设定。因此，没有访问权限的调试电路24、外部总线接口28许可针对周边电路PB的写访问，但禁止读访问。对周边电路PC进行了禁止读访问和写访问双方的访问的许可设定。因此，对于没有访问权限的调试电路24和外部总线接口28，禁止针对周边电路PC的读访问和写访问双方。例如，在微型计算机等的应用例中，有时在电路装置10中设置有用户不使用的周边电路。对于这样的周边电路，通过禁止读访问和写访问双方，能够防止由于未被使用的周边电路而产生安全漏洞的情况。
这样，在图4～图6中，设定了针对总线从设备的访问权限的第1主电路是处理器22、DMA控制器26。因此，例如在对第1从电路进行了访问的第1许可设定的情况下，作为第1主电路的处理器22、DMA控制器26不依赖于第1从电路的第1许可设定，而许可针对第1从电路的读访问、写访问。因此，处理器22、DMA控制器26能够访问第1从电路而读出数据，写入数据。由此，处理器22能够适当地进行命令的执行处理等，能够适当地执行DMA控制器26的数据的传输处理。
另外，在图4～图6中，针对总线从设备的访问权限为未设定的第2主电路是调试电路24、外部总线接口28。因此，例如在对第1从电路进行了访问的第1许可设定的情况下，作为第2主电路的调试电路24、外部总线接口28根据第1许可设定被许可针对第1从电路的读访问或写访问。因此，对于调试电路24、外部总线接口28，能够根据第1从电路的第1许可设定来许可或禁止读访问或写访问。因此，能够防止例如由于经由调试电路24、外部总线接口28的恶意访问而读出或改写机密信息等信息等的情况。
这样，根据本实施方式，如图4～图6所示，能够细致地设定可否进行读访问、写访问，能够根据用户的要求自由地设定便利性与安全牢固性的平衡。
图7示出总线访问的信息的一例。在作为总线主设备的主电路进行针对总线12的总线访问时，送出作为图7所示的那样的结构的数据包的总线访问的信息。总线访问的信息例如包含访问类别、访问地址、写/读的指示、写入数据、访问尺寸、访问权限等信息。而且，在主电路送出图7的总线访问的信息而进行读访问或写访问的情况下，作为总线从设备的从电路根据图7的总线访问的信息中包含的访问权限的信息和自身的访问的许可设定，决定是否处理该读访问或写访问。
在该情况下，在作为CPU的处理器22中存在命令总线和数据总线，如图7所示，是来自命令总线的总线访问还是除此以外的总线访问的区别能够通过总线访问的信息中包含的访问权限的信息来区别。这里，除此以外的总线访问是指基于数据总线或其他总线主设备的总线访问。而且，对于处理器22的基于命令总线的访问，始终设定访问权限，即使是禁止从数据总线读出的区域。能够为了作为命令而执行从而进行读出。因此，处理器22能够使用命令总线适当地执行程序的命令并进行处理。这样，由于能够区分是来自命令总线的总线访问还是除此以外的总线访问，因此，能够兼顾实现包含机密算法的命令代码的保护和命令的执行。
3.处理的详细内容
接着，对本实施方式的处理的详细情况进行说明。在本实施方式中，为了保护非易失性存储器50的内部的机密信息等信息免受来自外部的恶意访问的影响，进行以下说明的处理。首先，如图8的流程图所示，在包含通电复位的电路装置10的初始化处理时，存储器控制器40读出被写入到非易失性存储器50内的设定存储区域54中的保护设定信息，对主电路进行访问权限的设定，对从电路进行访问的许可设定。另外，如图9的流程图所示，仅在设定存储区域54为全擦除状态、即未进行保护设定的状态的情况下，能够向设定存储区域54写入保护设定信息。例如在进行了保护设定的情况下，无法改变保护设定的内容。另外，如图10的流程图所示，为了解除保护设定，设为必须通过将非易失性存储器50的整个区域一并擦除，同时也进行机密信息等信息的擦除。而且，不许可仅对设定存储区域54进行部分擦除，而残留机密信息等信息的情况。但是，如果是许可写访问的区域，则不伴随保护设定的变更，因此能够进行部分擦除。
具体而言，在图8的初始化处理中，首先停止受理来自总线主设备的访问(步骤S1)。然后，存储器控制器40从非易失性存储器50的设定存储区域54读出保护设定信息(步骤S2)，进行针对总线主设备的访问权限的设定和针对总线从设备的访问的许可设定(步骤S3)。然后，开始受理来自总线主设备的访问(步骤S4)。这样，在图8中，在初始化处理中，存储器控制器40从非易失性存储器50读出保护设定信息，根据读出的保护设定信息，进行针对总线主设备的访问权限的设定以及针对总线从设备的访问的许可设定。并且，在进行了这样的访问权限的设定和访问的许可设定之后，开始基于总线主设备的总线访问，能够在进行了基于访问权限的设定和访问的许可设定的高度的保护设定的状态下，使电路装置10进行各种处理。
此外，在图9的保护设定信息的写入处理中，当发出向非易失性存储器50的设定存储区域54写入保护设定信息的指令时(步骤S11)，存储器控制器40对设定存储区域54是否为全擦除状态进行判断(步骤S12)。而且，在设定存储区域54为全擦除状态的情况下，存储器控制器40执行所发出的指令，向设定存储区域54写入保护设定信息(步骤S13)，从而完成保护设定信息的写入。另一方面，在设定存储区域54不是全擦除状态的情况下，存储器控制器40不执行指令而不变更保护设定(步骤S14)，完成保护设定信息的写入。
在图10的非易失性存储器50的擦除处理时，如果发出非易失性存储器50的擦除指令(步骤S21)，则存储器控制器40判断是否将非易失性存储器50的整个区域一并擦除(步骤S22)。然后，在将整个区域一并擦除的情况下，存储器控制器40擦除包含保护设定信息的设定存储区域54的整个区域(步骤S23)，转移到初始化处理(步骤S24)，完成非易失性存储器50的擦除处理。另一方面，在不是将整个区域一并擦除的情况下，存储器控制器40判断擦除处理的指定存储区域是否是设定存储区域54(步骤S25)，在指定存储区域是设定存储区域54的情况下不执行擦除指令(步骤S26)，完成非易失性存储器50的擦除处理。另一方面，在指定存储区域不是设定存储区域54的情况下，存储器控制器40判断指定存储区域是否禁止写入(步骤S27)。然后，存储器控制器40在禁止写入的情况下不执行擦除指令(步骤S26)，完成非易失性存储器50的擦除处理，在不禁止写入的情况下，进行指定存储区域的擦除，完成非易失性存储器50的擦除处理。
如上所述，在本实施方式中，存储器控制器40在保护设定信息的设定存储区域54为全擦除状态下，许可向非易失性存储器50的保护设定信息的写入。即，如图9的步骤S11所示，在发出了向非易失性存储器50的设定存储区域54写入保护设定信息的指令的情况下，如步骤S12所示，存储器控制器40判断设定存储区域54是否为全擦除状态。例如，在擦除状态的存储器单元的比特为“1”的情况下，判断设定存储区域54的全部比特是否为“1”。然后，如步骤S14所示，在设定存储区域54不是全擦除状态的情况下，存储器控制器40不执行针对非易失性存储器50的设定存储区域54的保护设定信息的写入指令，而禁止保护设定信息的写入。这样，能够防止例如由于来自外部的恶意的访问而导致保护设定信息的访问权限的设定或访问的许可设定被改写的情况，从而能够实现具有高度的保护功能的电路装置10。
此外，在本实施方式中，存储器控制器40在设定存储区域54中存储有保护设定信息的情况下，不许可设定存储区域54的部分擦除。而且，为了解除保护设定，必须通过将非易失性存储器50的整个区域一并擦除，同时也进行机密信息等信息的擦除。例如在图10的步骤S21中发出了非易失性存储器50的擦除指令的情况下，存储器控制器40判断所发出的指令是否是将非易失性存储器50的整个区域一并擦除的指令。而且，在是将整个区域一并擦除的指令的情况下，存储器控制器40擦除包含保护设定信息的设定存储区域54的整个区域。由此，存储在用户存储区域52中的机密信息等信息也被擦除。另一方面，在擦除指令不是将整个区域一并擦除的指令的情况下，如步骤S25所示，存储器控制器40判断该擦除指令的指定存储区域是否是保护设定信息的设定存储区域54。即，判断是否为设定存储区域54的部分擦除。并且，存储器控制器40在该擦除指令的指定存储区域是设定存储区域54、是设定存储区域54的部分擦除的情况下，如步骤S26所示，不执行该擦除指令。即，存储器控制器40在设定存储区域54中存储有保护设定信息的情况下，不许可设定存储区域54的部分擦除。这样，能够防止进行非易失性存储器50的设定存储区域54的部分擦除而保护设定被解除这样的情况的发生。而且，为了擦除设定存储区域54的保护设定信息而解除保护设定，必须进行非易失性存储器50的整个区域一并擦除，通过进行整个区域一并擦除，不仅保护设定信息被擦除，机密信息等信息也被擦除。因此，能够防止因来自外部的恶意的访问而解除保护设定，读出机密信息等信息的情况。
4.电子设备
图11示出包含本实施方式的电路装置10的电子设备300的结构例。电子设备300能够包含本实施方式的电路装置10、显示部310、存储器320、操作接口330和通信接口340。作为电子设备300的具体例，例如有仪表盘等面板设备、汽车导航系统等车载设备、陀螺传感器、加速度传感器等具有传感器的传感器设备、投影仪、头戴式显示器、印刷装置、便携信息终端、便携型游戏终端、机器人、或者信息处理装置等各种电子设备。
作为处理装置的电路装置10进行电子设备300的控制处理、各种信号处理等。显示部310例如能够通过液晶面板、有机EL面板等来实现。显示部310也可以是触摸面板。存储器320例如存储来自操作接口330或通信接口340的数据或者作为电路装置10的工作存储器发挥功能。存储器320例如能够通过RAM、ROM等半导体存储器、或者硬盘驱动器等磁存储装置来实现。操作接口330是受理来自用户的各种操作的用户接口。例如，操作接口330能够通过按钮、鼠标、键盘、或者触摸面板等来实现。通信接口340是进行图像数据、控制数据的通信的接口。通信接口340的通信处理可以是有线的通信处理，也可以是无线的通信处理。
如上所述，本实施方式的电路装置包含：总线；多个主电路，它们与总线连接，是总线上的总线主设备；以及多个从电路，它们经由总线与多个主电路连接，是总线上的总线从设备。而且，多个主电路被设定了针对总线从设备的访问权限，多个从电路被设定了针对来自总线主设备的读访问或者写访问的许可设定。并且，根据访问权限和许可设定决定多个主电路的各主电路可否访问多个从电路的各从电路。
根据本实施方式，对成为总线主设备的各主电路设定访问权限。另外，对于成为总线从设备的各从电路，进行针对来自总线主设备的读访问或写访问的许可设定。然后，在各主电路对各从电路进行了读访问或写访问的情况下，根据各主电路的访问权限和各从电路的许可设定，决定可否进行该读访问或写访问。这样，能够细致地设定可否对电路装置的各电路进行访问，能够根据用户的要求自由地设定便利性与安全的牢固性的平衡。由此，能够实现具有高度的保护功能的电路装置。
此外，在本实施方式中，可以是，多个主电路包含：第1主电路，其被设定了针对总线从设备的访问权限；以及第2主电路，其未被设定针对总线从设备的访问权限，多个从电路包含进行了第1许可设定的第1从电路。而且，可以是，第1主电路不依赖于第1许可设定而许可针对第1从电路的读访问或写访问，第2主电路根据第1许可设定被许可针对第1从电路的读访问或写访问。
这样，通过设定访问权限，能够一并许可设定第1主电路对第1从电路的读访问、写访问，并且对于未被设定访问权限的第2主电路，通过对第1从电路的第1许可设定，能够决定可否进行读访问、写访问。
此外，在本实施方式中，可以是，第1主电路是处理器或DMA控制器。
这样，在对第1从电路进行了访问的第1许可设定的情况下，作为第1主电路的处理器或DMA控制器不依赖于第1从电路的第1许可设定，而许可针对第1从电路的读访问或写访问。
此外，在本实施方式中，可以是，第2主电路是外部总线接口或调试电路。
这样，在对第1从电路进行了访问的第1许可设定的情况下，作为第2主电路的调试电路或外部总线接口根据第1许可设定被许可针对第1从电路的读访问或写访问。
此外，在本实施方式中，可以是，包含非易失性存储器，该非易失性存储器对作为访问权限和许可设定的信息的保护设定信息进行存储。
这样，能够将作为访问权限和许可设定的信息的保护设定信息存储在作为即使不供给电源也保持信息的存储的存储器的非易失性存储器中。
另外，在本实施方式中，可以是，包含存储器控制器，该存储器控制器根据从非易失性存储器读出的保护设定信息进行访问权限的设定和许可设定。
这样，能够有效利用进行存储保护设定信息的非易失性存储器的控制的存储器控制器，进行主电路的访问权限的设定、对从电路的访问的许可设定。
此外，在本实施方式中，可以是，存储器控制器使用与总线分开设置的第1信号线对多个从电路进行许可设定。
这样，例如在初始化处理后电路装置进行实际动作之前的期间，存储器控制器能够使用专用的第1信号线进行从电路的许可设定。
此外，在本实施方式中，可以是，存储器控制器使用与总线分开设置的第2信号线对多个主电路进行访问权限的设定。
这样，例如在初始化处理后电路装置进行实际动作之前的期间，存储器控制器能够使用专用的第2信号线进行主电路的访问权限的设定。
另外，在本实施方式中，可以是，包含设置在多个主电路与总线之间的权限控制电路，权限控制电路通过对来自多个主电路的各主电路的总线访问的信息所包含的访问权限的信息进行改写来设定访问权限。
这样，即使在对主电路不适当地设定了访问权限的情况下，权限控制电路也能够通过改写来自主电路的总线访问的信息所包含的访问权限的信息，来设定为适当的访问权限。
此外，在本实施方式中，可以是，包含：非易失性存储器，其存储作为访问权限和许可设定的信息的保护设定信息；以及存储器控制器，其控制非易失性存储器，存储器控制器对权限控制电路进行访问权限的设定。
这样，在对主电路不适当地设定了访问权限的情况下，存储器控制器也从非易失性存储器读出保护设定信息，对权限控制电路进行访问权限的设定，从而权限控制电路能够改写来自主电路的总线访问的信息所包含的访问权限的信息，设定为适当的访问权限。
此外，在本实施方式中，可以是，存储器控制器在保护设定信息的设定存储区域处于全擦除状态时，许可向非易失性存储器写入保护设定信息。
这样，在设定存储区域不是全擦除状态的情况下，禁止针对设定存储区域的保护设定信息的写入，能够防止例如由于来自外部的恶意的访问而保护设定信息的访问权限的设定、访问的许可设定被改写的情况。
此外，在本实施方式中，可以是，存储器控制器在设定存储区域存储有保护设定信息的情况下，不许可设定存储区域的部分擦除。
这样，能够防止进行设定存储区域的部分擦除而保护设定被解除这样的情况的发生。
此外，在本实施方式中，可以是，许可设定的信息被写入到在多个从电路的各从电路中设置的寄存器中。
这样，各从电路能够根据写入到自身的寄存器中的许可设定的信息以及主电路的访问权限，决定是否许可主电路的读访问或写访问。
另外，在本实施方式中，可以是，访问权限的信息包含在针对总线的总线访问的信息中。
这样，各从电路在从主电路接受到读访问或写访问的情况下，能够根据读访问或写访问的总线访问的信息所包含的访问权限的信息和对自身设定的访问的许可设定的信息，决定是否许可该读访问或写访问。
此外，在本实施方式中，可以是，包含总线桥电路，该总线桥电路设置在总线与连接有多个周边电路的外围总线之间，针对多个周边电路的各周边电路的许可设定的信息被写入到在总线桥电路中设置的寄存器中。
这样，关于针对与外围总线连接的周边电路的访问的许可设定，能够使用总线桥电路的寄存器来一并设定，能够实现访问的许可设定的处理的简化、处理负荷的减轻等。
另外，本实施方式涉及包含上述记载的电路装置的电子设备。
此外，如上述那样对本实施方式详细地进行了说明，但本领域技术人员能够容易地理解，能够进行实质上不脱离本发明的新事项以及效果的多种变形。因此，这样的变形例全部包含在本发明的范围内。例如，在说明书或附图中，至少一次与更广义或同义的不同用语一起记载的用语在说明书或附图的任何位置都能够置换为该不同用语。另外，本实施方式和变形例的全部组合也包含在本发明的范围内。此外，电路装置、电子设备的结构和动作等也不限于本实施方式中说明的内容，能够实施各种变形。

Claims (16)

1.一种电路装置，其特征在于，该电路装置包含：
总线；
多个主电路，它们与所述总线连接，是所述总线上的总线主设备；以及
多个从电路，它们经由所述总线而与所述多个主电路连接，是所述总线上的总线从设备，
所述多个主电路被设定了针对所述总线从设备的访问权限，
所述多个从电路被进行了针对来自所述总线主设备的读访问或写访问的许可设定，
根据所述访问权限和所述许可设定决定所述多个主电路的各主电路可否访问所述多个从电路的各从电路。
2.根据权利要求1所述的电路装置，其特征在于，
所述多个主电路包含：
第1主电路，其被设定了针对所述总线从设备的所述访问权限；以及
第2主电路，其未被设定针对所述总线从设备的所述访问权限，
所述多个从电路包含进行了第1许可设定的第1从电路，
所述第1主电路不依赖于所述第1许可设定而被许可针对所述第1从电路的所述读访问或所述写访问，
所述第2主电路根据所述第1许可设定被许可针对所述第1从电路的所述读访问或所述写访问。
3.根据权利要求2所述的电路装置，其特征在于，
所述第1主电路是处理器或DMA控制器。
4.根据权利要求2或3所述的电路装置，其特征在于，
所述第2主电路是外部总线接口或调试电路。
5.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
该电路装置包含非易失性存储器，该非易失性存储器存储作为所述访问权限和所述许可设定的信息的保护设定信息。
6.根据权利要求5所述的电路装置，其特征在于，
该电路装置包含存储器控制器，该存储器控制器根据从所述非易失性存储器读出的所述保护设定信息进行所述访问权限的设定和所述许可设定。
7.根据权利要求6所述的电路装置，其特征在于，
所述存储器控制器使用与所述总线分开设置的第1信号线对所述多个从电路进行所述许可设定。
8.根据权利要求6所述的电路装置，其特征在于，
所述存储器控制器使用与所述总线分开设置的第2信号线对所述多个主电路进行所述访问权限的设定。
9.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
该电路装置包含设置在所述多个主电路与所述总线之间的权限控制电路，
所述权限控制电路通过对来自所述多个主电路的所述各主电路的总线访问的信息所包含的所述访问权限的信息进行改写来设定所述访问权限。
10.根据权利要求9所述的电路装置，其特征在于，
该电路装置包含：
非易失性存储器，其存储作为所述访问权限和所述许可设定的信息的保护设定信息；以及
存储器控制器，其控制所述非易失性存储器，
所述存储器控制器对所述权限控制电路进行所述访问权限的设定。
11.根据权利要求6、7、8和10中的任意一项所述的电路装置，其特征在于，
所述存储器控制器在所述保护设定信息的设定存储区域处于全擦除状态时，许可向所述非易失性存储器写入所述保护设定信息。
12.根据权利要求11所述的电路装置，其特征在于，
所述存储器控制器在所述设定存储区域存储有所述保护设定信息的情况下，不许可所述设定存储区域的部分擦除。
13.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
所述许可设定的信息被写入到在所述多个从电路的所述各从电路中设置的寄存器中。
14.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
所述访问权限的信息包含在针对所述总线的总线访问的信息中。
15.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
该电路装置包含总线桥电路，该总线桥电路设置在所述总线与连接有多个周边电路的外围总线之间，
针对所述多个周边电路的各周边电路的所述许可设定的信息被写入到在所述总线桥电路中设置的寄存器中。
16.一种电子设备，其特征在于，
该电子设备包含权利要求1至15中的任意一项所述的电路装置。
CN202210167357.3A 2021-02-25 2022-02-23 电路装置和电子设备 Active CN114968881B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021028266A JP2022129555A (ja) 2021-02-25 2021-02-25 回路装置及び電子機器
JP2021-028266 2021-02-25

Publications (2)

Publication Number Publication Date
CN114968881A true CN114968881A (zh) 2022-08-30
CN114968881B CN114968881B (zh) 2023-12-05

Family

ID=82899566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210167357.3A Active CN114968881B (zh) 2021-02-25 2022-02-23 电路装置和电子设备

Country Status (3)

Country Link
US (1) US11741035B2 (zh)
JP (1) JP2022129555A (zh)
CN (1) CN114968881B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639666A (zh) * 2002-03-08 2005-07-13 飞思卡尔半导体公司 具有外围设备访问保护的数据处理系统及其方法
WO2005121979A1 (ja) * 2004-06-14 2005-12-22 Matsushita Electric Industrial Co., Ltd. アクセス制御装置及びアクセス制御方法
CN1799030A (zh) * 2003-05-29 2006-07-05 飞思卡尔半导体公司 用于确定访问许可的方法和设备
US20090287894A1 (en) * 2008-05-13 2009-11-19 Atmel Corporation Accessing Memory in a System with Memory Protection
CN104516835A (zh) * 2013-09-26 2015-04-15 英飞凌科技股份有限公司 总线系统和用于受保护地访问存储器的方法
JP2017156789A (ja) * 2016-02-29 2017-09-07 キヤノン株式会社 情報処理装置
CN110059035A (zh) * 2017-12-22 2019-07-26 瑞萨电子株式会社 半导体装置和总线发生器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219678A (ja) * 2006-02-15 2007-08-30 Oki Electric Ind Co Ltd マルチレイヤバス・システム
JP5148236B2 (ja) * 2007-10-01 2013-02-20 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の制御方法
US9372818B2 (en) * 2013-03-15 2016-06-21 Atmel Corporation Proactive quality of service in multi-matrix system bus
JP2016173798A (ja) * 2015-03-18 2016-09-29 ルネサスエレクトロニクス株式会社 半導体装置
JP6395647B2 (ja) * 2015-03-18 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2019113917A (ja) * 2017-12-21 2019-07-11 ルネサスエレクトロニクス株式会社 データ処理装置、及びデータ処理装置の制御方法
JP7020969B2 (ja) 2018-03-16 2022-02-16 株式会社東芝 携帯可能電子装置、及びｉｃカード
US10972449B1 (en) * 2018-06-28 2021-04-06 Amazon Technologies, Inc. Communication with components of secure environment

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639666A (zh) * 2002-03-08 2005-07-13 飞思卡尔半导体公司 具有外围设备访问保护的数据处理系统及其方法
CN1799030A (zh) * 2003-05-29 2006-07-05 飞思卡尔半导体公司 用于确定访问许可的方法和设备
WO2005121979A1 (ja) * 2004-06-14 2005-12-22 Matsushita Electric Industrial Co., Ltd. アクセス制御装置及びアクセス制御方法
US20090287894A1 (en) * 2008-05-13 2009-11-19 Atmel Corporation Accessing Memory in a System with Memory Protection
CN104516835A (zh) * 2013-09-26 2015-04-15 英飞凌科技股份有限公司 总线系统和用于受保护地访问存储器的方法
JP2017156789A (ja) * 2016-02-29 2017-09-07 キヤノン株式会社 情報処理装置
CN110059035A (zh) * 2017-12-22 2019-07-26 瑞萨电子株式会社 半导体装置和总线发生器

Also Published As

Publication number Publication date
CN114968881B (zh) 2023-12-05
US11741035B2 (en) 2023-08-29
JP2022129555A (ja) 2022-09-06
US20220269628A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
JP6306578B2 (ja) メモリ保護装置及び保護方法
US7708195B2 (en) Memory card
US8316200B2 (en) Microcomputer, electronic instrument, and flash memory protection method
US6188602B1 (en) Mechanism to commit data to a memory device with read-only access
US6622184B1 (en) Information processing system
US7421534B2 (en) Data protection for non-volatile semiconductor memory using block protection flags
EP2263187B1 (en) Peripheral device locking mechanism
JP3891539B2 (ja) 半導体装置およびその制御装置
US20070118761A1 (en) Semiconductor integrated circuit device, program delivery method, and program delivery system
JP2011210037A (ja) 半導体装置及びデータ処理方法
US9304943B2 (en) Processor system and control method thereof
JP2000181898A (ja) フラッシュメモリ搭載型シングルチップマイクロコンピュータ
US7523279B2 (en) Information processing apparatus for accessing memory spaces including a user memory space and a secure memory space
CN111191214B (zh) 一种嵌入式处理器及数据保护方法
CN114968881B (zh) 电路装置和电子设备
JP2010009454A (ja) 情報処理装置
JP3705255B2 (ja) 半導体装置及びそれを用いたインサーキットエミュレータ
JP2007172062A (ja) 情報処理装置およびアクセス制御方法
US20150154123A1 (en) Device with processing unit and information storage
JP4903606B2 (ja) データ保護機能付き集積回路およびデータ保護機能付き集積回路用のデータ保護プログラム
JP2011150457A (ja) 情報処理装置およびメモリアクセス制御方法
JP2004086353A (ja) ファームウェア書き込み制御方法および同書き込み制御方法が適用されるカード装置
JP2004227421A (ja) シリアルｅｅｐｒｏｍ書き込み方式
JP2008197707A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant