JP2022129555A - 回路装置及び電子機器 - Google Patents

Abstract

【課題】高度なプロテクト設定を実現できる回路装置等の提供。【解決手段】回路装置１０は、バス１２と、バス１２に接続され、バス１２におけるバスマスターである複数のマスター回路２０-1～２０-nと、バス１２を介して複数のマスター回路２０-1～２０-nに接続され、バス１２におけるバススレーブである複数のスレーブ回路３０-1～３０-mを含む。複数のマスター回路２０-1～２０-nは、バススレーブに対するアクセス権限が設定されており、複数のスレーブ回路３０-1～３０-mは、バスマスターからのリードアクセス又はライトアクセスに対する許可設定がされており、複数のマスター回路２０-1～２０-nの各マスター回路は、アクセス権限と許可設定に基づいて、複数のスレーブ回路３０-1～３０-mの各スレーブ回路へのアクセスの可否が決定される。【選択図】図１

Description

本発明は、回路装置及び電子機器等に関する。

マイクロコンピューター等の回路装置では、回路装置が有するメモリーに機密情報等の重要な情報が記憶されている場合がある。このような機密情報等が、外部デバイスからのアクセスにより回路装置から読み出されてしまうことは望ましくない。例えば機密情報等を保護する従来技術としては例えば特許文献１に開示される技術がある。特許文献１では、記憶部が、特定のデータを所定のデータ領域に記憶する。そして実行部は、特定のデータにアクセスする所定のコマンドを受け付けた場合に、所定のデータ領域に対するセキュリティー状態に基づいて、受け付けた所定のコマンドが実行可能か否かを判定し、実行可能であると判定された場合に、所定のコマンドの処理を実行する。

特開２０１９－１６０１９１公報

特許文献１では外部装置からの所定のコマンドを判断して特定のデータへのアクセスの可否を判断しているため、アクセス権の設定が煩雑となり、且つ、セキュリティー上、間違ったアクセスが発生し易くなるため、重要な情報に対するセキュリティーが低下するおそれがある。

本開示の一態様は、バスと、前記バスに接続され、前記バスにおけるバスマスターである複数のマスター回路と、前記バスを介して前記複数のマスター回路に接続され、前記バスにおけるバススレーブである複数のスレーブ回路と、を含み、前記複数のマスター回路は、前記バススレーブに対するアクセス権限が設定されており、前記複数のスレーブ回路は、前記バスマスターからのリードアクセス又はライトアクセスに対する許可設定がされており、前記複数のマスター回路の各マスター回路は、前記アクセス権限と前記許可設定に基づいて、前記複数のスレーブ回路の各スレーブ回路へのアクセスの可否が決定される回路装置に関係する。

また本開示の他の態様は、上記に記載の回路装置を含む電子機器に関係する。

本実施形態の回路装置の構成例。 本実施形態の回路装置の詳細な第１構成例。 本実施形態の回路装置の詳細な第２構成例。 アクセス権限の設定についての説明図。 アクセスの許可設定についての説明図。 本実施形態の手法の適用例。 バスアクセスの情報についての説明図。 本実施形態の処理を説明するフローチャート。 本実施形態の処理を説明するフローチャート。 本実施形態の処理を説明するフローチャート。 本実施形態の電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１に本実施形態の回路装置１０の構成例を示す。本実施形態の回路装置１０は、バス１２と、バス１２に接続され、バス１２におけるバスマスターである複数のマスター回路２０-1～２０-ｎと、バス１２を介して複数のマスター回路２０-1～２０-nに接続され、バス１２におけるバススレーブである複数のスレーブ回路３０-１～３０-mを含む。ここでｎ、ｍは２以上の整数である。また回路装置１０はメモリーコントローラー４０と不揮発性メモリー５０を含むことができる。

バスマスターは、バス１２の転送制御を行うものである。マスター／スレーブ方式では、バスマスターがバスの使用権を得て、ターゲットとなるデバイスを指定することでデータ転送が行われる。バス１２でのデータの衝突等を防ぐために、例えばデバイスをバスマスターとバススレーブに分け、バススレーブはバスマスターから指示されたときにだけデータの入出力を行えるようにする。そして図１ではマスター回路２０-1～２０-ｎは、バスマスターとして動作する回路であり、スレーブ回路３０-１～３０-ｍは、バススレーブとして動作する回路である。

メモリーコントローラー４０は不揮発性メモリー５０の制御を行う。例えばメモリーコントローラー４０は不揮発性メモリー５０の読み出し制御や書き込み制御を行う。このメモリーコントローラー４０も例えばスレーブ回路の１つであり、バススレーブとして動作する。

不揮発性メモリー５０は、電源を供給しなくても情報の記憶を保持するメモリーである。例えば不揮発性メモリー５０は、電源を供給しなくても情報の記憶を保持できると共に情報の書き換えが可能なメモリーである。不揮発性メモリー５０は、回路装置１０の動作等に必要な種々の情報を記憶する。

例えば不揮発性メモリー５０は、ＦＡＭＯＳメモリー（Floating gate Avalanche injection MOS memory）又はＭＯＮＯＳメモリー（Metal-Oxide-Nitride-Oxide-Silicon memory)などにより実現されるＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）である。具体的には不揮発性メモリー５０は、一括消去動作等が可能なフラッシュメモリーである。フラッシュメモリーは例えばフラッシュＲＯＭである。不揮発性メモリー５０は、例えば、機密情報等のユーザー情報を記憶するユーザー記憶領域５２や、プロテクト設定情報を記憶する設定記憶領域５４などの記憶領域を有する。プロテクト設定情報は例えばアクセス権限及び許可設定の情報である。

そして本実施形態では、複数のマスター回路２０-1～２０-ｎは、バススレーブに対するアクセス権限が設定されている。例えば複数のマスター回路２０-1～２０-ｎは、バススレーブである複数のスレーブ回路３０-1～３０-mに対するアクセス権限が設定されている。例えば周辺回路やメモリー等のアクセス対象回路へのアクセスを指示するバスマスター毎に、アクセス権限が設定されている。即ち複数のマスター回路２０-1～２０-ｎの各マスター回路に、アクセス権限の有無が設定されている。また複数のスレーブ回路３０-1～３０-mは、バスマスターからのリードアクセス又はライトアクセスに対する許可設定がされている。例えばアクセス権限があるバスマスターがリードアクセス又はライトアクセスを行って来た場合に、当該リードアクセス又はライトアクセスを許可するか否かの許可設定が、複数のスレーブ回路３０-1～３０-mの各スレーブ回路に設定されている。そして複数のマスター回路２０-1～２０-nの各マスター回路は、アクセス権限と許可設定に基づいて、複数のスレーブ回路３０-1～３０-mの各スレーブ回路へのアクセスの可否が決定される。例えば複数のマスター回路２０-1～２０-nの各マスター回路は、各マスター回路に設定されたアクセス権限と、複数のスレーブ回路３０-1～３０-mの各スレーブ回路に設定された許可設定に基づいて、各スレーブ回路へのアクセスの可否が決定される。例えばアクセス権限があるマスター回路が、スレーブ回路にリードアクセスをして来た場合に、当該スレーブ回路に対してリードアクセスの許可設定がされていれば、当該リードアクセスは許可される。またアクセス権限があるマスター回路が、スレーブ回路にライトアクセスをして来た場合に、当該スレーブ回路に対してライトアクセスの許可設定がされていれば、当該ライトアクセスは許可される。またスレーブ回路に対してリードアクセス及びライトアクセスの両方の許可設定がされていた場合には、アクセス権限のあるマスター回路のリードアクセス及びライトアクセスの両方が許可される。

例えば不揮発性メモリー５０のユーザー記憶領域５２には、ユーザーの機密情報等の重要な情報が記憶されている。機密情報は、例えば回路装置１０がマイクロコンピューターである場合には、マイクロコンピューターにおいて実行されるユーザーのアプリケーションプログラムの情報や各種のデータである。また機密情報は、例えば暗号化処理に使用される鍵情報などである。この場合に、例えば外部デバイスが回路装置１０にアクセスして、このような機密情報等の重要な情報が外部に読み出されてしまう事態が発生するおそれがある。本実施形態では、このような事態の発生を防止して、機密情報等の情報を保護するために、マスター回路に設定されたアクセス権限とスレーブ回路に設定されたアクセスの許可設定に基づいて、マスター回路からスレーブ回路へのアクセスの可否を決定する手法を採用している。なお保護対象となる情報は、不揮発性メモリー５０に記憶されている情報には限定されず、回路装置１０の他のメモリー等に記憶されている情報であってもよい。

具体的には本実施形態では、バスマスターとなる各マスター回路に対してアクセス権限の有無を設定する。またバススレーブとなる各スレーブ回路に対して、バスマスターからのリードアクセス又はライトアクセスに対する許可設定を行う。そして各マスター回路が各スレーブ回路にリードアクセス又はライトアクセスを行った場合に、各マスター回路のアクセス権限と各スレーブ回路の許可設定に基づいて、当該リードアクセス又はライトアクセスの可否が決定される。このようにすれば、周辺回路やメモリーなどの回路へのアクセス可否を細かく設定できるようになり、ユーザーの要望に応じて利便性とセキュリティーの堅牢性のバランスを自由に設定することが可能になる。例えばセキュリティーの堅牢性を重視するユーザーは、アクセス権限やアクセスの許可設定について厳しいプロテクト設定を行うことで、当該ユーザーの要望に応えることができる。一方、利便性を重視するユーザーは、アクセス権限やアクセスの許可設定について緩やかなプロテクト設定を行うことで、当該ユーザーの要望に応えることができる。これにより、高度なプロテクト機能を持つ回路装置１０を実現できるようになる。

例えば前述の特許文献１の従来技術では、外部から受けたコマンドに応じてセキュリティーの状態が変化して、当該状態に応じてコマンドの実行の可否判断が行われる。これに対して本実施形態では、回路装置１０内のマスター回路へのアクセス権限の設定及びスレーブ回路へのアクセスの許可設定によりプロテクト設定が行われている。従って、コマンドに依存せずに、アクセス権限やアクセスの許可設定とマスター回路とスレーブ回路の組み合わせだけで、アクセスの可否を決定できるため、簡潔な設定で柔軟なプロテクト設定が可能になる。

例えば本実施形態では複数のマスター回路２０-1～２０-ｎは、バススレーブに対するアクセス権限が設定される第１マスター回路と、バススレーブに対するアクセス権限が非設定である第２マスター回路を含む。一例としては、アクセス権限が設定されている第１マスター回路は、例えば後述の図２、図３のプロセッサー２２又はＤＭＡコントローラー２６などである。またアクセス権限が非設定の第２マスター回路は、例えば外部バスインターフェース２８又はデバッグ回路２４などである。また複数のスレーブ回路３０-1～３０-mは、第１許可設定がされている第１スレーブ回路を含む。そして、第１マスター回路は、第１許可設定に依存せずに第１スレーブ回路に対するリードアクセス又はライトアクセスが許可される。即ち、バススレーブに対するアクセス権限が設定されている第１マスター回路は、第１スレーブ回路の第１許可設定においてリードアクセス又はライトアクセスが許可されているか否かに依らずに、第１スレーブ回路に対するリードアクセス又はライトアクセスが許可される。一方、第２マスター回路は、第１許可設定に基づいて第１スレーブ回路に対するリードアクセス又はライトアクセスが許可される。即ちバススレーブに対するアクセス権限が非設定である第２マスター回路は、第１スレーブ回路の第１許可設定に基づいて、第１スレーブ回路に対するリードアクセス又はライトアクセスが許可される。例えば第１許可設定においてリードアクセスが許可されていれば、第２マスター回路は第１スレーブ回路へのリードアクセスが可能になり、第１許可設定においてライトアクセスが許可されていれば、第２マスター回路は第１スレーブ回路へのライトアクセスが可能になる。このようにすればアクセス権限を設定することで、第１マスター回路による第１スレーブ回路に対するリードアクセスやライトアクセスを一括で許可設定できるようになると共に、アクセス権限が設定されていない第２マスター回路については、第１スレーブ回路への第１許可設定により、リードアクセスやライトアクセスの可否が決定されるようになる。従って、簡潔な設定だけで柔軟なプロテクト設定が可能になり、ユーザーの要望に応じて利便性とセキュリティーの堅牢性のバランスを適切に設定できるようになる。

また本実施形態の回路装置１０は図１に示すように、アクセス権限及び許可設定の情報であるプロテクト設定情報を記憶する不揮発性メモリー５０を含む。例えば不揮発性メモリー５０の設定記憶領域５４に、アクセス権限及び許可設定の情報であるプロテクト設定情報が記憶される。このようにすれば、アクセス権限及び許可設定の情報であるプロテクト設定情報が、電源を供給しなくても情報の記憶を保持するメモリーである不揮発性メモリー５０に記憶されるようになる。従って、回路装置１０への電源の投入後、不揮発性メモリー５０に記憶されたプロテクト設定情報に基づいて、マスター回路へのアクセス権限の設定やスレーブ回路へのリードアクセス又はライトアクセスの許可設定を行うことが可能になる。従って、ユーザーの機密情報等の情報が外部デバイスに読み出されてしまう事態が発生するのを、より確実に防止することが可能になる。

また本実施形態の回路装置１０は図１に示すように、不揮発性メモリー５０から読み出したプロテクト設定情報に基づいて、アクセス権限の設定及び許可設定を行うメモリーコントローラー４０を含む。例えば電源の投入後等の初期化処理において、メモリーコントローラー４０が、不揮発性メモリー５０からプロテクト設定情報を読み出して、読み出されたプロテクト設定情報に基づいて、マスター回路へのアクセス権限の設定やスレーブ回路へのアクセスの許可設定を行う。このようにすれば、プロテクト設定情報を記憶する不揮発性メモリー５０の制御を行うメモリーコントローラー４０を有効利用して、マスター回路のアクセス権限の設定やスレーブ回路へのアクセスの許可設定を行うことが可能になる。即ちメモリーコントローラー４０が、自身が読み出し制御を行う不揮発性メモリー５０からアクセス権限及び許可設定の情報であるプロテクト設定情報を読み出して、アクセス権限及び許可設定の情報に基づいて、マスター回路のアクセス権限の設定やスレーブ回路へのアクセスの許可設定を実行できるようになる。なおアクセス権限及び許可設定の情報であるプロテクト設定情報を不揮発性メモリー５０に記憶せずに、固定でアクセス権限をマスター回路に付与する、及び／又は、アクセスの許可設定をスレーブ回路に付与するようにしてもよい。例えば固定のハードウェア回路によりアクセス権限の設定やアクセスの許可設定を行ってもよい。或いはＥＥＰＲＯＭではないマスクＲＯＭにアクセス権限の設定やアクセスの許可設定の情報を記憶してもよい。

また許可設定の情報は、複数のスレーブ回路３０-1～３０-mの各スレーブ回路に設けられるレジスター３１-1～３１-mに書き込まれる。例えばスレーブ回路３０-1のリードアクセス又はライトアクセスの許可設定は、スレーブ回路３０-1のレジスター３１-1に書き込まれる。同様にスレーブ回路３０-2～３０-ｍの各スレーブ回路のリードアクセス又はライトアクセスの許可設定は、スレーブ回路３０-2～３０-mのレジスター３１-2～３１-mの各レジスターに書き込まれる。例えば電源投入後等の初期化処理において、メモリーコントローラー４０が、不揮発性メモリー５０からプロテクト設定情報を読み出して、プロテクト設定情報に含まれる許可設定の情報を、レジスター３１-1～３１-mに書き込む。このようにすれば、複数のスレーブ回路３０-1～３０-mは、自身のレジスター３１-1～３１-mに書き込まれた許可設定の情報と、マスター回路のアクセス権限とに基づいて、マスター回路のリードアクセス又はライトアクセスを許可するか否かを決定できるようになる。なおレジスター３１-1～３１-mは例えばフリップフロップ回路やメモリー素子などにより実現できる。

またアクセス権限の情報は、バス１２に対するバスアクセスの情報に含まれる。例えばマスター回路がバス１２を介してスレーブ回路にアクセスする際のバスアクセスの情報に、アクセス権限の情報が含まれる。例えばマスター回路のバスアクセスが、アクセス権限のあるバスアクセスか否かの情報であるアクセス権限の情報が、バスアクセスの情報に含まれる。このようにすればスレーブ回路は、マスター回路からリードアクセス又はライトアクセスが来た場合に、リードアクセス又はライトアクセスのバスアクセスの情報に含まれるアクセス権限の情報と、自身に設定されたアクセスの許可設定の情報に基づいて、当該リードアクセス又はライトアクセスを許可するか否かを決定できるようになる。

２．詳細な構成例
図２に本実施形態の回路装置１０の詳細な第１構成例を示す。図２は本実施形態の回路装置１０が例えばマイクロコンピューターである場合の構成例である。図２では図１のマスター回路２０-1～２０-nとして、プロセッサー２２、デバッグ回路２４、ＤＭＡコントローラー２６、外部バスインターフェース２８が設けられている。そしてこれらのプロセッサー２２、デバッグ回路２４、ＤＭＡコントローラー２６、外部バスインターフェース２８に対して、アクセス権限の設定が行われる。また図１のスレーブ回路３０-1～３０-mとして、ＳＲＡＭコントローラー３２、バスブリッジ回路３４、メモリーコントローラー４０が設けられている。そして、これらのＳＲＡＭコントローラー３２、バスブリッジ回路３４、メモリーコントローラー４０に対してアクセスの許可設定が行われる。

プロセッサー２２は例えばＣＰＵ（Central Processing Unit）であり、例えば命令をフェッチして、当該命令を実行する回路である。なおプロセッサー２２はＣＰＵには限定されず、例えばプログラム等の命令を実行する種々の処理回路を想定できる。

デバッグ回路２４は、マイクロコンピューターである回路装置１０のデバッグ処理を行う回路である。例えばデバッグ回路２４は、プロセッサー２２が実行するプログラムが所望の動作を実行するものであるかなどを確認するためのデバッグ処理を行う。デバッグ回路２４には、例えばＪＴＡＧ（Joint Test Action Group)、ＳＷＤ（Serial Wire Debug Port)、又はＥＴＭ（Embedded Trace Macrocell)などの形式があり、例えばＩＣＥ（In-Circuit Emulator)を通して外部のパーソナルコンピューター等と接続することにより、各種動作や設定を行うことが可能になっている。

ＤＭＡコントローラー２６は、ＤＭＡ（Direct Memory Access）転送を行うためのコントローラーである。例えばＤＭＡコントローラー２６は、ＣＰＵであるプロセッサー２２の処理を介在することなく、例えばメモリーとメモリー又は周辺回路との間で直接データを転送するＤＭＡ転送を行うためのコントローラーである。例えばＤＭＡコントローラー２６は、所定のアルゴリズム等にしたがってバス１２にアクセスして、ＤＭＡ転送を実行する。

外部バスインターフェース２８は、回路装置１０の外部バスとのインターフェース処理を行う回路である。外部バスインターフェース２８を設けることで、外部バスに接続される外部デバイスとの間でのデータ転送が可能になる。例えば外部バスインターフェース２８を設けることで、外部バスに接続されるＲＯＭ又はＲＡＭなどのメモリーやＩ／Ｏデバイス等の外部デバイスとの間での、ＤＭＡ転送等のデータ転送が可能になる。外部バスインターフェース２８は、例えばイーサネットコントローラーであってもよい。例えば外部バスインターフェース２８であるイーサネットコントローラーは、メディアアクセス制御層（ＭＡＣ）や物理層（ＰＨＹ）の回路を内蔵しており、ＴＣＰ／ＩＰの通信を可能にする。

ＳＲＡＭコントローラー３２はＳＲＡＭ３３の制御を行うコントローラーである。例えばＳＲＡＭコントローラー３２は、ＳＲＡＭ３３の読み出し制御や書き込み制御を行う。ＳＲＡＭ３３は、回路装置１０のプロセッサー２２等の各回路の一時記憶領域などとして機能するメモリーである。

バスブリッジ回路３４は、メインバスであるバス１２と、複数の周辺回路３６、３７、３８、３９が接続されるペリフェラルバス１４との間に設けられる回路である。例えばバスブリッジ回路３４は、プロトコルが異なる２つのバスの間で、それぞれのバスアクセスを変換し、通信を行うための回路である。即ちバスブリッジ回路３４は、第１プロトコルのバス１２と第２プロトコルのペリフェラルバス１４との間に設けられ、データ転送に必要なプロトコル変換等を行う。例えばバス１２がＡＨＢ（Advanced High-performance Bus）であり、ペリフェラルバス１４がＡＰＢ（Advanced Peripheral Bus）である場合に、バスブリッジ回路３４はＡＨＢとＡＰＢの間のプロトコル変換等を行う。

ペリフェラルバス１４には周辺回路３６、３７、３８、３９が接続されている。周辺回路３６、３７、３８、３９としては、例えばタイマー回路、ＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）やＳＰＩ（Serial Peripheral Interface）などのシリアルインターフェース、液晶表示ドライバーなどの表示ドライバー、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、デジタルフィルター又はデジタルカメラインターフェースなどがある。

そして図２ではメモリーコントローラー４０は、バス１２とは別に設けられた第１信号線１６を用いて、複数のスレーブ回路であるＳＲＡＭコントローラー３２、バスブリッジ回路３４への許可設定を行っている。即ち、メモリーコントローラー４０は、専用の第１信号線１６への信号出力により、ＳＲＡＭコントローラー３２、バスブリッジ回路３４へのリードアクセスやライトアクセスの許可設定を行う。第１信号線１６は、１又は複数の信号線により構成され、許可設定用の第１信号線群と言うこともできる。例えばメモリーコントローラー４０は、初期化処理等において、第１信号線１６に対して許可設定用の信号を出力することで、スレーブ回路であるＳＲＡＭコントローラー３２、バスブリッジ回路３４の各々に対する許可設定を行う。具体的には許可設定の情報を各スレーブ回路のレジスターに書き込む。このようにすれば、例えば回路装置１０が実動作の処理を行う前の期間において、メモリーコントローラー４０が専用の第１信号線１６を用いてスレーブ回路の許可設定を行うことが可能になる。これにより例えば回路装置１０の実動作時において、外部デバイスからの悪意のあるアクセスにより機密情報等の情報が読み出されたり書き換えられたりするなどの事態を防止できるようになる。

また図２ではメモリーコントローラー４０は、バス１２とは別に設けられた第２信号線１８を用いて、複数のマスター回路であるプロセッサー２２、デバッグ回路２４、ＤＭＡコントローラー２６、外部バスインターフェース２８に対してアクセス権限の設定を行っている。即ち、メモリーコントローラー４０は、専用の第２信号線１８への信号出力により、プロセッサー２２、デバッグ回路２４、ＤＭＡコントローラー２６、外部バスインターフェース２８に対してアクセス権限の有無を設定する。例えばメモリーコントローラー４０は、初期化処理等において、第２信号線１８に対してアクセス権限設定用の信号を出力することで、マスター回路であるプロセッサー２２、デバッグ回路２４、ＤＭＡコントローラー２６、外部バスインターフェース２８の各々に対する権限設定を行う。このようにすれば、例えば回路装置１０が実動作の処理を行う前の期間において、メモリーコントローラー４０が専用の第２信号線１８を用いてマスター回路のアクセス権限の設定を行うことが可能になる。これにより例えば回路装置１０の実動作時において、外部デバイスからの悪意のあるアクセスにより機密情報等の情報が読み出されたり書き換えられたりするなどの事態を防止できるようになる。

また図２に示すように回路装置１０は、バス１２と、複数の周辺回路３６～３９が接続されるペリフェラルバス１４との間に設けられるバスブリッジ回路３４を含み、複数の周辺回路３６～３９の各周辺回路に対する許可設定の情報が、バスブリッジ回路３４に設けられるレジスター３５に書き込まれる。例えばメモリーコントローラー４０が、初期化処理時等において、第１信号線１６に許可設定用の信号を出力することで、バスブリッジ回路３４のレジスター３５に対して許可設定の情報を書き込む。このようにすればペリフェラルバス１４に接続される周辺回路３６～３９に対するアクセスの許可設定については、バスブリッジ回路３４のレジスター３５を用いて一括に設定できるようになり、アクセスの許可設定の処理の簡素化や処理負荷の軽減等を図れるようになる。即ち、ペリフェラルバス１４に接続される複数の周辺回路３６～３９の各周辺回路に対して、個別にアクセスの許可設定を行うと、メモリーコントローラー４０等による許可設定の処理が煩雑化する、処理負荷が重くなるなどの問題が発生するおそれがある。この点、バスブリッジ回路３４のレジスター３５への許可設定の情報の書き込みにより、周辺回路３６～３９への許可設定を行うようにすれば、このような問題の発生を防止できる。そしてバスブリッジ回路３４は、マスター回路からアクセスがあったときに、レジスター３５に書き込まれた許可設定の情報に基づいて、複数の周辺回路３６～３９の各周辺回路への許可設定を一括して判断して処理できるようになる。これにより、セキュリティー性能も向上でき、高度なプロテクト機能を有する回路装置１０を実現できる。また不揮発性メモリー５０やＳＲＡＭ３３などのメモリーに記憶される情報を、周辺回路３６～３９に転送して、外部に出力するような不適切なアクセスについても防止できるようになる。

図３に本実施形態の回路装置１０の詳細な第２構成例を示す。図３も本実施形態の回路装置１０が例えばマイクロコンピューターである場合の構成例である。ここでは図２と異なる部分について説明する。

図３では回路装置１０は、複数のマスター回路であるプロセッサー２２、デバッグ回路２４、ＤＭＡコントローラー２６とバス１２との間に設けられる権限制御回路７０を含む。ここでは例えばプロセッサー２２とデバッグ回路２４がコアブロック２１に含まれる構成になっている。そして権限制御回路７０とコアブロック２１は第１バスにより接続され、権限制御回路７０とＤＭＡコントローラー２６は第２バスにより接続されている。そして権限制御回路７０は、複数のマスター回路であるプロセッサー２２、デバッグ回路２４、ＤＭＡコントローラー２６からのバスアクセスの情報に含まれるアクセス権限の情報を書き換えることで、アクセス権限を設定する。例えばＣＰＵ等のアーキテクチャーによっては、命令等の発行により、アクセス権限を動的に切り替えることができるものがある。例えばＯＳ（Operating System）の処理を実行する際に与えていたアクセス権限を、アプリケーションプログラムの実行の際には付与されないように、アクセス権限を動的に切り替える。このためマスター回路が自身でアクセス権限を設定して、バス１２に対してアクセスして来る場合があり、この場合には、バスアクセスの情報に含まれるアクセス権限の情報に、プロテクト設定情報に含まれるアクセス権限の情報を上書き等することにより書き換える。このようにすれば、マスター回路に対して不適切にアクセス権限が設定された場合にも、権限制御回路７０が、マスター回路からのバスアクセスの情報に含まれるアクセス権限の情報を書き換えることで、適正なアクセス権限に設定できるようになる。これにより、外部デバイスからの悪意のあるアクセスにより機密情報等の情報が読み出されたり書き換えられたりするなどの事態を防止できるようになる。

また図３では、回路装置１０が、アクセス権限及び許可設定の情報であるプロテクト設定情報を記憶する不揮発性メモリー５０と、不揮発性メモリーを制御するメモリーコントローラー４０を含み、メモリーコントローラー４０が、権限制御回路７０に対してアクセス権限の設定を行う。例えばメモリーコントローラー４０が、不揮発性メモリー５０からプロテクト設定情報を読み出し、プロテクト設定情報に含まれるアクセス権限の情報を、例えば第２信号線１８を介して権限制御回路７０に転送する。そして権限制御回路７０は、プロテクト設定情報に含まれるアクセス権限の情報に基づいて、マスター回路自身が設定したアクセス権限の設定を書き換える。このようにすれば、マスター回路に対して不適切にアクセス権限が設定された場合にも、メモリーコントローラー４０が不揮発性メモリー５０からプロテクト設定情報を読み出して、権限制御回路７０に対してアクセス権限の設定を行うことが可能になる。これにより、権限制御回路７０が、マスター回路からのバスアクセスの情報に含まれるアクセス権限の情報を書き換えて、適正なアクセス権限に設定できるようになる。

なお図３においてもメモリーコントローラー４０が、第１信号線１６を用いて、スレーブ回路であるＳＲＡＭコントローラー３２やバスブリッジ回路３４に対するアクセスの許可設定を行っている。

次にアクセス権限やアクセス許可の具体的な設定例について図４、図５、図６を用いて説明する。例えば図４はアクセス権限の設定例であり、プロセッサー２２とＤＭＡコントローラー２６については、アクセス権限が「あり」と設定されている。一方、デバッグ回路２４と外部バスインターフェース２８については、アクセス権限が「なし」と設定されており、アクセス権限が非設定になっている。

図４はアクセスの許可設定の例である。例えば不揮発性メモリー５０については、各メモリー記憶領域ＡＲ１～ＡＲ１２８に対して個別にリードアクセスやライトアドレスの許可設定が可能になっている。例えばメモリー記憶領域ＡＲ１、ＡＲ２では、リードアクセス及びライトアクセスの両方が許可に設定されており、メモリー記憶領域ＡＲ３では、リードアクセス及びライトアクセスの両方が禁止に設定されている。またメモリー記憶領域ＡＲ１２８では、リードアクセスは禁止に設定されているが、ライトアクセスは許可に設定されている。例えば機密情報等の重要な情報が記憶されるメモリー記憶領域については、リードアクセスやライトアクセスを禁止に設定することが望ましい。またＳＲＡＭコントローラー３２に接続されるＳＲＡＭ３３については、リードアクセスが許可に設定されている一方、ライトアクセスは禁止に設定されている。このようにすれば、アクセス権限のないマスター回路が、機密情報等の情報をＳＲＡＭ３３に書き込んで、外部に転送して出力してしまうような事態を防止できる。なおＳＲＡＭ３３についてもメモリー記憶領域毎に個別にリードアクセスやライトアクセスの許可、禁止の設定ができるようにしてもよい。またバスブリッジ回路３４に接続される周辺回路ＰＡ～ＰＺについても、各周辺回路に応じたリードアクセス、ライトアクセスの許可、禁止の設定が行われている。

図６は、図４、図５のようなアクセス権限の設定、アクセスの許可設定が行われた場合のリードアクセス又はライトアクセスの可否を示す図である。例えばプロセッサー２２、ＤＭＡコントローラー２６は、図４に示すようにアクセス権限が設定されているため、図６に示すようにＳＲＡＭ３３、周辺回路ＰＡ～ＰＺのいずれに対してもリードアクセス及びライトアクセスが可能になっている。

一方、デバッグ回路２４と外部バスインターフェース２８はアクセス権限が非設定となっており、アクセス権限がないとされている。従って、デバッグ回路２４、外部バスインターフェース２８のアクセスの可否は、アクセスしたスレーブ回路の許可設定に基づき判断される。例えばＳＲＡＭ３３に対しては、リードアクセスは許可で、ライトアクセスは禁止というアクセスの許可設定が行われている。従って、アクセス権限のないデバッグ回路２４、外部バスインターフェース２８は、ＳＲＡＭ３３に対するリードアクセスは許可されるが、ライトアクセスは禁止される。これにより例えばデバッグ回路２４が、機密情報等の情報をＳＲＡＭ３３に書き込んで、外部のパーソナルコンピューター等に転送して読み出してしまうような事態を防止できる。また外部バスインターフェース２８が、機密情報等の情報をＳＲＡＭ３３に書き込んで、外部バスに転送して読み出してしまうような事態を防止できる。

また周辺回路ＰＡに対しては、リードアクセス及びライトアクセスの両方が許可というアクセスの許可設定が行われている。従って、アクセス権限のないデバッグ回路２４、外部バスインターフェース２８は、周辺回路ＰＡに対するリードアクセス及びライトアクセスの両方が許可される。例えば外部に機密情報等の情報を出力できない周辺回路については、リードアクセス及びライトアクセスの両方を許可しても、あまり問題は生じないと考えられる。また周辺回路ＰＢに対しては、リードアクセスは禁止で、ライトアクセスは許可というアクセスの許可設定が行われている。従って、アクセス権限のないデバッグ回路２４、外部バスインターフェース２８は、周辺回路ＰＢに対するライトアクセスは許可されるが、リードアクセスは禁止される。周辺回路ＰＣに対しては、リードアクセス及びライトアクセスの両方が禁止というアクセスの許可設定が行われている。従って、アクセス権限のないデバッグ回路２４、外部バスインターフェース２８は、周辺回路ＰＣに対するリードアクセス及びライトアクセスの両方が禁止される。例えばマイクロコンピューターなどの適用例では、ユーザーが使用しない周辺回路が回路装置１０に設けられている場合がある。このような周辺回路については、リードアクセス及びライトアクセスの両方を禁止することで、使用されていない周辺回路が原因でセキュリティホールが生じるような事態を防止できる。

このように図４～図６では、バススレーブに対するアクセス権限が設定される第１マスター回路は、プロセッサー２２やＤＭＡコントローラー２６である。従って、例えば第１スレーブ回路に対してアクセスの第１許可設定が行われている場合に、第１マスター回路であるプロセッサー２２、ＤＭＡコントローラー２６は、第１スレーブ回路の第１許可設定に依存せずに、第１スレーブ回路に対するリードアクセスやライトアクセスが許可される。従って、プロセッサー２２、ＤＭＡコントローラー２６は、第１スレーブ回路にアクセスしてデータをリードし、データをライトすることが可能になる。これにより、プロセッサー２２は命令の実行処理等を適正に行うことが可能になり、ＤＭＡコントローラー２６のデータの転送処理を適正に実行できるようになる。

また図４～図６では、バススレーブに対するアクセス権限が非設定である第２マスター回路は、デバッグ回路２４や外部バスインターフェース２８である。従って、例えば第１スレーブ回路に対してアクセスの第１許可設定が行われている場合に、第２マスター回路であるデバッグ回路２４、外部バスインターフェース２８は、第１許可設定に基づいて第１スレーブ回路に対するリードアクセス又はライトアクセスが許可される。従って、デバッグ回路２４、外部バスインターフェース２８については、第１スレーブ回路の第１許可設定に応じてリードアクセス又はライトアクセスを許可する、或いは禁止できるようになる。従って、例えばデバッグ回路２４、外部バスインターフェース２８を介した悪意のあるアクセスにより、機密情報等の情報が読み出されたり書き換えられたりするなどの事態を防止できるようになる。

このように本実施形態によれば、図４～図６に示すように、リードアクセスやライトアクセスの可否を細かく設定可能となり，ユーザーの要望に応じて利便性とセキュリティーの堅牢性のバランスを自由に設定することが可能になる。

図７にバスアクセスの情報の一例を示す。バスマスターであるマスター回路がバス１２に対するバスアクセスを行う際には、図７に示すような構成のパケットであるバスアクセスの情報が送出される。バスアクセスの情報は、例えばアクセス種別、アクセスアドレス、ライト／リードの指示、書き込みデータ、アクセスサイズ、アクセス権限などの情報を含む。そしてマスター回路が、図７のバスアクセスの情報を送出してリードアクセス又はライトアクセスをして来た場合に、バススレーブであるスレーブ回路は、図７のバスアクセスの情報に含まれるアクセス権限の情報と、自身のアクセスの許可設定とに基づいて、当該リードアクセス又はライトアクセスを処理するか否かを決定する。

この場合に、ＣＰＵであるプロセッサー２２には命令バスとデータバスがあり、図７に示すように、命令バスからのバスアクセスか、それ以外のバスアクセスかの区別は、バスアクセスの情報に含まれるアクセス権限の情報により区別可能になっている。ここで、それ以外のバスアクセスとは、データバスや他のバスマスターによるバスアクセスである。そしてプロセッサー２２の命令バスによるアクセスに対しては、常にアクセス権限が設定されており、たとえデータバスからのリードが禁止された領域であっても。命令として実行するために読み出すことは可能になっている。従って、プロセッサー２２は、命令バスを用いてプログラムの命令を適切に実行して処理することが可能になる。このように命令バスからのバスアクセスか、それ以外のバスアクセスかを区別可能にすることで、機密のアルゴリズムを含む命令のコードの保護と、当該命令の実行とを両立して実現できるようになる。

３．処理の詳細
次に本実施形態の処理の詳細について説明する。本実施形態では、外部からの悪意あるアクセスから不揮発性メモリー５０の内部の機密情報等の情報を保護するために、以下に説明するような処理を行う。まず図８のフローチャートに示すように、パワーオンリセットを含む回路装置１０の初期化処理時に、メモリーコントローラー４０は、不揮発性メモリー５０内の設定記憶領域５４に書き込まれたプロテクト設定情報を読み出し、マスター回路にはアクセス権限の設定を行い、スレーブ回路にはアクセスの許可設定を行う。また図９のフローチャートを示すように、設定記憶領域５４が全消去状態、即ちプロテクト設定がされていない状態の場合にのみ、設定記憶領域５４へのプロテクト設定情報の書き込みを可能にする。例えばプロテクト設定がされている場合には、プロテクト設定の内容を変えることはできないようにする。また図１０のフローチャートに示すように、プロテクト設定を解除するには、不揮発性メモリー５０の全領域一括消去により，機密情報等の情報の消去も同時に行わなくてはならないようにする。そして設定記憶領域５４にのみ部分消去を行って、機密情報等の情報だけを残すということは許可しないようにする。但し、ライトアクセスが許可された領域であれば、プロテクト設定の変更は伴わないため、部分消去を行うことが可能になっている。

具体的には図８の初期化処理では、まずバスマスターからのアクセスの受け付けが停止される（ステップＳ１）。そしてメモリーコントローラー４０は、不揮発性メモリー５０の設定記憶領域５４からプロテクト設定情報を読み出して（ステップＳ２）、バスマスターに対するアクセス権限の設定と、バススレーブに対するアクセスの許可設定を行う（ステップＳ３）。そしてその後に、バスマスターからのアクセスの受け付けが開始される（ステップＳ４）。このように図８では、初期化処理において、メモリーコントローラー４０が、不揮発性メモリー５０からプロテクト設定情報を読み出し、読み出されたプロテクト設定情報に基づいて、バスマスターに対するアクセス権限の設定及びバススレーブに対するアクセスの許可設定が行われる。そして、このようなアクセス権限の設定及びアクセスの許可設定が行われた後に、バスマスターによるバスアクセスが開始されるようになり、アクセス権限の設定とアクセスの許可設定による高度なプロテクト設定が行われた状態で、回路装置１０に種々の処理を行わせることが可能になる。

また図９のプロテクト設定情報の書き込み処理では、不揮発性メモリー５０の設定記憶領域５４にプロテクト設定情報を書き込むコマンドが発行されると（ステップＳ１１）、メモリーコントローラー４０は、設定記憶領域５４が全消去状態か否かを判断する（ステップＳ１２）。そして設定記憶領域５４が全消去状態である場合には、メモリーコントローラー４０は、発行されたコマンドを実行し、設定記憶領域５４にプロテクト設定情報を書き込んで（ステップＳ１３）、プロテクト設定情報の書き込みを完了する。一方、設定記憶領域５４が全消去状態ではない場合には、メモリーコントローラー４０は、コマンドを実行せずにプロテクト設定を非変更にして（ステップＳ１４）、プロテクト設定情報の書き込みを完了する。

図１０の不揮発性メモリー５０の消去処理時には、不揮発性メモリー５０の消去コマンドが発行されると(ステップＳ２１）と、メモリーコントローラー４０は、不揮発性メモリー５０の全領域一括消去か否かを判断する（ステップＳ２２）。そして全領域一括消去である場合には、メモリーコントローラー４０は、プロテクト設定情報の設定記憶領域５４を含む全領域を消去して（ステップＳ２３）、初期化処理に移行し（ステップＳ２４）、不揮発性メモリー５０の消去処理を完了する。一方、全領域一括消去ではない場合には、メモリーコントローラー４０は、消去処理の指定記憶領域は設定記憶領域５４か否かを判断し（ステップＳ２５）、指定記憶領域が設定記憶領域５４である場合には消去コマンドを実行せずに（ステップＳ２６）、不揮発性メモリー５０の消去処理を完了する。一方、指定記憶領域が設定記憶領域５４ではない場合には、メモリーコントローラー４０は、指定記憶領域がライト禁止か否かを判断する（ステップＳ２７）。そしてメモリーコントローラー４０は、ライト禁止の場合には消去コマンドを実行せずに（ステップＳ２６）、不揮発性メモリー５０の消去処理を完了し、ライト禁止ではない場合には、指定記憶領域の消去を行って、不揮発性メモリー５０の消去処理を完了する。

以上のように本実施形態では、メモリーコントローラー４０は、プロテクト設定情報の設定記憶領域５４が全消去状態において、不揮発性メモリー５０へのプロテクト設定情報の書き込みを許可する。即ち図９のステップＳ１１に示すように、不揮発性メモリー５０の設定記憶領域５４にプロテクト設定情報を書き込むコマンドが発行された場合に、ステップＳ１２に示すように、メモリーコントローラー４０は、設定記憶領域５４が全消去状態であるか否かを判断する。例えば消去状態のメモリーセルのビットが「１」である場合には、設定記憶領域５４の全てのビットが「１」か否かが判断される。そしてステップＳ１４に示すように、設定記憶領域５４が全消去状態でない場合には、メモリーコントローラー４０は、不揮発性メモリー５０の設定記憶領域５４に対するプロテクト設定情報の書き込みコマンドを実行せず、プロテクト設定情報の書き込みを禁止する。このようにすれば、例えば外部からの悪意のあるアクセスクにより、プロテクト設定情報のアクセス権限の設定やアクセスの許可設定が書き換えられてしまう事態を防止できるようになり、高度なプロテクト機能を有する回路装置１０の実現が可能になる。

また本実施形態では、メモリーコントローラー４０は、設定記憶領域５４にプロテクト設定情報が記憶されている場合には、設定記憶領域５４の部分消去を不許可にする。そしてプロテクト設定を解錠するには、不揮発性メモリー５０の全領域一括消去により、機密情報等の情報の消去も同時に行わなくてはならないようにする。例えば図１０のステップＳ２１で不揮発性メモリー５０の消去コマンドが発行された場合に、メモリーコントローラー４０は、発行されたコマンドが不揮発性メモリー５０の全領域一括消去のコマンドか否かを判断する。そしてメモリーコントローラー４０は、全領域一括消去のコマンドである場合には、プロテクト設定情報の設定記憶領域５４を含む全領域を消去する。これにより、ユーザー記憶領域５２に記憶される機密情報等の情報も消去されるようになる。一方、消去コマンドが全領域一括消去のコマンドではない場合には、ステップＳ２５に示すようにメモリーコントローラー４０は、当該消去コマンドの指定記憶領域がプロテクト設定情報の設定記憶領域５４か否かを判断する。即ち設定記憶領域５４の部分消去か否かを判断する。そしてメモリーコントローラー４０は、当該消去コマンドの指定記憶領域が設定記憶領域５４であり、設定記憶領域５４の部分消去である場合には、ステップＳ２６に示すように当該消去コマンドを実行しないようにする。即ちメモリーコントローラー４０は、設定記憶領域５４にプロテクト設定情報が記憶されている場合には、設定記憶領域５４の部分消去を不許可にする。このようにすれば、不揮発性メモリー５０の設定記憶領域５４の部分消去が行われて、プロテクト設定が解除されてしまうような事態の発生を防止できるようになる。そして設定記憶領域５４のプロテクト設定情報を消去して、プロテクト設定を解除するには、不揮発性メモリー５０の全領域一括消去を行わなければならず、全領域一括消去が行われることで、プロテクト設定情報のみならず機密情報等の情報も消去されるようになる。従って、外部からの悪意のあるアクセスによりプロテクト設定を解除して、機密情報等の情報が読み出されてしまう事態を防止できる。

４．電子機器
図１１に本実施形態の回路装置１０を含む電子機器３００の構成例を示す。電子機器３００は、本実施形態の回路装置１０と、表示部３１０と、メモリー３２０と、操作インターフェース３３０と、通信インターフェース３４０を含むことができる。電子機器３００の具体例としては、例えばメーターパネルなどのパネル機器やカーナビゲーションシステム等の車載機器、ジャイロセンサーや加速度センサーなどのセンサーを有するセンサー機器、プロジェクター、ヘッドマウントディスプレイ、印刷装置、携帯情報端末、携帯型ゲーム端末、ロボット、或いは情報処理装置などの種々の電子機器がある。

処理装置である回路装置１０は、電子機器３００の制御処理や、種々の信号処理等を行う。表示部３１０は、例えば液晶パネルや有機ＥＬパネルなどにより実現できる。表示部３１０はタッチパネルであってもよい。メモリー３２０は、例えば操作インターフェース３３０や通信インターフェース３４０からのデータを記憶する、或いは、回路装置１０のワークメモリーとして機能する。メモリー３２０は、例えばＲＡＭやＲＯＭ等の半導体メモリー、或いはハードディスクドライブ等の磁気記憶装置により実現できる。操作インターフェース３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば操作インターフェース３３０は、ボタンやマウスやキーボード、或いはタッチパネル等により実現できる。通信インターフェース３４０は、画像データや制御データの通信を行うインターフェースである。通信インターフェース３４０の通信処理は、有線の通信処理であってもよいし、無線の通信処理であってもよい。

以上のように本実施形態の回路装置は、バスと、バスに接続され、バスにおけるバスマスターである複数のマスター回路と、バスを介して複数のマスター回路に接続され、バスにおけるバススレーブである複数のスレーブ回路と、を含む。そして複数のマスター回路は、バススレーブに対するアクセス権限が設定されており、複数のスレーブ回路は、バスマスターからのリードアクセス又はライトアクセスに対する許可設定がされている。そして複数のマスター回路の各マスター回路は、アクセス権限と許可設定に基づいて、複数のスレーブ回路の各スレーブ回路へのアクセスの可否が決定される。

本実施形態によれば、バスマスターとなる各マスター回路に対してアクセス権限が設定される。またバススレーブとなる各スレーブ回路に対して、バスマスターからのリードアクセス又はライトアクセスに対する許可設定が行われる。そして各マスター回路が各スレーブ回路にリードアクセス又はライトアクセスを行った場合に、各マスター回路のアクセス権限と各スレーブ回路の許可設定に基づいて、当該リードアクセス又はライトアクセスの可否が決定される。このようにすれば、回路装置の各回路へのアクセス可否を細かく設定できるようになり、ユーザーの要望に応じて利便性とセキュリティーの堅牢性のバランスを自由に設定することが可能になる。これにより、高度なプロテクト機能を持つ回路装置を実現できるようになる。

また本実施形態では、複数のマスター回路は、バススレーブに対するアクセス権限が設定される第１マスター回路と、バススレーブに対するアクセス権限が非設定である第２マスター回路と、を含み、複数のスレーブ回路は、第１許可設定がされている第１スレーブ回路を含んでもよい。そして第１マスター回路は、第１許可設定に依存せずに第１スレーブ回路に対するリードアクセス又はライトアクセスが許可され、第２マスター回路は、第１許可設定に基づいて第１スレーブ回路に対するリードアクセス又はライトアクセスが許可されてもよい。

このようにすればアクセス権限を設定することで、第１マスター回路による第１スレーブ回路に対するリードアクセスやライトアクセスを一括で許可設定できるようになると共に、アクセス権限が設定されていない第２マスター回路については、第１スレーブ回路への第１許可設定により、リードアクセスやライトアクセスの可否を決定できるようになる。

また本実施形態では、第１マスター回路は、プロセッサー又はＤＭＡコントローラーであってもよい。

このようにすれば、第１スレーブ回路に対してアクセスの第１許可設定が行われている場合に、第１マスター回路であるプロセッサー又はＤＭＡコントローラーは、第１スレーブ回路の第１許可設定に依存せずに、第１スレーブ回路に対するリードアクセスやライトアクセスが許可されるようになる。

また本実施形態では、第２マスター回路は、外部バスインターフェース又はデバッグ回路であってもよい。

このようにすれば、第１スレーブ回路に対してアクセスの第１許可設定が行われている場合に、第２マスター回路であるデバッグ回路又は外部バスインターフェースは、第１許可設定に基づいて第１スレーブ回路に対するリードアクセス又はライトアクセスが許可されるようになる。

また本実施形態では、アクセス権限及び許可設定の情報であるプロテクト設定情報を記憶する不揮発性メモリーを含んでもよい。

このようにすれば、アクセス権限及び許可設定の情報であるプロテクト設定情報を、電源を供給しなくても情報の記憶を保持するメモリーである不揮発性メモリーに記憶できるようになる。

また本実施形態では、不揮発性メモリーから読み出したプロテクト設定情報に基づいて、アクセス権限の設定及び許可設定を行うメモリーコントローラーを含んでもよい。

このようにすれば、プロテクト設定情報を記憶する不揮発性メモリーの制御を行うメモリーコントローラーを有効利用して、マスター回路のアクセス権限の設定やスレーブ回路へのアクセスの許可設定を行うことが可能になる。

また本実施形態では、メモリーコントローラーは、バスとは別に設けられた第１信号線を用いて複数のスレーブ回路に対して許可設定を行ってもよい。

このようにすれば、例えば初期化処理後に回路装置が実動作を行う前の期間において、メモリーコントローラーが専用の第１信号線を用いてスレーブ回路の許可設定を行うことが可能になる。

また本実施形態では、メモリーコントローラーは、バスとは別に設けられた第２信号線を用いて複数のマスター回路に対してアクセス権限の設定を行ってもよい。

このようにすれば、例えば初期化処理後に回路装置が実動作を行う前の期間において、メモリーコントローラーが専用の第２信号線を用いてマスター回路のアクセス権限の設定を行うことが可能になる。

また本実施形態では、複数のマスター回路とバスとの間に設けられる権限制御回路を含み、権限制御回路は、複数のマスター回路の各マスター回路からのバスアクセスの情報に含まれるアクセス権限の情報を書き換えることで、アクセス権限を設定してもよい。

このようにすれば、マスター回路に対して不適切にアクセス権限が設定された場合にも、権限制御回路が、マスター回路からのバスアクセスの情報に含まれるアクセス権限の情報を書き換えることで、適正なアクセス権限に設定できるようになる。

また本実施形態では、アクセス権限及び許可設定の情報であるプロテクト設定情報を記憶する不揮発性メモリーと、不揮発性メモリーを制御するメモリーコントローラーと、を含み、メモリーコントローラーは、権限制御回路に対してアクセス権限の設定を行ってもよい。

このようにすれば、マスター回路に対して不適切にアクセス権限が設定された場合にも、メモリーコントローラーが不揮発性メモリーからプロテクト設定情報を読み出して、権限制御回路に対してアクセス権限の設定を行うことで、権限制御回路が、マスター回路からのバスアクセスの情報に含まれるアクセス権限の情報を書き換えて、適正なアクセス権限に設定できるようになる。

また本実施形態では、メモリーコントローラーは、プロテクト設定情報の設定記憶領域が全消去状態において、不揮発性メモリーへのプロテクト設定情報の書き込みを許可してもよい。

このようにすれば、設定記憶領域が全消去状態でない場合には、設定記憶領域に対するプロテクト設定情報の書き込みが禁止されるようになり、例えば外部からの悪意のあるアクセスにより、プロテクト設定情報のアクセス権限の設定やアクセスの許可設定が書き換えられてしまう事態を防止できるようになる。

また本実施形態では、メモリーコントローラーは、設定記憶領域にプロテクト設定情報が記憶されている場合には、設定記憶領域の部分消去を不許可にしてもよい。

このようにすれば、設定記憶領域の部分消去が行われて、プロテクト設定が解除されてしまうような事態の発生を防止できるようになる。

また本実施形態では、許可設定の情報は、複数のスレーブ回路の各スレーブ回路に設けられるレジスターに書き込まれてもよい。

このようにすれば、各スレーブ回路は、自身のレジスターに書き込まれた許可設定の情報と、マスター回路のアクセス権限とに基づいて、マスター回路のリードアクセス又はライトアクセスを許可するか否かを決定できるようになる。

また本実施形態では、アクセス権限の情報は、バスに対するバスアクセスの情報に含んでもよい。

このようにすれば各スレーブ回路は、マスター回路からリードアクセス又はライトアクセスが来た場合に、リードアクセス又はライトアクセスのバスアクセスの情報に含まれるアクセス権限の情報と、自身に設定されたアクセスの許可設定の情報に基づいて、当該リードアクセス又はライトアクセスを許可するか否かを決定できるようになる。

また本実施形態では、バスと、複数の周辺回路が接続されるペリフェラルバスとの間に設けられるバスブリッジ回路を含み、複数の周辺回路の各周辺回路に対する許可設定の情報が、バスブリッジ回路に設けられるレジスターに書き込まれてもよい。

このようにすればペリフェラルバスに接続される周辺回路に対するアクセスの許可設定については、バスブリッジ回路のレジスターを用いて一括に設定できるようになり、アクセスの許可設定の処理の簡素化や処理負荷の軽減等を図れるようになる。

また本実施形態は、上記に記載された回路装置を含む電子機器に関係する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…回路装置、１２…バス、１４…ペリフェラルバス、１６…第１信号線、１８…第２信号線、２０-1～２０-n…マスター回路、２１…コアブロック、２２…プロセッサー、２４…デバッグ回路、２６…ＤＭＡコントローラー、２８…外部バスインターフェース、３０-1～３０-m…スレーブ回路、３１-1～３１-m…レジスター、３２…ＳＲＡＭコントローラー、３４…バスブリッジ回路、３５…レジスター、３６、３７、３８、３９…周辺回路、４０…メモリーコントローラー、５０…不揮発性メモリー、５２…ユーザー記憶領域、５４…設定記憶領域、７０…権限制御回路、３００…電子機器、３１０…表示部、３２０…メモリー、３３０…操作インターフェース、３４０…通信インターフェース、ＡＲ１～ＡＲ１２８…メモリー記憶領域、ＰＡ～ＰＺ…周辺回路

Claims (16)

1. バスと、
   前記バスに接続され、前記バスにおけるバスマスターである複数のマスター回路と、
   前記バスを介して前記複数のマスター回路に接続され、前記バスにおけるバススレーブである複数のスレーブ回路と、
   を含み、
   前記複数のマスター回路は、前記バススレーブに対するアクセス権限が設定されており、
   前記複数のスレーブ回路は、前記バスマスターからのリードアクセス又はライトアクセスに対する許可設定がされており、
   前記複数のマスター回路の各マスター回路は、前記アクセス権限と前記許可設定に基づいて、前記複数のスレーブ回路の各スレーブ回路へのアクセスの可否が決定されることを特徴とする回路装置。
2. 請求項１に記載された回路装置において、
   前記複数のマスター回路は、
   前記バススレーブに対する前記アクセス権限が設定される第１マスター回路と、
   前記バススレーブに対する前記アクセス権限が非設定である第２マスター回路と、
   を含み、
   前記複数のスレーブ回路は、第１許可設定がされている第１スレーブ回路を含み、
   前記第１マスター回路は、前記第１許可設定に依存せずに前記第１スレーブ回路に対する前記リードアクセス又は前記ライトアクセスが許可され、
   前記第２マスター回路は、前記第１許可設定に基づいて前記第１スレーブ回路に対する前記リードアクセス又は前記ライトアクセスが許可されることを特徴とする回路装置。
3. 請求項２に記載された回路装置において、
   前記第１マスター回路は、プロセッサー又はＤＭＡコントローラーであることを特徴とする回路装置。
4. 請求項２又は３に記載された回路装置において、
   前記第２マスター回路は、外部バスインターフェース又はデバッグ回路であることを特徴とする回路装置。
5. 請求項１乃至４のいずれか一項に記載された回路装置において、
   前記アクセス権限及び前記許可設定の情報であるプロテクト設定情報を記憶する不揮発性メモリーを含むことを特徴とする回路装置。
6. 請求項５に記載された回路装置において、
   前記不揮発性メモリーから読み出した前記プロテクト設定情報に基づいて、前記アクセス権限の設定及び前記許可設定を行うメモリーコントローラーを含むことを特徴とする回路装置。
7. 請求項６に記載された回路装置において、
   前記メモリーコントローラーは、
   前記バスとは別に設けられた第１信号線を用いて前記複数のスレーブ回路に対して前記許可設定を行うことを特徴とする回路装置。
8. 請求項６又は７に記載された回路装置において、
   前記メモリーコントローラーは、
   前記バスとは別に設けられた第２信号線を用いて前記複数のマスター回路に対して前記アクセス権限の設定を行うことを特徴とする回路装置。
9. 請求項１乃至４のいずれか一項に記載された回路装置において、
   前記複数のマスター回路と前記バスとの間に設けられる権限制御回路を含み、
   前記権限制御回路は、
   前記複数のマスター回路の前記各マスター回路からのバスアクセスの情報に含まれる前記アクセス権限の情報を書き換えることで、前記アクセス権限を設定することを特徴とする回路装置。
10. 請求項９に記載された回路装置において、
    前記アクセス権限及び前記許可設定の情報であるプロテクト設定情報を記憶する不揮発性メモリーと、
    前記不揮発性メモリーを制御するメモリーコントローラーと、
    を含み、
    前記メモリーコントローラーは、
    前記権限制御回路に対して前記アクセス権限の設定を行うことを特徴とする回路装置。
11. 請求項６、７、８又は１０に記載された回路装置において、
    前記メモリーコントローラーは、
    前記プロテクト設定情報の設定記憶領域が全消去状態において、前記不揮発性メモリーへの前記プロテクト設定情報の書き込みを許可することを特徴とする回路装置。
12. 請求項１１に記載された回路装置において、
    前記メモリーコントローラーは、
    前記設定記憶領域に前記プロテクト設定情報が記憶されている場合には、前記設定記憶領域の部分消去を不許可にすることを特徴とする回路装置。
13. 請求項１乃至１２のいずれか一項に記載された回路装置において、
    前記許可設定の情報は、前記複数のスレーブ回路の前記各スレーブ回路に設けられるレジスターに書き込まれることを特徴とする回路装置。
14. 請求項１乃至１３のいずれか一項に記載された回路装置において、
    前記アクセス権限の情報は、前記バスに対するバスアクセスの情報に含まれることを特徴とする回路装置。
15. 請求項１乃至１４のいずれか一項に記載された回路装置において、
    前記バスと、複数の周辺回路が接続されるペリフェラルバスとの間に設けられるバスブリッジ回路を含み、
    前記複数の周辺回路の各周辺回路に対する前記許可設定の情報が、前記バスブリッジ回路に設けられるレジスターに書き込まれることを特徴とする回路装置。
16. 請求項１乃至１５のいずれか一項に記載された回路装置を含むことを特徴とする電子機器。

Images