JP2000181898A - フラッシュメモリ搭載型シングルチップマイクロコンピュータ - Google Patents

フラッシュメモリ搭載型シングルチップマイクロコンピュータ

Info

Publication number
JP2000181898A
JP2000181898A JP10354198A JP35419898A JP2000181898A JP 2000181898 A JP2000181898 A JP 2000181898A JP 10354198 A JP10354198 A JP 10354198A JP 35419898 A JP35419898 A JP 35419898A JP 2000181898 A JP2000181898 A JP 2000181898A
Authority
JP
Japan
Prior art keywords
area
programming
chip microcomputer
flash memory
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10354198A
Other languages
English (en)
Inventor
Ikutaro Okuda
郁太郎 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10354198A priority Critical patent/JP2000181898A/ja
Priority to KR1019990057468A priority patent/KR100318150B1/ko
Priority to US09/460,623 priority patent/US6453397B1/en
Publication of JP2000181898A publication Critical patent/JP2000181898A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Abstract

(57)【要約】 【目的】 セキュリティ対策が考慮されたフラッシュメ
モリへの書込み、読出し、及び、消去の管理を容易に行
うことができ、著作権保護等のために必要なセキュリテ
ィ機能を有するシングルチップマイコンを提供する。 【構成】 シングルチップマイコン１は、フラッシュメ
モリ２と、内蔵ＲＯＭ３と、ＣＰＵ４と、通信ポート５
と、及び、プログラミング制御回路６とで構成されてい
る。フラッシュメモリ２は、プログラミングする領域Ａ
と該領域Ａへの管理情報である書込みフラグ、読出しフ
ラグ、及び、消去フラグを指定するための領域Ｂとを対
領域として配設する。ＣＰＵ４は、外部からのプログラ
ミング要求があると、前記領域Ｂの前記管理情報を参照
して前記領域Ａのプログラミングの実行の可否を判断す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ
を搭載したシングルチップマイクロコンピュータに関す
るものである。
【０００２】
【従来の技術】フラッシュメモリとマイクロプロセッサ
とを１つのチップに組み込んだフラッシュメモリ搭載型
シングルチップマイクロコンピュータ（以下、シングル
チップマイコンと呼ぶ）が用いられている。従来のシン
グルチップマイコンについて、図３を参照して説明す
る。このシングルチップマイコン１は、フラッシュメモ
リ２と、通信ポート５と、ＣＰＵ４と、内蔵ＲＯＭ３
と、及び、プログラミング制御回路６とから成る各機能
部で構成されている。
【０００３】フラッシュメモリ２は、この内部領域を任
意の領域（Ａ又はＢ）に分割して管理され、分割した各
領域において書込み、読出し、及び、一括消去の各動作
が可能である。
【０００４】通信ポート５は、フラッシュメモリ２に対
して外部から書込みを行う外部の書込み装置と接続し、
書込みデータや専用コマンド等の情報をやり取りする。
【０００５】ＣＰＵ４は、シングルチップマイコン１の
全体を管理し、内蔵ＲＯＭ３やフラッシュメモリ２等の
プログラムに基づいた処理を実行する。
【０００６】内蔵ＲＯＭ３には、通信ポート５を介して
やり取りした情報を受け渡すための手順を記述した通信
アルゴリズム９と、フラッシュメモリ２の任意の領域へ
の書込み、読出し、及び、消去を行うための手順を記述
したプログラミングアルゴリズム８とが予め格納されて
いる。
【０００７】プログラミング制御回路６は、ＣＰＵ４の
制御に基づいてフラッシュメモリ２への実際の書込み、
読出し、及び、消去の処理を実行する。
【０００８】シングルチップマイコン１では、プログラ
ミング専用の動作モードにおいて書込み装置から専用コ
マンドが入力されると、ＣＰＵ４がプログラミングアル
ゴリズム８中の手順に従ってプログラミング制御回路６
を制御することによって、フラッシュメモリ２の任意の
領域に対して書込み、読出し、及び、一括消去が実行さ
れる。
【０００９】従来のシングルチップマイコン１では、フ
ラッシュメモリ２内の領域への書込み、読出し、及び、
消去のプログラミング動作は、専用コマンドで無制限に
実行されるため、その実行については書込み装置側に全
ての権限が与えられ、フラッシュメモリ２上の情報に対
してセキュリティ対策が考慮されていない。この場合、
内蔵フラッシュメモリに既に格納されたプログラムの解
析や改変等が行われ、ソフトウェアの著作権の保護がで
きない。
【００１０】特開平４−１７４７７号公報には、ＩＣカ
ードの制御に関する技術が記載されている。図４は、該
公報に記載のＩＣカードのデータ構成を示すブロック図
である。マイクロコンピュータ２１は内部メモリ２５を
有し、内部メモリ２５には、バス線を介して端末装置２
８及び外部メモリ２２との間で通信を実行する通信プロ
グラム、通信時の情報が正しいか否かのチェックを行う
チェックプログラム、及び、パスワード等の秘密保持を
行う秘密保持プログラム等の基本処理プログラムが予め
書き込まれている。さらに上記内部メモリ２５のプログ
ラム等によって必要な処理を実行するＣＰＵ２４や、そ
の他インターフェイスが設けられている。
【００１１】マイクロコンピュータ２１と並んで配設さ
れた外部メモリ２２は、ＰＲＯＭとして構成され、ユー
ザの必要な処理を行うプログラムが自由に書き込めるユ
ーザプログラムエリア２６と、所望のデータを書き込む
データエリア２７の２つのエリアを設定してある。
【００１２】内部メモリ２５には、外部メモリ２２内の
ユーザプログラムエリア２６のアドレスと、データエリ
ア２７の先頭及び最終のアドレスとが予め書き込まれて
いる。従って、ユーザプログラムのロード完了時には、
ユーザプログラムエリア２６の最終アドレスにユーザプ
ログラム書込み終了のマークが設定される。
【００１３】そのため、ユーザプログラムエリア２６へ
のユーザプログラムの再ロードの禁止等は、ユーザプロ
グラム書込み終了のマークの有無により行い、データエ
リア２７への書込み及び読出しの禁止等は、パスワード
機能やコードチェックや暗号化することをプログラムと
して、ユーザプログラムエリア２６中に作成することで
実現していた。
【００１４】
【発明が解決しようとする課題】上記公報に記載の内容
は、一般的なＩＰＬ（ＩｎｉｔｉａｌＰｒｏｇｒａｍＬ
ｏａｄｅｒ）機能について述べたものであり、初期的な
パーソナルコンピュータで既に実現されているもので、
著作権保護等のために必要なセキュリティ機能のために
行うデータの扱い方や処理手段は明示されていない。
【００１５】また、外部メモリ２２にＥＥＰＲＯＭを使
用した場合には、ブロック単位で電気的消去が可能とな
るが、上記シングルチップマイクロコンピュータでは、
その電気的な消去については記載がない。
【００１６】本発明は、上記したような従来の技術が有
する問題点を解決するためになされたものであり、セキ
ュリティ対策が考慮されたフラッシュメモリへの書込
み、読出し、及び、消去の管理を容易に行うことがで
き、著作権保護等のために必要なセキュリティ機能を有
するシングルチップマイコンを提供することを目的とす
る。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明のシングルチップマイコンは、フラッシュメ
モリとマイクロプロセッサとを１の基板上に配設したシ
ングルチップマイクロコンピュータにおいて、前記フラ
ッシュメモリに第１の領域と該第１の領域のプログラミ
ングの可否を指定するための第２の領域とを配設し、前
記マイクロプロセッサは、外部からのプログラミング要
求があると、前記第２の領域を参照して前記第１の領域
のプログラミングの実行の可否を判断することを特徴と
する。
【００１８】本発明のシングルチップマイコンによる
と、書込みフラグ、読出しフラグ、消去フラグの各管理
情報を参照することで、該フラッシュメモリへの書込
み、読出し、消去の各動作に関する禁止や許可等の管理
が容易に行える。
【００１９】本発明のシングルチップマイコンの好まし
い態様では、前記第１の領域にプログラミングを実行し
た際に、前記第１の領域のプログラミングを禁止する命
令を前記第２の領域に書き込むことを特徴とする。
【００２０】かかる構成により、プログラムの著作権保
護やシステムの安全性保護等の観点から、内蔵のフラッ
シュメモリ上のソフトウェアの解析や改変を目的とし
た、フラッシュメモリへの意図的な書込み、読出し、及
び、消去のプログラミング動作を任意に禁止できる。
【００２１】前記マイクロプロセッサは、プログラミン
グの実行の可否を判断するアルゴリズムを、予め内蔵の
ＲＯＭに記録する構成を採用をすることも、或いは、そ
のようなアルゴリズムを、内蔵のＲＯＭに予め記録して
あるローダプログラムに従って外部からロードする構成
を採用をすることもできる。いずれの場合にもプログラ
ミングの実行の可否を判断することが可能になる。
【００２２】
【発明の実施の形態】次に、本発明のシングルチップマ
イコンが行う、セキュリティ対策が考慮されたフラッシ
ュメモリへの書込み、読出し、及び、消去についての動
作を図面を参照して説明する。図１は、本発明の第１の
実施形態例のシングルチップマイコンのブロック図であ
る。シングルチップマイコン１は、フラッシュメモリ２
と、内蔵ＲＯＭ３と、ＣＰＵ４と、通信ポート５と、及
び、プログラミング制御回路６とで構成される。
【００２３】フラッシュメモリ２は予め領域Ａと領域Ｂ
に分割され、領域Ｂは、領域Ａの管理情報である消去禁
止フラグと書込み禁止フラグと読出し禁止フラグとを有
する。つまり、領域Ａと領域Ｂは対領域として構成され
る。フラッシュメモリ２には、このような対領域が複数
配設される。
【００２４】内蔵ＲＯＭ３は、通信ポート５を介してや
り取りした情報を受け渡すための手順を記述した通信ア
ルゴリズム９と、フラッシュメモリ２の任意の領域を書
込み、消去するための手順を記述したプログラミングア
ルゴリズム８とが、格納されている。
【００２５】ＣＰＵ４は、シングルチップマイコン１を
管理し実行する。通信ポート５は、外部の書込み装置と
接続し書込みデータや専用コマンド等情報をやり取りす
る。プログラミング制御回路６は、ＣＰＵ４の制御に基
づいて、フラッシュメモリ２への実際の書込み、読出
し、及び、消去の処理を実行する。
【００２６】初期状態では、フラッシュメモリ２を構成
する個々のメモリセルは消去状態である１を保持してい
る。ＣＰＵ４は、通信アルゴリズム９に従って、通信ポ
ート５を介して外部の書込み装置との間で情報をやり取
りする。ＣＰＵ４は、書込み装置からの情報がフラッシ
ュメモリ２の領域Ａに対する書込み、読出し、又は、消
去を指示するものである場合には、プログラミングアル
ゴリズム８に従い、領域Ｂの各フラグを参照してプログ
ラミング制御回路６を制御して領域Ａのためのプログラ
ミング動作を行う。
【００２７】プログラミングが消去動作である場合に
は、ＣＰＵ４は領域Ｂの消去禁止フラグを参照し、禁止
を示す０であれば消去動作を拒否し、許可を示す１であ
ればプログラミングアルゴリズム８に従い、プログラミ
ング制御回路６を制御して領域Ａの消去動作を実行す
る。
【００２８】プログラミングが書込み動作である場合に
は、ＣＰＵ４は領域Ｂの書込み禁止フラグを参照し、禁
止を示す０であれば書込み動作を拒否し、許可を示す１
であればプログラミングアルゴリズム８に従い、プログ
ラミング制御回路６を制御して領域Ａの書込み動作を実
行する。
【００２９】プログラミングが読出し動作である場合に
は、ＣＰＵ４は領域Ｂの読出し禁止フラグを参照し、禁
止を示す０であれば読出し動作を拒否し、許可を示す１
であればプログラミングアルゴリズム８に従い、プログ
ラミング制御回路６を制御して領域Ａの読出し動作を実
行する。
【００３０】上記実施例によれば、フラッシュメモリへ
のプログラミング動作を、各領域毎に容易に禁止及び許
可ができる。
【００３１】図２は本発明のシングルチップマイコンの
第２の実施形態例を示すブロック図である。本実施形態
例のシングルチップマイコンは、内蔵ＲＡＭ７を備える
点において先の実施形態例とは異なる。
【００３２】内蔵ＲＯＭ３には、通信アルゴリズムとプ
ログラミングアルゴリズムとを、通信ポート５経由で内
蔵ＲＡＭ７にダウンロードするための手順を記述したロ
ーダプログラム１０が、予め格納されている。
【００３３】初期状態では、フラッシュメモリ２を構成
する個々のメモリセルは消去状態である１を保持してい
る。ＣＰＵ４は内蔵ＲＯＭ３に予め格納されたローダプ
ログラム１０を実行し、通信ポート５経由で通信アルゴ
リズムとプログラミングアルゴリズムを内蔵ＲＡＭ７に
ダウンロードする。その後、ＣＰＵ４は内蔵ＲＡＭ７に
配置された通信アルゴリズム９に従って、通信ポート５
を介して外部の書込み装置との間で情報をやり取りす
る。
【００３４】ＣＰＵ４は、その情報がフラッシュメモリ
２の領域Ａに対する書込み、読出し、及び、消去のプロ
グラミング動作を指示する場合には、プログラミングア
ルゴリズムに従い、領域Ｂの各フラグを参照してプログ
ラミング制御回路６を制御して領域Ａのプログラミング
動作を行う。書込み、読出し、及び、消去のプログラミ
ング動作の実際については、第１の実施形態例と同様で
あるため、その説明を省略する。
【００３５】内蔵ＲＯＭ３は、一般にはマスクＲＯＭと
して構成され、例えば製造後にアプリケーション等の関
係でプログラミングアルゴリズム及び通信アルゴリズム
を変更する等の場合に容易に対応できる。
【００３６】また、上記の第１及び第２の実施形態例の
シングルチップマイコンは、上記のプログラミングアル
ゴリズムの他に、フラッシュメモリ２を全消去状態にで
きるテストモードを備える。このテストモードは、シン
グルチップマイコンの製品を出荷する際に、フラッシュ
メモリをデフォルトとして全消去する際に利用される。
【００３７】
【発明の効果】フラッシュメモリに設定した領域単位
で、書込み、読出し、及び、消去のプログラミング動作
に関する禁止や許可等の管理を容易に実現することがで
きるので、プログラムの改変や解析等による著作権の侵
害を未然に防止できる。この場合、管理する領域単位で
の禁止や許可等の状態が明確であるため、複数に分割し
て管理することもできる。
【図面の簡単な説明】
【図１】本発明のシングルチップマイコンの第１の実施
形態例を示すブロック図である。
【図２】本発明のシングルチップマイコンの第２の実施
形態例を示すブロック図である。
【図３】セキュリティ対策を装備しないシングルチップ
マイコンを示すブロック図である。
【図４】特開平４−１７４７７号公報に記載のＩＣカー
ドのデータ構成を示すブロック図である。
【符号の説明】
１ シングルチップマイコン ２ フラッシュメモリ ３ 内蔵ＲＯＭ ４ ＣＰＵ ５ 通信ポート ６ プログラミング制御回路 ７ 内蔵ＲＡＭ ８ プログラミングアルゴリズム ９ 通信アルゴリズム １０ ローダプログラム ２０ ＩＣカード ２１ マイクロコンピュータ ２２ 外部メモリ ２３ インターフェイス ２４ ＣＰＵ ２５ 内部メモリ ２６ ユーザプログラムエリア ２７ データエリア ２８ 端末装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 フラッシュメモリとマイクロプロセッサ
    とを１の基板上に配設したシングルチップマイクロコン
    ピュータにおいて、 前記フラッシュメモリに第１の領域と該第１の領域のプ
    ログラミングの可否を指定するための第２の領域とを配
    設し、前記マイクロプロセッサは、外部からのプログラ
    ミング要求があると、前記第２の領域を参照して前記第
    １の領域のプログラミングの実行の可否を判断すること
    を特徴とするシングルチップマイクロコンピュータ。
  2. 【請求項２】 前記マイクロプロセッサは、前記第１の
    領域にプログラミングを実行した際に、前記第１の領域
    のプログラミングを禁止する命令を前記第２の領域に書
    き込む、請求項１に記載のシングルチップマイクロコン
    ピュータ。
  3. 【請求項３】 前記マイクロプロセッサは、前記フラッ
    シュメモリのプログラミングアルゴリズムが記録され
    た、シングルチップマイクロコンピュータ内蔵のＲＯＭ
    によって、前記第２の領域を参照するように制御され
    る、請求項１又は２に記載のシングルチップマイクロコ
    ンピュータ。
  4. 【請求項４】 前記マイクロプロセッサは、ローダプロ
    グラムが記録された、シングルチップマイクロコンピュ
    ータ内蔵のＲＯＭによって、前記第２の領域を参照する
    ように制御される、請求項１又は２に記載のシングルチ
    ップマイクロコンピュータ。
JP10354198A 1998-12-14 1998-12-14 フラッシュメモリ搭載型シングルチップマイクロコンピュータ Pending JP2000181898A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10354198A JP2000181898A (ja) 1998-12-14 1998-12-14 フラッシュメモリ搭載型シングルチップマイクロコンピュータ
KR1019990057468A KR100318150B1 (ko) 1998-12-14 1999-12-14 플래시 메모리 탑재형 싱글 칩 마이크로 컴퓨터
US09/460,623 US6453397B1 (en) 1998-12-14 1999-12-14 Single chip microcomputer internally including a flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10354198A JP2000181898A (ja) 1998-12-14 1998-12-14 フラッシュメモリ搭載型シングルチップマイクロコンピュータ

Publications (1)

Publication Number Publication Date
JP2000181898A true JP2000181898A (ja) 2000-06-30

Family

ID=18435953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10354198A Pending JP2000181898A (ja) 1998-12-14 1998-12-14 フラッシュメモリ搭載型シングルチップマイクロコンピュータ

Country Status (3)

Country Link
US (1) US6453397B1 (ja)
JP (1) JP2000181898A (ja)
KR (1) KR100318150B1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002195865A (ja) * 2000-12-25 2002-07-10 Tokyo Gas Co Ltd 流量計およびその電子的封印方法
KR100388219B1 (ko) * 2000-08-29 2003-06-19 주식회사 하이닉스반도체 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
US6836433B2 (en) 2002-07-04 2004-12-28 Nec Electronics Corporation Rewrite disable control method for determining rewrite enable/disable based on result of majority decision
US6954815B2 (en) 2000-11-10 2005-10-11 Sanyo Electric Co., Ltd. Microcomputer with universal serial bus interface circuit and method of controlling the same
JP2006508576A (ja) * 2002-11-27 2006-03-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ チップが集積されている保護手段
WO2006117866A1 (ja) * 2005-04-28 2006-11-09 Hitachi Ulsi Systems Co., Ltd. Ｉｃタグ
KR100818298B1 (ko) 2005-12-08 2008-03-31 한국전자통신연구원 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법
DE102004058483B4 (de) * 2003-12-05 2009-12-17 Hitachi High-Technologies Corp. Vorrichtung zur Untersuchung von Produkten auf Fehler, Messfühler-Positionierverfahren und Messfühler-Bewegungsverfahren
KR100939328B1 (ko) 2001-12-03 2010-01-28 어드밴스드 마이크로 디바이시즈, 인코포레이티드 보안민감명령들의 제한실행을 위한 방법 및 장치
JP2012069191A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体集積回路装置およびメモリの管理方法
JP2016015020A (ja) * 2014-07-02 2016-01-28 株式会社デンソー マイクロコンピュータ及びセキュリティ設定システム
CN110262349A (zh) * 2019-06-28 2019-09-20 中国航空工业集团公司雷华电子技术研究所 一种c8051f系列单片机的远程在线编程方法及系统
DE10322748B4 (de) * 2002-05-21 2020-09-17 Denso Corporation Elektronische Steuereinrichtung
US11809335B2 (en) 2014-04-08 2023-11-07 Lodestar Licensing Group, Llc Apparatuses and methods for securing an access protection scheme

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
KR100375651B1 (ko) * 1999-02-19 2003-03-15 (주)선테크놀로지 조작 입력 처리 장치 및 방법
FR2800952B1 (fr) * 1999-11-09 2001-12-07 Bull Sa Architecture d'un circuit de chiffrement mettant en oeuvre differents types d'algorithmes de chiffrement simultanement sans perte de performance
DE10030990B4 (de) * 2000-06-30 2010-11-25 Robert Bosch Gmbh Verfahren zum Beschreiben und Löschen eines nichtflüchtigen Speicherbereichs
JP2004213102A (ja) * 2002-12-26 2004-07-29 Fujitsu Ltd マイクロコンピュータ
US7281103B2 (en) * 2003-10-01 2007-10-09 Kabushiki Kaisha Toshiba Microcomputer with a security function for accessing a program storage memory
KR100597787B1 (ko) * 2005-03-21 2006-07-06 삼성전자주식회사 멀티 칩 패키지 디바이스
JP4783163B2 (ja) * 2006-01-19 2011-09-28 Ｏｋｉセミコンダクタ株式会社 マイクロコントローラ
US7769943B2 (en) * 2007-04-04 2010-08-03 Atmel Corporation Flexible, low cost apparatus and method to introduce and check algorithm modifications in a non-volatile memory
CN101609434B (zh) * 2008-06-19 2011-01-26 英业达股份有限公司 可携执行程序的启动防护系统及其方法
CN101799858A (zh) * 2010-04-08 2010-08-11 华为终端有限公司 Flash数据保护方法及装置
US10782893B2 (en) * 2017-02-22 2020-09-22 International Business Machines Corporation Inhibiting tracks within a volume of a storage system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165253A (ja) 1986-01-17 1987-07-21 Hitachi Micro Comput Eng Ltd 不揮発性メモリ内蔵ｌｓｉ
JPS6443897A (en) 1987-08-10 1989-02-16 Nec Corp Non-volatile semiconductor memory device capable of being erased and written electrically
JPH0417477A (ja) 1990-05-10 1992-01-22 Mitsubishi Electric Corp 磁気記録再生装置
GB2263348B (en) * 1992-01-14 1995-08-09 Rohm Co Ltd Microcomputer and card having the same
JPH05266219A (ja) 1992-03-17 1993-10-15 Hitachi Ltd マイクロコンピュータ
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
ATE237854T1 (de) * 1992-10-26 2003-05-15 Intellect Australia Pty Ltd Host-benutzer-transaktionssystem
US5828911A (en) * 1993-05-24 1998-10-27 Olympus Optical Co., Ltd. One chip microcomputer built-in system
US5442704A (en) * 1994-01-14 1995-08-15 Bull Nh Information Systems Inc. Secure memory card with programmed controlled security access control
JP3292864B2 (ja) * 1995-02-07 2002-06-17 株式会社日立製作所 データ処理装置
JP3791956B2 (ja) * 1996-04-25 2006-06-28 シャープ株式会社 不揮発性半導体記憶装置の検査方法
JP3881069B2 (ja) 1996-10-08 2007-02-14 株式会社デンソー 電子装置
JP3489708B2 (ja) 1996-10-23 2004-01-26 シャープ株式会社 不揮発性半導体記憶装置
JPH10143434A (ja) 1996-11-11 1998-05-29 Toshiba Corp 半導体集積回路
JPH10177563A (ja) * 1996-12-17 1998-06-30 Mitsubishi Electric Corp フラッシュメモリ内蔵マイクロコンピュータ
JPH10214201A (ja) * 1997-01-29 1998-08-11 Mitsubishi Electric Corp マイクロコンピュータ
JP3173407B2 (ja) * 1997-02-05 2001-06-04 日本電気株式会社 フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ
TW368626B (en) * 1998-04-17 1999-09-01 Winbond Electronics Corp Microprocessor with self-programmed embedded flash memory and programming method

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388219B1 (ko) * 2000-08-29 2003-06-19 주식회사 하이닉스반도체 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
US6954815B2 (en) 2000-11-10 2005-10-11 Sanyo Electric Co., Ltd. Microcomputer with universal serial bus interface circuit and method of controlling the same
JP2002195865A (ja) * 2000-12-25 2002-07-10 Tokyo Gas Co Ltd 流量計およびその電子的封印方法
JP4660831B2 (ja) * 2000-12-25 2011-03-30 東京瓦斯株式会社 流量計およびその電子的封印方法
KR100939328B1 (ko) 2001-12-03 2010-01-28 어드밴스드 마이크로 디바이시즈, 인코포레이티드 보안민감명령들의 제한실행을 위한 방법 및 장치
DE10322748B4 (de) * 2002-05-21 2020-09-17 Denso Corporation Elektronische Steuereinrichtung
US6836433B2 (en) 2002-07-04 2004-12-28 Nec Electronics Corporation Rewrite disable control method for determining rewrite enable/disable based on result of majority decision
JP2006508576A (ja) * 2002-11-27 2006-03-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ チップが集積されている保護手段
US8266444B2 (en) 2002-11-27 2012-09-11 Entropic Communications, Inc. Chip integrated protection means
JP4686193B2 (ja) * 2002-11-27 2011-05-18 エヌエックスピー ビー ヴィ チップが集積されている保護手段
US8738930B2 (en) 2002-11-27 2014-05-27 Entropic Communications, Inc. Chip integrated protection means
DE102004058483B4 (de) * 2003-12-05 2009-12-17 Hitachi High-Technologies Corp. Vorrichtung zur Untersuchung von Produkten auf Fehler, Messfühler-Positionierverfahren und Messfühler-Bewegungsverfahren
WO2006117866A1 (ja) * 2005-04-28 2006-11-09 Hitachi Ulsi Systems Co., Ltd. Ｉｃタグ
US7649795B2 (en) 2005-12-08 2010-01-19 Electronics & Telecommunications Research Institute Memory with flexible serial interfaces and method for accessing memory thereof
KR100818298B1 (ko) 2005-12-08 2008-03-31 한국전자통신연구원 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법
JP2012069191A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体集積回路装置およびメモリの管理方法
US11809335B2 (en) 2014-04-08 2023-11-07 Lodestar Licensing Group, Llc Apparatuses and methods for securing an access protection scheme
JP2016015020A (ja) * 2014-07-02 2016-01-28 株式会社デンソー マイクロコンピュータ及びセキュリティ設定システム
CN110262349A (zh) * 2019-06-28 2019-09-20 中国航空工业集团公司雷华电子技术研究所 一种c8051f系列单片机的远程在线编程方法及系统

Also Published As

Publication number Publication date
US6453397B1 (en) 2002-09-17
KR20000052472A (ko) 2000-08-25
KR100318150B1 (ko) 2001-12-24

Similar Documents

Publication Publication Date Title
JP2000181898A (ja) フラッシュメモリ搭載型シングルチップマイクロコンピュータ
JP6306578B2 (ja) メモリ保護装置及び保護方法
JP3710671B2 (ja) １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法
US7890726B1 (en) Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller
US7421534B2 (en) Data protection for non-volatile semiconductor memory using block protection flags
US6651150B2 (en) Data-processing apparatus and method of controlling the rewriting of a nonvolatile storage device
JPH09500469A (ja) メモリカード及びその作動方法
EP1450299B1 (en) Portable information recording medium
CN106462509A (zh) 用于保全存取保护方案的设备及方法
US8607061B2 (en) Flash device security method utilizing a check register
JP2001356963A (ja) 半導体装置およびその制御装置
US20040186947A1 (en) Access control system for nonvolatile memory
JP4972410B2 (ja) フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム
JPH0935018A (ja) 携帯可能情報記録媒体およびそのアクセス方法
JP2003016410A (ja) Ｉｃカード
JP2000172490A (ja) Ｉｃカード発行システムとｉｃカード処理システムとｉｃカード
JPH11167525A (ja) 不揮発性メモリ混載マイコン及びその不揮発性メモリ書換え方法並びに不揮発性メモリ混載マイコンの不揮発性メモリ書換えプログラムを記録した記録媒体
JP2501050Y2 (ja) Ｉｃカ―ド
US11741035B2 (en) Circuit device and electronic apparatus
JPH03296842A (ja) データ書き込み方法およびｉｃカード
JP5103668B2 (ja) 半導体メモリおよび情報処理システム
JP3730684B2 (ja) プログラマブルコントローラ用表示装置およびその表示情報書込方法
JPS62159295A (ja) 携帯可能電子装置
JP2002007372A (ja) 半導体装置
JPH01205397A (ja) Ｉｃカード