JP3791956B2 - 不揮発性半導体記憶装置の検査方法 - Google Patents
不揮発性半導体記憶装置の検査方法 Download PDFInfo
- Publication number
- JP3791956B2 JP3791956B2 JP10542296A JP10542296A JP3791956B2 JP 3791956 B2 JP3791956 B2 JP 3791956B2 JP 10542296 A JP10542296 A JP 10542296A JP 10542296 A JP10542296 A JP 10542296A JP 3791956 B2 JP3791956 B2 JP 3791956B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- microcomputer
- test
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気的に書き換え可能な不揮発性半導体記憶装置の検査方法に係り、特には、不揮発性の記憶領域及びその周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを有する不揮発性半導体記憶装置の検査方法に関するものである。
【０００２】
【従来の技術】
制御回路によって制御される不揮発性の記憶領域を持つ半導体記憶装置としては、例えばフラッシュメモリが挙げられる。まず、記憶領域であるフラッシュメモリセルの構造について説明する。
【０００３】
図７に、フラッシュメモリの代表的なセルの構成図を示す。このセルは１セル／１ビット構成であり、コントロールゲート７１、フローティングゲート７２、ソース７３、ドレイン７４からなり、浮遊ゲート型電界効果トランジスタと呼ばれる。また、ソースがある一定数分（例えばブロック）だけ共通になっており、ブロックの構成は、ｎ個のコントロールゲートと接続されたｍ本のワード線８１1，・・・８１ｍと、ｍ個のドレインに接続されたｎ本のビット線８２1，・・・８２ｎからなっている。この構成図を図８に示す。
【０００４】
次に、フラッシュメモリの動作について簡単に述べる。メモリセルへの書き込みは、コントロールゲートに高電圧（例えば１２Ｖ）、同様にドレインに高電圧（例えば７Ｖ）、ソースに低電圧（例えば０Ｖ）を印加し、ドレイン接合近傍で発生されたホットエレクトロンをフローティングゲートに注入することにより行なう。
【０００５】
一方、消去は、コントロールゲートに低電圧（例えば０Ｖ）、ドレインに低電圧（例えば０Ｖ）、ソースに高電圧（例えば１２Ｖ）を印加し、フローティングゲート・ソース間に高電界を発生させ、トンネル現象を利用してフローティングゲート内の電子をソースに引き抜くことにより行なう。
【０００６】
さらに、読み出しは、コントロールゲートに高電圧（例えば５Ｖ）、同様にドレインに低電圧（例えば１Ｖ）、ソースに低電圧（例えば０Ｖ）を印加し、この時に流れる電流の大小を内部のセンスアンプによって増幅して、データの“１”及び“０”の判定を行なう。
【０００７】
書き込み時にドレインの電圧をコントロールゲートの電圧よりも低めに設定しているのは、書き込みを行なわないメモリセルに対して寄生的な弱い書き込み（ソフトプログラム）を極力防ぐためである。これは、前記に述べたように一本のワード線もしくはビット線に複数のメモリセルが接続されているためである。
【０００８】
このように高信頼性を保ち、かつフラッシュメモリの書き込み及び消去を行なうためには、非常に複雑な制御を必要とする。そのため、最近のフラッシュメモリには、ユーザ側の見かけ上の使いがってを良くするため、ステートマシーンと呼ばれる制御回路を内蔵しているものが多く、自動書き込み及び消去を実現している。
【０００９】
フラッシュメモリの具体的な構成の一例を図９に示す。ステートマシーン９１は、フラッシュメモリの通常動作時に制御バス９２を介して書き込み・消去電圧発生回路９３１、行デコーダ９３２、列デコーダ９３３、センスアンプ９３４、入出力バッファ９３５、アドレスレジスタ９３６等の周辺回路９３を必要に応じて制御する。尚、９４はフラッシュメモリセルアレイ、９５はアドレスパッド、９６はＩ／Ｏパッドである。
【００１０】
制御回路によりメモリ領域を制御する半導体記憶装置において、そのメモリ領域を検査する一例としては特開昭６０−８５５００号公報に示されているものがある。この方法は、検査時に切り換え回路により、論理回路を経由することなく入出力端子とメモリ領域を直接接続することにより書き込み及び読み出しデータを得るものである。また、切り替え回路を使用した一例を図１０に示す。これは、通常動作に使用するアドレスバスやデータバスと、メモリ領域の動作（例えば、書き込み、消去、読み出し等）を行なうための制御バス１０６を同一のパッドで兼用する方法である。制御回路（ステートマシーン）１０１をディセーブルにする信号（ＤＳ）が切り替え回路１０２及び１０３にも入力され、この信号がオンの時には、アドレスパッド１０４及びＩ／Ｏパッド１０５が制御バス１０６に接続し、オフの時には、アドレスバス１０７やデータバス１０８に接続するようになっている。
【００１１】
もし特開昭６０−８５５００号公報に示されている方法により、フラッシュメモリの検査を行なうとすると、周辺回路（例えば、書き込み・消去電圧発生回路、センスアンプ等）を介することなく直接メモリ領域に接続するため、前記フラッシュメモリの動作例に述べたような電圧を外部よりメモリセルに与えなければならず、複雑な制御を要するため高級な検査装置が必要になる。なお、この方法はメモリ領域の検査に限定されており、メモリの動作に必要な周辺回路の検査には言及されていない。すなわち、書き込み・消去電圧発生回路等の検査には言及されていない。
【００１２】
また、チップ外部に設けた検査装置にテストプログラムを格納しテストを行なう場合には、一般的に検査装置を極力安価にする必要から、その動作速度は被測定デバイス（フラッシュメモリ）自体の速度より遅い（例えば検査装置が原振５ＭＨｚの時、サイクルタイムは２μｓｅｃ程度）。
【００１３】
別の従来例として、図１１に示すような被測定デバイス単体で検査を行なう方法がある（以下、これを簡単に「セルフテスト」と呼ぶ）。この方法は、デバイス（フラッシュメモリ）１１１内に主記憶（例えばフラッシュメモリセルアレイ）１１２以外の記憶容量（ＲＡＭまたはＲＯＭ）１１３を用意し、その中にテストプログラムをあらかじめ格納しておくものである。検査開始は検査開始信号であるＴＥＳＴをオンにする。そうすると被測定デバイスはセルフテストモードとなり、デバイス内部の制御回路（ステートマシーン）１１４は、ＲＡＭまたはＲＯＭの内容に基づき、フラッシュ制御バス１１５を駆動し検査が行なわれる。検査結果はＩ／Ｏポートに出力される。セルフテストの実行速度は基本的に被測定デバイス内の制御回路の動作速度と等しいため、検査装置にて検査するよりも高速（例えば原振２０ＭＨｚのとき内部サイクルタイム５００ｎｓｅｃ程度）に行なうことが可能である。しかしながら、セルフテストにて検査する場合には、別途テストプログラムを格納する領域を用意する必要があり結果としてレイアウト面積は大きくなる。
【００１４】
また、セルフテストでは、書き込み、消去および読み出し時間の測定や、動作時および待機時の消費電流の測定を行なうことは不可能である。つまり、セルフテストは、実施できる検査内容が、前記テストプログラムを格納できる領域の大小に関わらず制限される。
【００１５】
【発明が解決しようとする課題】
本発明は、不揮発性半導体記憶装置のレイアウト面積を大きくすることなく、また高価な半導体検査装置を必要とすることなく、検査時間の短縮を計ることを可能とする手法を提供しようとするものである。
【００１６】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の検査方法は、不揮発性の記憶領域、及び書き込み・消去電圧発生回路を含んで構成される上記不揮発性記憶領域の周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを有する不揮発性半導体記憶装置の検査方法に於いて、
上記制御回路を非活性とし、上記制御バスに、テストプログラムを格納するメモリを内蔵する又は該メモリが外付けされる検査用マイクロコンピュータを接続して、上記周辺回路及び記憶領域の検査を行うことを特徴とするものである。
【００１７】
また、本発明の不揮発性半導体記憶装置の検査方法は、不揮発性の記憶領域、及び書き込み・消去電圧発生回路を含んで構成される上記不揮発性記憶領域の周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを、１チップ上に有する不揮発性半導体記憶装置の検査方法に於いて、
チップ外部よりの制御信号により上記制御回路を非活性とする手段及び、上記制御バスをチップ外部に取り出すための外部端子を半導体記憶装置に設け、
上記制御信号により、上記制御回路を非活性とし、上記外部端子に、テストプログラムを格納するメモリを内蔵する又は該メモリが外付けされる検査用マイクロコンピュータを接続して、上記周辺回路及び記憶領域の検査を行うことを特徴とするものである。
【００１８】
更に、上記制御信号が、上記テストプログラムの実行に基づいて上記検査用マイクロコンピュータより出力されることを特徴とするものである。
【００１９】
また、本発明の不揮発性半導体記憶装置の検査方法は、不揮発性の記憶領域、及び書き込み・消去電圧発生回路を含んで構成される上記不揮発性記憶領域の周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを有する不揮発性半導体記憶装置の検査方法に於いて、
上記制御回路を非活性とし、上記制御バスに、検査装置又は、テストプログラムを格納するメモリを内蔵する若しくは該メモリが外付けされる検査用マイクロコンピュータを、検査内容に応じて、検査時間の短い方を、選択的に接続して、上記周辺回路及び記憶領域の検査を行うことを特徴とするものである。
【００２０】
更に、上記検査装置及び検査用マイクロコンピュータと、上記制御バスとの間に、切り換え回路を有し、上記検査装置または検査用マイクロコンピュータより出力される切り換え制御信号により、上記検査装置又は検査用マイクロコンピュータが選択的に上記制御バスと接続されることを特徴とするものである。
【００２１】
すなわち、本発明に係る検査手法は、あらかじめチップ外部に検査用マイコン（マイクロコンピュータ）、又は検査用マイコン＋ＲＡＭ、若しくは検査用マイコン＋ＲＯＭを設け、被測定デバイスである不揮発性半導体記憶装置の制御バスを外部端子に接続し、検査用マイコンが内部のＲＡＭ／ＲＯＭ、又は外部ＲＡＭ／ＲＯＭ内にあらかじめ格納してあるテストプログラムに基づき、前記不揮発性の記憶領域の動作に必要な周辺回路を高速に制御することにより、周辺回路の検査を行ない、また間接的に記憶領域の検査を行なうことを特徴とする。
【００２２】
また、上記本発明に係る検査手法と検査装置による検査手法の双方を実現できる手段を用意し、検査内容により検査手法を選択することにより検査時間の最適化を計ることを特徴とする。
【００２３】
本発明の検査手法によれば、被測定デバイスの制御をあらかじめ別途用意した外部マイコンにて行なうので、一般的な検査装置に比べ高速に制御することができ検査時間の短縮を計ることができる。
【００２４】
また、検査に用いるマイコンならびにＲＡＭもしくはＲＯＭの費用は、検査装置の処理速度を上げることに比べると非常に安価にすることが可能である。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２６】
図１は、被測定デバイスであるフラッシュメモリＩＣ１１の検査を外部マイコン１６にて行なう場合である。
【００２７】
図中の周辺回路１３とは、図９に示す書き込み・消去電圧発生回路、行および列デコーダ、センスアンプ、アドレスレジスタ、入出力バッファの全体を意味する。１２はフラッシュメモリセルアレイである。
【００２８】
検査用マイコン１６の内部記憶領域（ＲＡＭもしくはＲＯＭ）１７にはあらかじめテストプログラムを格納しておく。検査は以下のようにして行なう。検査用マイコン１６が内部のＲＡＭもしくはＲＯＭに記憶されているテストプログラムに基づき検査を開始すると、まず出力信号であるＤＳをオンにしてフラッシュメモリ内部のステートマシーン（制御回路）１４をディセーブル（非活性）にする。このときステートマシーン１４とフラッシュ制御バス１５は完全に切り離される。次に、ステートマシーン１４とフラッシュ制御バス１５が完全に切り離されるのを確認した後、検査用マイコン１６はフラッシュ制御バス１５を介してフラッシュメモリの動作に必要な周辺回路１３を制御し検査を実行する。本発明による検査時間は検査用マイコン１６の処理速度による為、被測定デバイスの動作速度と等しい、セルフテスト並の速さが期待できる。
【００２９】
なお、フラッシュ制御バスを外部に引き出すための具体的構成としては、例えば、前記図１０に示す構成を採用することができる。
【００３０】
周辺回路の具体的な検査内容としてはアドレスレジスタの書き込みチェック、書き込み・消去電圧発生回路が所望の電圧を発生しているかどうかのチェック、ならびに行および列デコーダ、センスアンプ、入出力バッファの動作チェック等がある。さらに周辺回路の検査をすることにより、フラッシュアレイ領域に対して間接的に検査を行なうことが可能である。例としては、全メモリセルに対し書き込みおよび消去が正常に行なえるかどうかの検査、また前記メモリセルが書き換え補償回数、補償期間を満足しうるかどうか等の信頼性に関する検査が挙げられる。
【００３１】
検査結果を知る方法としては、テストプログラムが最後までフェイルなしに実行された時はパスフラグを、途中で失敗した時はフェイルフラグを、マイコンのＩ／Ｏポートに出力してやれば良い。
【００３２】
また、図２は、図１の構成図にさらにテストプログラム格納用として別途外部ＲＡＭを追加した場合を示す。
【００３３】
すなわち、図１の構成に於いては、テストプログラムを格納するＲＡＭもしくはＲＯＭがマイコン１６に内蔵されるのに対して、図２の構成に於いては、テストプログラムを格納するＲＡＭ２１がマイコン１６に外付けされているものである。その他の構成は図１と同一である。動作原理は上記と同様である。
【００３４】
さらに、図３は、図２の外部ＲＡＭがＲＯＭに置き換わった場合であり、動作原理は上記と同様である。
【００３５】
すなわち、図２の構成に於けるテストプログラム格納用ＲＡＭ２１に代えて、テストプログラム格納用ＲＯＭ３１がマイコン１６に外付けされているものである。
【００３６】
図４は、図１に示した本発明である検査用マイコンにて検査する手法と、従来の検査装置にて検査する手法の双方を実現し、検査内容により検査手法を選択することにより検査時間の最適化を計ることを可能とする実施形態の構成図である。
【００３７】
検査装置４６及び検査用マイコン４７の内部には、それぞれの装置にて行なう検査のテストプログラムを格納しておく。マイコン側のテストプログラムは内蔵のＲＡＭもしくはＲＯＭ４８に格納されている。被測定デバイスであるフラッシュメモリＩＣ４１の構成は、図１等と同様であり、フラッシュメモリセルアレイ４２、周辺回路４３、ステートマシーン（制御回路）４４及び制御バス４５を有する。
【００３８】
この場合の動作を以下に示す。検査装置４６が内部のＲＡＭもしくはＲＯＭに記憶されているテストプログラムに基づき検査を開始すると、まず出力信号であるＤＳをオンにしてフラッシュメモリ内部のステートマシーン４４をディセーブル（非活性）にする。このときステートマシーン４４とフラッシュ制御バス４５が完全に切り離されるのを確認する。その上で検査装置４６は、最初に行なわれる検査が検査装置により行なわれる項目か、検査用マイコンにて行なわれる項目かを判断する。検査装置が検査を行なう場合にはＥＮ信号はオフとなる。この信号は検査用マイコン４７とフラッシュ制御バスの切り換え回路４９に入力され、ＥＮ信号がオフの時、検査用マイコン４７はディセーブルとなり、フラッシュ制御バス切り換え回路４９は検査装置側と接続する。その後、フラッシュ制御バスを介してフラッシュメモリを制御し検査を行なう。また、検査用マイコン４７が検査を行なう場合にはＥＮ信号はオンとなり、検査用マイコン４７がイネーブルになり検査を開始する。また、ＥＮ信号がオンとなることにより、フラッシュ制御バス切り換え回路４９は検査用マイコン側と接続する。検査用マイコン４７による検査結果は専用または他の入出力バスと兼用のＩ／Ｏポートから出力され、検査装置４６が判定する。検査結果を検査装置４６が受け取ると検査装置４６は次のテストプログラムを実行する。そして、その検査が検査装置４６により行なわれるか検査用マイコン４７により行なわれるかを判断する。その後の動作は前記に述べた通りである。
【００３９】
検査装置と検査用マイコンのどちらかによって検査を行なうかは、基本的にその検査時間の短い方で行なえば良いが、一例として、現時点において検査装置にて実施した方が好ましい検査内容としては、書き込み、消去および読み出し等の時間を測定する検査、動作時および待機時の消費電流やピンリーク等の電流値を測定する検査などが挙げられる。これは、一般的にマイコンはアナログ値の判定は不得意なためである。
【００４０】
また、検査用マイコンにて実施した方が好ましい検査内容としては、前記周辺回路に関する検査が挙げられる。これは、前記に述べたように検査装置で行なうよりも高速に検査が行なえるためである。
なお、ここでは検査装置４６が検査用マイコン４７を制御してフラッシュメモリ４１の一連の検査を行なう方法について述べたが、これが逆の場合についても検査が行なえるのは明白である。
【００４１】
すなわち、検査用マイコンが検査装置を制御して検査を行う構成とすることも可能であることは明白である。この場合、上記ＤＳ信号及びＥＮ信号はマイコン側より出力され、また、検査装置による検査結果はマイコン側に入力される。
【００４２】
また、図５は、図４の構成図にさらにテストプログラム格納用として別途外部ＲＡＭを追加した場合を示す。
【００４３】
すなわち、図４の構成に於いては、テストプログラムを格納するＲＡＭもしくはＲＯＭがマイコン４７に内蔵されているのに対して、図５の構成に於いては、テストプログラムを格納するＲＡＭ５１がマイコン４７に外付けされているものである。その他の構成は図４と同一である。動作原理は上記と同様である。
【００４４】
さらに、図６は、図５の外部ＲＡＭがＲＯＭに置き換わった場合であり、動作原理は上記と同様である。
【００４５】
すなわち、図５の構成に於けるテストプログラム格納用ＲＡＭ５１に代えて、テストプログラム格納用ＲＯＭ６１がマイコン４７に外付けされているものである。
【００４６】
なお、以上に於いては、一例としてフラッシュメモリの場合について説明したが、制御回路がオンチップにあるなしにかかわらず制御回路により制御される不揮発性メモリにおいて本発明が応用できることは明白である。
【００４７】
【発明の効果】
以上詳細に説明したように、本発明によれば、極めて有用な不揮発性半導体記憶装置の検査方法を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第一の実施形態の構成図である。
【図２】本発明の第二の実施形態の構成図である。
【図３】本発明の第三の実施形態の構成図である。
【図４】本発明の第四の実施形態の構成図である。
【図５】本発明の第五の実施形態の構成図である。
【図６】本発明の第六の実施形態の構成図である。
【図７】フラッシュメモリセルの構成図である。
【図８】フラッシュメモリセルのブロック構成を示す図である。
【図９】フラッシュメモリの構成図である。
【図１０】フラッシュ制御バスを外部に取り出す方法の一例を示す構成図である。
【図１１】従来の不揮発性メモリの検査方法の一例を示す構成図である。
【符号の説明】
１１ フラッシュメモリＩＣ
１２ フラッシュメモリセルアレイ
１３ 周辺回路
１４ ステートマシーン
１５ 制御バス
１６ 検査用マイコン
１７ 内蔵ＲＡＭ（ＲＯＭ）
２１ 外付けＲＡＭ
３１ 外付けＲＯＭ
４１ フラッシュメモリＩＣ
４２ フラッシュメモリセルアレイ
４３ 周辺回路
４４ ステートマシーン
４５ 制御バス
４６ 検査装置
４７ 検査用マイコン
４８ 内蔵ＲＡＭ（ＲＯＭ）
４９ 切り換え回路
５１ 外付けＲＡＭ
６１ 外付けＲＯＭ
【発明の属する技術分野】
本発明は、電気的に書き換え可能な不揮発性半導体記憶装置の検査方法に係り、特には、不揮発性の記憶領域及びその周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを有する不揮発性半導体記憶装置の検査方法に関するものである。
【０００２】
【従来の技術】
制御回路によって制御される不揮発性の記憶領域を持つ半導体記憶装置としては、例えばフラッシュメモリが挙げられる。まず、記憶領域であるフラッシュメモリセルの構造について説明する。
【０００３】
図７に、フラッシュメモリの代表的なセルの構成図を示す。このセルは１セル／１ビット構成であり、コントロールゲート７１、フローティングゲート７２、ソース７３、ドレイン７４からなり、浮遊ゲート型電界効果トランジスタと呼ばれる。また、ソースがある一定数分（例えばブロック）だけ共通になっており、ブロックの構成は、ｎ個のコントロールゲートと接続されたｍ本のワード線８１1，・・・８１ｍと、ｍ個のドレインに接続されたｎ本のビット線８２1，・・・８２ｎからなっている。この構成図を図８に示す。
【０００４】
次に、フラッシュメモリの動作について簡単に述べる。メモリセルへの書き込みは、コントロールゲートに高電圧（例えば１２Ｖ）、同様にドレインに高電圧（例えば７Ｖ）、ソースに低電圧（例えば０Ｖ）を印加し、ドレイン接合近傍で発生されたホットエレクトロンをフローティングゲートに注入することにより行なう。
【０００５】
一方、消去は、コントロールゲートに低電圧（例えば０Ｖ）、ドレインに低電圧（例えば０Ｖ）、ソースに高電圧（例えば１２Ｖ）を印加し、フローティングゲート・ソース間に高電界を発生させ、トンネル現象を利用してフローティングゲート内の電子をソースに引き抜くことにより行なう。
【０００６】
さらに、読み出しは、コントロールゲートに高電圧（例えば５Ｖ）、同様にドレインに低電圧（例えば１Ｖ）、ソースに低電圧（例えば０Ｖ）を印加し、この時に流れる電流の大小を内部のセンスアンプによって増幅して、データの“１”及び“０”の判定を行なう。
【０００７】
書き込み時にドレインの電圧をコントロールゲートの電圧よりも低めに設定しているのは、書き込みを行なわないメモリセルに対して寄生的な弱い書き込み（ソフトプログラム）を極力防ぐためである。これは、前記に述べたように一本のワード線もしくはビット線に複数のメモリセルが接続されているためである。
【０００８】
このように高信頼性を保ち、かつフラッシュメモリの書き込み及び消去を行なうためには、非常に複雑な制御を必要とする。そのため、最近のフラッシュメモリには、ユーザ側の見かけ上の使いがってを良くするため、ステートマシーンと呼ばれる制御回路を内蔵しているものが多く、自動書き込み及び消去を実現している。
【０００９】
フラッシュメモリの具体的な構成の一例を図９に示す。ステートマシーン９１は、フラッシュメモリの通常動作時に制御バス９２を介して書き込み・消去電圧発生回路９３１、行デコーダ９３２、列デコーダ９３３、センスアンプ９３４、入出力バッファ９３５、アドレスレジスタ９３６等の周辺回路９３を必要に応じて制御する。尚、９４はフラッシュメモリセルアレイ、９５はアドレスパッド、９６はＩ／Ｏパッドである。
【００１０】
制御回路によりメモリ領域を制御する半導体記憶装置において、そのメモリ領域を検査する一例としては特開昭６０−８５５００号公報に示されているものがある。この方法は、検査時に切り換え回路により、論理回路を経由することなく入出力端子とメモリ領域を直接接続することにより書き込み及び読み出しデータを得るものである。また、切り替え回路を使用した一例を図１０に示す。これは、通常動作に使用するアドレスバスやデータバスと、メモリ領域の動作（例えば、書き込み、消去、読み出し等）を行なうための制御バス１０６を同一のパッドで兼用する方法である。制御回路（ステートマシーン）１０１をディセーブルにする信号（ＤＳ）が切り替え回路１０２及び１０３にも入力され、この信号がオンの時には、アドレスパッド１０４及びＩ／Ｏパッド１０５が制御バス１０６に接続し、オフの時には、アドレスバス１０７やデータバス１０８に接続するようになっている。
【００１１】
もし特開昭６０−８５５００号公報に示されている方法により、フラッシュメモリの検査を行なうとすると、周辺回路（例えば、書き込み・消去電圧発生回路、センスアンプ等）を介することなく直接メモリ領域に接続するため、前記フラッシュメモリの動作例に述べたような電圧を外部よりメモリセルに与えなければならず、複雑な制御を要するため高級な検査装置が必要になる。なお、この方法はメモリ領域の検査に限定されており、メモリの動作に必要な周辺回路の検査には言及されていない。すなわち、書き込み・消去電圧発生回路等の検査には言及されていない。
【００１２】
また、チップ外部に設けた検査装置にテストプログラムを格納しテストを行なう場合には、一般的に検査装置を極力安価にする必要から、その動作速度は被測定デバイス（フラッシュメモリ）自体の速度より遅い（例えば検査装置が原振５ＭＨｚの時、サイクルタイムは２μｓｅｃ程度）。
【００１３】
別の従来例として、図１１に示すような被測定デバイス単体で検査を行なう方法がある（以下、これを簡単に「セルフテスト」と呼ぶ）。この方法は、デバイス（フラッシュメモリ）１１１内に主記憶（例えばフラッシュメモリセルアレイ）１１２以外の記憶容量（ＲＡＭまたはＲＯＭ）１１３を用意し、その中にテストプログラムをあらかじめ格納しておくものである。検査開始は検査開始信号であるＴＥＳＴをオンにする。そうすると被測定デバイスはセルフテストモードとなり、デバイス内部の制御回路（ステートマシーン）１１４は、ＲＡＭまたはＲＯＭの内容に基づき、フラッシュ制御バス１１５を駆動し検査が行なわれる。検査結果はＩ／Ｏポートに出力される。セルフテストの実行速度は基本的に被測定デバイス内の制御回路の動作速度と等しいため、検査装置にて検査するよりも高速（例えば原振２０ＭＨｚのとき内部サイクルタイム５００ｎｓｅｃ程度）に行なうことが可能である。しかしながら、セルフテストにて検査する場合には、別途テストプログラムを格納する領域を用意する必要があり結果としてレイアウト面積は大きくなる。
【００１４】
また、セルフテストでは、書き込み、消去および読み出し時間の測定や、動作時および待機時の消費電流の測定を行なうことは不可能である。つまり、セルフテストは、実施できる検査内容が、前記テストプログラムを格納できる領域の大小に関わらず制限される。
【００１５】
【発明が解決しようとする課題】
本発明は、不揮発性半導体記憶装置のレイアウト面積を大きくすることなく、また高価な半導体検査装置を必要とすることなく、検査時間の短縮を計ることを可能とする手法を提供しようとするものである。
【００１６】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の検査方法は、不揮発性の記憶領域、及び書き込み・消去電圧発生回路を含んで構成される上記不揮発性記憶領域の周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを有する不揮発性半導体記憶装置の検査方法に於いて、
上記制御回路を非活性とし、上記制御バスに、テストプログラムを格納するメモリを内蔵する又は該メモリが外付けされる検査用マイクロコンピュータを接続して、上記周辺回路及び記憶領域の検査を行うことを特徴とするものである。
【００１７】
また、本発明の不揮発性半導体記憶装置の検査方法は、不揮発性の記憶領域、及び書き込み・消去電圧発生回路を含んで構成される上記不揮発性記憶領域の周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを、１チップ上に有する不揮発性半導体記憶装置の検査方法に於いて、
チップ外部よりの制御信号により上記制御回路を非活性とする手段及び、上記制御バスをチップ外部に取り出すための外部端子を半導体記憶装置に設け、
上記制御信号により、上記制御回路を非活性とし、上記外部端子に、テストプログラムを格納するメモリを内蔵する又は該メモリが外付けされる検査用マイクロコンピュータを接続して、上記周辺回路及び記憶領域の検査を行うことを特徴とするものである。
【００１８】
更に、上記制御信号が、上記テストプログラムの実行に基づいて上記検査用マイクロコンピュータより出力されることを特徴とするものである。
【００１９】
また、本発明の不揮発性半導体記憶装置の検査方法は、不揮発性の記憶領域、及び書き込み・消去電圧発生回路を含んで構成される上記不揮発性記憶領域の周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを有する不揮発性半導体記憶装置の検査方法に於いて、
上記制御回路を非活性とし、上記制御バスに、検査装置又は、テストプログラムを格納するメモリを内蔵する若しくは該メモリが外付けされる検査用マイクロコンピュータを、検査内容に応じて、検査時間の短い方を、選択的に接続して、上記周辺回路及び記憶領域の検査を行うことを特徴とするものである。
【００２０】
更に、上記検査装置及び検査用マイクロコンピュータと、上記制御バスとの間に、切り換え回路を有し、上記検査装置または検査用マイクロコンピュータより出力される切り換え制御信号により、上記検査装置又は検査用マイクロコンピュータが選択的に上記制御バスと接続されることを特徴とするものである。
【００２１】
すなわち、本発明に係る検査手法は、あらかじめチップ外部に検査用マイコン（マイクロコンピュータ）、又は検査用マイコン＋ＲＡＭ、若しくは検査用マイコン＋ＲＯＭを設け、被測定デバイスである不揮発性半導体記憶装置の制御バスを外部端子に接続し、検査用マイコンが内部のＲＡＭ／ＲＯＭ、又は外部ＲＡＭ／ＲＯＭ内にあらかじめ格納してあるテストプログラムに基づき、前記不揮発性の記憶領域の動作に必要な周辺回路を高速に制御することにより、周辺回路の検査を行ない、また間接的に記憶領域の検査を行なうことを特徴とする。
【００２２】
また、上記本発明に係る検査手法と検査装置による検査手法の双方を実現できる手段を用意し、検査内容により検査手法を選択することにより検査時間の最適化を計ることを特徴とする。
【００２３】
本発明の検査手法によれば、被測定デバイスの制御をあらかじめ別途用意した外部マイコンにて行なうので、一般的な検査装置に比べ高速に制御することができ検査時間の短縮を計ることができる。
【００２４】
また、検査に用いるマイコンならびにＲＡＭもしくはＲＯＭの費用は、検査装置の処理速度を上げることに比べると非常に安価にすることが可能である。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２６】
図１は、被測定デバイスであるフラッシュメモリＩＣ１１の検査を外部マイコン１６にて行なう場合である。
【００２７】
図中の周辺回路１３とは、図９に示す書き込み・消去電圧発生回路、行および列デコーダ、センスアンプ、アドレスレジスタ、入出力バッファの全体を意味する。１２はフラッシュメモリセルアレイである。
【００２８】
検査用マイコン１６の内部記憶領域（ＲＡＭもしくはＲＯＭ）１７にはあらかじめテストプログラムを格納しておく。検査は以下のようにして行なう。検査用マイコン１６が内部のＲＡＭもしくはＲＯＭに記憶されているテストプログラムに基づき検査を開始すると、まず出力信号であるＤＳをオンにしてフラッシュメモリ内部のステートマシーン（制御回路）１４をディセーブル（非活性）にする。このときステートマシーン１４とフラッシュ制御バス１５は完全に切り離される。次に、ステートマシーン１４とフラッシュ制御バス１５が完全に切り離されるのを確認した後、検査用マイコン１６はフラッシュ制御バス１５を介してフラッシュメモリの動作に必要な周辺回路１３を制御し検査を実行する。本発明による検査時間は検査用マイコン１６の処理速度による為、被測定デバイスの動作速度と等しい、セルフテスト並の速さが期待できる。
【００２９】
なお、フラッシュ制御バスを外部に引き出すための具体的構成としては、例えば、前記図１０に示す構成を採用することができる。
【００３０】
周辺回路の具体的な検査内容としてはアドレスレジスタの書き込みチェック、書き込み・消去電圧発生回路が所望の電圧を発生しているかどうかのチェック、ならびに行および列デコーダ、センスアンプ、入出力バッファの動作チェック等がある。さらに周辺回路の検査をすることにより、フラッシュアレイ領域に対して間接的に検査を行なうことが可能である。例としては、全メモリセルに対し書き込みおよび消去が正常に行なえるかどうかの検査、また前記メモリセルが書き換え補償回数、補償期間を満足しうるかどうか等の信頼性に関する検査が挙げられる。
【００３１】
検査結果を知る方法としては、テストプログラムが最後までフェイルなしに実行された時はパスフラグを、途中で失敗した時はフェイルフラグを、マイコンのＩ／Ｏポートに出力してやれば良い。
【００３２】
また、図２は、図１の構成図にさらにテストプログラム格納用として別途外部ＲＡＭを追加した場合を示す。
【００３３】
すなわち、図１の構成に於いては、テストプログラムを格納するＲＡＭもしくはＲＯＭがマイコン１６に内蔵されるのに対して、図２の構成に於いては、テストプログラムを格納するＲＡＭ２１がマイコン１６に外付けされているものである。その他の構成は図１と同一である。動作原理は上記と同様である。
【００３４】
さらに、図３は、図２の外部ＲＡＭがＲＯＭに置き換わった場合であり、動作原理は上記と同様である。
【００３５】
すなわち、図２の構成に於けるテストプログラム格納用ＲＡＭ２１に代えて、テストプログラム格納用ＲＯＭ３１がマイコン１６に外付けされているものである。
【００３６】
図４は、図１に示した本発明である検査用マイコンにて検査する手法と、従来の検査装置にて検査する手法の双方を実現し、検査内容により検査手法を選択することにより検査時間の最適化を計ることを可能とする実施形態の構成図である。
【００３７】
検査装置４６及び検査用マイコン４７の内部には、それぞれの装置にて行なう検査のテストプログラムを格納しておく。マイコン側のテストプログラムは内蔵のＲＡＭもしくはＲＯＭ４８に格納されている。被測定デバイスであるフラッシュメモリＩＣ４１の構成は、図１等と同様であり、フラッシュメモリセルアレイ４２、周辺回路４３、ステートマシーン（制御回路）４４及び制御バス４５を有する。
【００３８】
この場合の動作を以下に示す。検査装置４６が内部のＲＡＭもしくはＲＯＭに記憶されているテストプログラムに基づき検査を開始すると、まず出力信号であるＤＳをオンにしてフラッシュメモリ内部のステートマシーン４４をディセーブル（非活性）にする。このときステートマシーン４４とフラッシュ制御バス４５が完全に切り離されるのを確認する。その上で検査装置４６は、最初に行なわれる検査が検査装置により行なわれる項目か、検査用マイコンにて行なわれる項目かを判断する。検査装置が検査を行なう場合にはＥＮ信号はオフとなる。この信号は検査用マイコン４７とフラッシュ制御バスの切り換え回路４９に入力され、ＥＮ信号がオフの時、検査用マイコン４７はディセーブルとなり、フラッシュ制御バス切り換え回路４９は検査装置側と接続する。その後、フラッシュ制御バスを介してフラッシュメモリを制御し検査を行なう。また、検査用マイコン４７が検査を行なう場合にはＥＮ信号はオンとなり、検査用マイコン４７がイネーブルになり検査を開始する。また、ＥＮ信号がオンとなることにより、フラッシュ制御バス切り換え回路４９は検査用マイコン側と接続する。検査用マイコン４７による検査結果は専用または他の入出力バスと兼用のＩ／Ｏポートから出力され、検査装置４６が判定する。検査結果を検査装置４６が受け取ると検査装置４６は次のテストプログラムを実行する。そして、その検査が検査装置４６により行なわれるか検査用マイコン４７により行なわれるかを判断する。その後の動作は前記に述べた通りである。
【００３９】
検査装置と検査用マイコンのどちらかによって検査を行なうかは、基本的にその検査時間の短い方で行なえば良いが、一例として、現時点において検査装置にて実施した方が好ましい検査内容としては、書き込み、消去および読み出し等の時間を測定する検査、動作時および待機時の消費電流やピンリーク等の電流値を測定する検査などが挙げられる。これは、一般的にマイコンはアナログ値の判定は不得意なためである。
【００４０】
また、検査用マイコンにて実施した方が好ましい検査内容としては、前記周辺回路に関する検査が挙げられる。これは、前記に述べたように検査装置で行なうよりも高速に検査が行なえるためである。
なお、ここでは検査装置４６が検査用マイコン４７を制御してフラッシュメモリ４１の一連の検査を行なう方法について述べたが、これが逆の場合についても検査が行なえるのは明白である。
【００４１】
すなわち、検査用マイコンが検査装置を制御して検査を行う構成とすることも可能であることは明白である。この場合、上記ＤＳ信号及びＥＮ信号はマイコン側より出力され、また、検査装置による検査結果はマイコン側に入力される。
【００４２】
また、図５は、図４の構成図にさらにテストプログラム格納用として別途外部ＲＡＭを追加した場合を示す。
【００４３】
すなわち、図４の構成に於いては、テストプログラムを格納するＲＡＭもしくはＲＯＭがマイコン４７に内蔵されているのに対して、図５の構成に於いては、テストプログラムを格納するＲＡＭ５１がマイコン４７に外付けされているものである。その他の構成は図４と同一である。動作原理は上記と同様である。
【００４４】
さらに、図６は、図５の外部ＲＡＭがＲＯＭに置き換わった場合であり、動作原理は上記と同様である。
【００４５】
すなわち、図５の構成に於けるテストプログラム格納用ＲＡＭ５１に代えて、テストプログラム格納用ＲＯＭ６１がマイコン４７に外付けされているものである。
【００４６】
なお、以上に於いては、一例としてフラッシュメモリの場合について説明したが、制御回路がオンチップにあるなしにかかわらず制御回路により制御される不揮発性メモリにおいて本発明が応用できることは明白である。
【００４７】
【発明の効果】
以上詳細に説明したように、本発明によれば、極めて有用な不揮発性半導体記憶装置の検査方法を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第一の実施形態の構成図である。
【図２】本発明の第二の実施形態の構成図である。
【図３】本発明の第三の実施形態の構成図である。
【図４】本発明の第四の実施形態の構成図である。
【図５】本発明の第五の実施形態の構成図である。
【図６】本発明の第六の実施形態の構成図である。
【図７】フラッシュメモリセルの構成図である。
【図８】フラッシュメモリセルのブロック構成を示す図である。
【図９】フラッシュメモリの構成図である。
【図１０】フラッシュ制御バスを外部に取り出す方法の一例を示す構成図である。
【図１１】従来の不揮発性メモリの検査方法の一例を示す構成図である。
【符号の説明】
１１ フラッシュメモリＩＣ
１２ フラッシュメモリセルアレイ
１３ 周辺回路
１４ ステートマシーン
１５ 制御バス
１６ 検査用マイコン
１７ 内蔵ＲＡＭ（ＲＯＭ）
２１ 外付けＲＡＭ
３１ 外付けＲＯＭ
４１ フラッシュメモリＩＣ
４２ フラッシュメモリセルアレイ
４３ 周辺回路
４４ ステートマシーン
４５ 制御バス
４６ 検査装置
４７ 検査用マイコン
４８ 内蔵ＲＡＭ（ＲＯＭ）
４９ 切り換え回路
５１ 外付けＲＡＭ
６１ 外付けＲＯＭ
Claims (1)
- 不揮発性の記憶領域、及び書き込み・消去電圧発生回路を含んで構成される上記不揮発性の記憶領域の周辺回路と、該周辺回路を介して上記記憶領域の書き込み・消去を制御する制御回路と、上記制御回路と上記周辺回路とを接続する制御バスとを有する不揮発性半導体記憶装置の検査方法に於いて、
上記制御回路を非活性とし、上記制御バスに、検査装置又は、テストプログラムを格納するメモリを内蔵する若しくは該メモリが外付けされる検査用マイクロコンピュータを、検査内容に応じて、検査時間の短い方を、選択的に接続して、上記周辺回路及び記憶領域の検査を行う構成であって、
上記検査装置及び上記検査用マイクロコンピュータと、上記制御バスとの間に、切り換え回路が設けられて、上記検査装置または上記検査用マイクロコンピュータから出力される切り換え制御信号により、上記検査装置又は上記検査用マイクロコンピュータが選択的に上記制御バスと接続されることを特徴とする不揮発性半導体記憶装置の検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10542296A JP3791956B2 (ja) | 1996-04-25 | 1996-04-25 | 不揮発性半導体記憶装置の検査方法 |
| US08/838,984 US5771191A (en) | 1996-04-25 | 1997-04-23 | Method and system for inspecting semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10542296A JP3791956B2 (ja) | 1996-04-25 | 1996-04-25 | 不揮発性半導体記憶装置の検査方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002202439A Division JP2003109397A (ja) | 2002-07-11 | 2002-07-11 | 不揮発性半導体記憶装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293397A JPH09293397A (ja) | 1997-11-11 |
| JP3791956B2 true JP3791956B2 (ja) | 2006-06-28 |
Family
ID=14407170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10542296A Expired - Fee Related JP3791956B2 (ja) | 1996-04-25 | 1996-04-25 | 不揮発性半導体記憶装置の検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5771191A (ja) |
| JP (1) | JP3791956B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920515A (en) * | 1997-09-26 | 1999-07-06 | Advanced Micro Devices, Inc. | Register-based redundancy circuit and method for built-in self-repair in a semiconductor memory device |
| JPH11160383A (ja) * | 1997-12-02 | 1999-06-18 | Fujitsu Ltd | 端子の接続認識装置および接続認識方法 |
| JP2000181898A (ja) * | 1998-12-14 | 2000-06-30 | Nec Corp | フラッシュメモリ搭載型シングルチップマイクロコンピュータ |
| JP2001176294A (ja) | 1999-12-17 | 2001-06-29 | Hitachi Ltd | メモリチップのテスト方法、製造方法およびテスト装置、メモリモジュールのテスト方法、製造方法およびテスト装置、ならびにコンピュータの製造方法 |
| JP2002023968A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | 半導体記憶装置の制御装置およびフラッシュメモリストレージシステム |
| US8341371B2 (en) * | 2005-01-31 | 2012-12-25 | Sandisk Il Ltd | Method of managing copy operations in flash memories |
| TWI398649B (zh) * | 2009-02-11 | 2013-06-11 | King Yuan Electronics Co Ltd | Semiconductor test system with self - test for electrical channel |
| TWI394966B (zh) * | 2009-02-11 | 2013-05-01 | King Yuan Electronics Co Ltd | A semiconductor test system with self - test for the electrical channel of the probe seat |
| JP5516296B2 (ja) * | 2010-09-30 | 2014-06-11 | 富士通株式会社 | 不揮発性メモリユニット |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371748A (en) * | 1993-03-26 | 1994-12-06 | Vlsi Technology, Inc. | Technique and apparatus for testing an electrically programmable ROM embedded among other digital circuitry on an IC chip |
| US5627838A (en) * | 1993-09-30 | 1997-05-06 | Macronix International Co., Ltd. | Automatic test circuitry with non-volatile status write |
| JPH0863444A (ja) * | 1994-08-22 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ及びｅｅｐｒｏｍ内蔵マイクロコンピュータの製造方法 |
| US5689635A (en) * | 1995-12-27 | 1997-11-18 | Sgs-Thomson Microelectronics, Inc. | Microprocessor memory test circuit and method |
-
1996
- 1996-04-25 JP JP10542296A patent/JP3791956B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-23 US US08/838,984 patent/US5771191A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09293397A (ja) | 1997-11-11 |
| US5771191A (en) | 1998-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930188A (en) | Memory circuit for performing threshold voltage tests on cells of a memory array | |
| US6421286B1 (en) | Semiconductor integrated circuit device capable of self-analyzing redundancy replacement adapting to capacities of plural memory circuits integrated therein | |
| US6538929B2 (en) | Semiconductor integrated circuit device, memory module and storage device | |
| US6341090B1 (en) | Method for repairing semiconductor integrated circuit device | |
| US5661690A (en) | Circuit and method for performing tests on memory array cells using external sense amplifier reference current | |
| US5638331A (en) | Burn-in test circuit and method in semiconductor memory device | |
| US8208303B2 (en) | Semiconductor memory device having memory block configuration | |
| JPH0451919B2 (ja) | ||
| JP3791956B2 (ja) | 不揮発性半導体記憶装置の検査方法 | |
| JP3821697B2 (ja) | 半導体集積回路装置のベリファイ方法および半導体集積回路装置 | |
| US6751139B2 (en) | Integrated circuit reset circuitry | |
| JPH10125100A (ja) | 不揮発性半導体メモリ | |
| JP2003109397A (ja) | 不揮発性半導体記憶装置の検査方法 | |
| KR19980042664A (ko) | 소거 기능의 테스트용 테스트 회로를 가진 비휘발성 반도체메모리 | |
| JP2004239760A (ja) | 半導体メモリのセルフイレース・ライト装置および半導体メモリのセルフバーンインテスト方法 | |
| JP4121594B2 (ja) | 不揮発メモリ内蔵マイクロコンピュータ | |
| JP2000173294A (ja) | 半導体記憶装置の検査方法および検査装置 | |
| JP3594218B2 (ja) | 不揮発性半導体記憶装置、及びそのテスト方法 | |
| JP2000215699A (ja) | 不揮発性半導体メモリ | |
| JP2003203500A (ja) | 半導体記憶装置と検査ボード及び検査方法 | |
| JPH0845300A (ja) | 半導体記憶装置及びその試験方法 | |
| JPH09304479A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |