TWI394966B - A semiconductor test system with self - test for the electrical channel of the probe seat - Google Patents

Description

具探針座電性通道自我檢測之半導體測試系統

本發明係關於一種具探針座電性通道自我檢測之半導體測試系統，尤指一種適用於積體電路封裝測試設備之檢測系統。

半導體的封裝測試產業中，測試的機台設備佔有絕對重要的角色。其中，設備機台的故障或異常往往會造成相當大的成本損失。況且，在很多情況下故障或異常的發生，機台或設備本身並不會主動通報或告知，並且也難以回朔故障或異常的起始點，常常導致嚴重的回收事件，其不僅損失無謂的成本更影響商譽。

其中，探針是直接與待測晶片、或晶圓等接觸測試，當探針取得測試參數後再透過測試載板上的電性通道回傳。因為探針座上的探針、或電性通道數量多達數百，故檢測其電性參數確實有其困難之處。再且，探針、及電性通道又其扮演相當重要之角色，倘若其中有損壞或異常，如非預期的開路、短路或甚至有漏電等情況發生，便有可能影響整體的測試品質、或結果。

雖然，全球各大半導體測試設備的廠商均各自擁有其機台自我檢測的技術，惟其均為設備整體的檢測，其中包括機台各部零件、各子系統等逐一檢測，其往往耗費相當多的時間及人力。以目前現有技術而言仍未見有可快速、有效檢測、並且可適用於所有廠商所生產之設備的檢測探針座電性通道的系統或方法。

本發明為一種具探針座電性通道自我檢測之半導體測試系統，包括：一測試頭、一迴路電路板、複數個參數檢出單元、及一自測控制器。其中，測試頭包括有一測試載板、及一探針座。而測試載板包括有複數電源通道、複數傳輸通道、及複數驅動通道。探針座組設於測試載板上，探針座包括有複數個電源探針、複數個傳輸探針、及複數個驅動探針。其中，複數個電源探針分別電性連接至複數電源通道，複數個傳輸探針分別電性連接至複數傳輸通道，複數個驅動探針分別電性連接至複數驅動通道。

再者，迴路電路板佈設有複數個電源接點、複數個傳輸接點、複數個驅動接點、及複數個接地端點。其中，上述探針座之複數電源探針分別對應電性接觸複數電源接點，複數電源接點分別透過複數個電阻元件與複數接地端點電性連接。複數傳輸探針分別對應電性接觸複數傳輸接點。又，每二傳輸接點之間係透過一傳輸導線兩兩電性連接。此外，複數驅動探針分別對應電性接觸複數驅動接點，且每二驅動接點之間係透過一驅動導線兩兩電性連接。

再且，複數個參數檢出單元，分別電性連接至測試載板之複數電源通道、複數傳輸通道、及複數驅動通道。而自測控制器分別電性連接至測試載板之複數電源通道、複數傳輸通道、複數驅動通道、及複數個參數檢出單元。其中，自測控制器分別輸入不同之檢測訊號至每一電源通道、每一傳輸通道、及每一驅動通道。而複數個參數檢出單元分別檢測每一電源通道、每一傳輸通道、及每一驅動通道因接收上述檢測訊號後所對應產生之回應訊號並將其輸出。因此，本發明俾能檢測待測晶圓作業之前，先自我檢測探針座之各電性通道及探針之開路或短路狀態是否正常，或是否有漏電的情況發生。

較佳的是，本發明可更包括有一記憶體以電性連接至自測控制器，且記憶體內更儲存有一組合格參數。其中，自測控制器擷取回應訊號並與記憶體內之合格參數比對不符合時，便輸出對應之警示訊號。當然，若比對結果為符合的情況下，亦可輸出一正常訊號。而警示訊號可以是一聲光電之警示訊號，也可以是一比對結果旗標。同樣地，本發明之自測控制器亦可擷取回應訊號並透過顯示器顯示回應訊號，亦即不經過判斷而直接顯示回應訊號。

然而，本發明可更包括有一警示器電連接於自測控制器，而自測控制器更透過警示器以輸出對應之警示訊號。警示器可為一顯示器、蜂鳴器、震動器、或其他可發出任何聲光電之警示裝置均可。故本發明可提供自主檢測判斷並輸出通報之功能。

此外，本發明之合格參數可包括有一第一合格電阻範圍、及一第二合格電阻範圍，第一合格電阻範圍係對應於電阻元件之允收範圍，第二合格電阻範圍係對應於半導體測試系統之系統阻抗之允收範圍。而檢測訊號包括有一第一檢測電壓、及一第二檢測電壓組。其中，自測控制器控制輸入第一檢測電壓至每一電源通道，且複數個參數檢出單元分別量測每一電源通道因接收上述第一檢測電壓所產生之回應電流並經自測控制器運算產生一第一檢測電阻。又，自測控制器將第一檢測電阻與記憶體之第一合格電阻範圍進行比對。另外，自測控制器控制輸入第二檢測電壓組至複數傳輸通道、及複數驅動通道。而複數個參數檢出單元分別量測每一傳輸通道、及每一驅動通道因接收上述第二檢測電壓組所產生之回應電流並自測控制器運算產生一第二檢測電阻。又，自測控制器將第二檢測電阻與記憶體之第二合格電流電阻進行比對。

其中，本發明之第二檢測電壓組可更包括有二不同測試電壓。而自測控制器控制分別輸入二不同測試電壓至其中二特定傳輸通道。其中，二特定傳輸通道係分別電性連接至二特定傳輸探針，二特定傳輸探針是指對應至迴路電路板上有以傳輸導線電性連接的其中二傳輸接點。又，複數個參數檢出單元分別量測二傳輸通道因接收二不同測試電壓所產生之回應電流，並經自測控制器運算產生一第二檢測電阻。自測控制器將第二檢測電阻與記憶體之第二合格電阻範圍進行比對。

另外，本發明之第二檢測電壓組可更包括有二不同測試電壓。而自測控制器控制分別輸入二不同測試電壓至其中二特定驅動通道。其中，二特定驅動通道係分別電性連接至二特定驅動探針，二特定驅動探針是指對應至迴路電路板上有以傳輸導線電性連接的其中二驅動接點。又，複數個參數檢出單元分別量測二驅動通道因接收二不同測試電壓所產生之回應電流，並經自測控制器運算產生一第二檢測電阻。自測控制器將第二檢測電阻與記憶體之第二合格電阻範圍進行比對。

同時，本發明可更包括有一記憶體以電性連接至自測控制器，而自測控制器更擷取回應訊號儲存於記憶體內，其主要用以紀錄檢測結果。此外，本發明可更包括有一中央伺服器，其係透過一網路與該自測控制器電性連接。同樣地，自測控制器可更擷取回應訊號並透過網路儲存於中央伺服器內，中央伺服器主要用以紀錄及管理。據此，本發明可擴充至由中央伺服器進行多機台的管理及紀錄。

請同時參閱圖1、圖2、及圖3，圖1係本發明具探針座電性通道自我檢測之半導體測試系統一較佳實施例之半導體測試設備整體示意圖，圖2係本發明一較佳實施例之測試頭於a位置時之分解圖，圖3係本發明一較佳實施例之測試頭於b位置時與基座之立體圖。圖中顯示有一測試機台9，而測試機台9上方具有一測試頭3(Tester Head)，其包括有一測試載板31(Load Board)、一探針座32(Pogo Tower)、以及測試頭3內更插之複數測試電路板2(Pin Electronics Card,PE Card)。

請一併參閱圖4，圖4係本發明具探針座電性通道自我檢測之半導體測試系統一較佳實施例之系統架構圖。其中，測試載板31與複數測試電路板2電性連接，測試載板31包括有複數電源通道311(Power channel)、複數傳輸通道312(I/O Channel)、及複數驅動通道313(Drive Channel)。另外，探針座32組設於測試載板31上，探針座32包括有複數個電源探針321(Power Pin)、複數個傳輸探針322(I/O Pin)、及複數個驅動探針323(Drive Pin)，上述探針321,322,323分別用以提供測試所需電源、資料傳輸、及輸入特定訊號以驅動待測晶圓。其中，複數個電源探針321分別電性連接至複數電源通道311，複數個傳輸探針322分別電性連接至複數傳輸通道312，複數個驅動探針323分別電性連接至複數驅動通道313。

請參閱圖3、及圖5A，圖5A係本發明第一實施例之迴路電路板剖面示意圖。圖中顯示有基座8，且其上設有一承載台81，承載台81內凹設有一容置槽82，而容置槽82內放置有一迴路電路板1(Short Board)。而迴路電路板1上佈設有複數個電源接點11、複數個傳輸接點12、複數個驅動接點13、及複數個接地端點14。本系統運作時，測試頭3會往下蓋闔，探針座32上的複數個電源探針321、複數個傳輸探針322、及複數個驅動探針323則會接觸迴路電路板1而進行測試。

其中，上述探針座32之複數電源探針321分別對應電性接觸複數電源接點11，複數電源接點11分別透過複數個電阻元件111與複數接地端點14電性連接。本實施例中電阻元件111採用100歐姆之電阻。另外，複數傳輸探針322分別對應電性接觸複數傳輸接點12，且每二傳輸接點12之間係透過一傳輸導線112兩兩電性連接，複數驅動探針323分別對應電性接觸複數驅動接點13，每二驅動接點13之間係透過一驅動導線113兩兩電性連接。

請參閱圖5B、及圖5C，圖5B係本發明第二實施例之迴路電路板剖面示意圖，圖5C係本發明第三實施例之迴路電路板剖面示意圖。其中，迴路電路板1上之傳輸導線112、及驅動導線113亦可為於電路板印刷時以預先佈設於上表面之傳輸導線114、驅動導線115，如圖5B所示。此外，迴路電路板1上之傳輸導線112，及驅動導線113同樣可以為於電路板印刷時以預先佈設於下表面之傳輸導線116、驅動導線117，如圖5C所示。

再者，本實施例包括有一中央伺服器(圖中未示)係透過一網路與多台不同規格之測試機台(圖中未示)電性連接。其中，中央伺服器內儲存有對應於多台不同規格之測試機台之測試程式，並提供紀錄管理測試結果。當測試機台9欲進行電性通道自我檢測時，測試機台9僅需於任何目錄或特定目錄下輸入指令(如advan_t537x_rs_diagx)，測試機台9會自動至中央伺服器下載測試程式至機台內的特定目錄(如/export/home/asx/diag/td_537x_rs_check)，並自動執行之，且執行結果會同時儲存於機台內部、及中央伺服器內，以方便監控管理。

再請繼續參閱圖4，圖中複數個參數檢出單元21係組設於測試頭3內，且複數個參數檢出單元21又分別電性連接至測試載板31之複數電源通道311、複數傳輸通道312、及複數驅動通道313。於本實施例中，複數個參數檢出單元21係指複數個電流檢出單元，其主要用以檢測電流。此外，圖中另顯示有一自測控制器4，其分別電性連接至測試載板31之複數電源通道311、複數傳輸通道312、複數驅動通道313、及複數個參數檢出單元21。其中，自測控制器4分別輸入不同之檢測訊號E1,E2至每一電源通道311、每一傳輸通道312、及每一驅動通道313。而複數個參數檢出單元21分別檢測每一電源通道311、每一傳輸通道312、及每一驅動通道313因接收上述檢測訊號E1,E2後所對應產生之回應訊號R1,R2並將其輸出。

另外，記憶體5內儲存有一組合格參數50，自測控制器4擷取回應訊號R1,R2並與記憶體5內之組合格參數50比對不符合時，便輸出對應之警示訊號，如於警示器6在本實施例中係為一顯示器，故於顯示器中顯示比對結果不符合之電性通道標示為FAIL。若比對符合時，則輸出一正常訊號，於顯示器中該電性通道標示顯示為PASS。當然，警示訊號可以是一聲光電之警示訊號，如發出聲響、燈號、甚至震動，其也可以是一比對結果旗標。

請參閱圖6，圖6係本發明具探針座電性通道自我檢測之半導體測試系統一較佳實施例之整體流程圖。本實施例運作流程如下，首先自測控制器4至中央伺服器下載測試程式(步驟A)，接著自測控制器4自動執行測試程式(步驟B)。執行後，自測控制器4會分別輸入不同之檢測信號E1,E2至每一電源通道311、每一傳輸通道312、及每一驅動通道313(步驟C)。此時參數檢出單元21分別檢測每一電源通道311、每一傳輸通道312、每一驅動通道313因接收檢測訊號E1,E2後所對應產生之回應訊號R1,R2(步驟D)。然後，自測控制器4擷取回應訊號R1,R2並與記憶體5內之合格參數50比對(步驟E)。比對不符合則輸出警示訊號(FAIL)至顯示器，並儲存不合格旗標(步驟F)。若比對結果符合，輸出警示訊號(PASS)至顯示器，並儲存合格旗標(步驟G)。最後，自測控制器4判斷是否所有電性通道皆完成檢測(步驟H)，若尚未完成則重複步驟C，若已完成則結束測試程式。

請同時參閱圖4、及圖7，圖7係本發明具探針座電性通道自我檢測之半導體測試系統一較佳實施例之細部檢測流程圖。其中，圖中顯示合格參數50另包括有一第一合格電阻範圍51、及一第二合格電阻範圍52，第一合格電阻範圍51係對應於電阻元件111之允收範圍，第二合格電阻範圍52係對應於半導體測試系統的系統阻抗之允收範圍。而檢測訊號E1,E2係分別指一第一檢測電壓V1、及一第二檢測電壓組V2，且第二檢測電壓組V2更包括二不同測試電壓，其中一主電壓V21、及一副電壓V22。據此，本實施例用以檢測之詳細步驟如下，首先自測控制器4控制分別輸入第一檢測電壓V1至每一電源通道311、以及分別輸入第二檢測電壓組V2之主電壓V21、及副電壓V22至其中二特定傳輸通道312、及其中二特定驅動通道313(步驟C1)。

其中，上述二特定傳輸通道312係指複數傳輸通道312中兩兩成一組且分別電性連接至二特定傳輸探針322，而二特定傳輸探針322是指對應至迴路電路板1上有以傳輸導線112電性連接之其中二傳輸接點12。同樣，二特定驅動通道313係指複數驅動通道313中兩兩成一組且分別電性連接至二特定驅動探針323，而二特定驅動探針323是指對應至迴路電路板1上有以傳輸導線113電性連接之其中二驅動接點13。接著，自測控制器4又控制複數個參數檢出單元21分別量測每一電源通道311因接收上述第一檢測電壓V1所產生之回應電流RE1、以及控制複數個參數檢出單元21分別量測上述二特定傳輸通道312、及二特定驅動通道313因接收上述主電壓V21、及副電壓V22所產生之回應電流RE21,RE22。

再者，自測控制器4將擷取到之回應電流RE1,RE21,RE22經運算產生第一檢測電阻R11、及第二檢測電阻R12(步驟D1)。最後，自測控制器4再將經運算產生之第一檢測電阻R11、及第二檢測電阻R12分別與記憶體5之第一合格電阻範圍51、及第二合格電阻範圍52進行比對(步驟E1)。當然，比對後同樣會於顯示器中顯示異常之電性通道及正常電性通道，並紀錄儲存之。

其中，在本實施例中，輸入電源通道311之第一檢測電壓V1為1V(伏特)。因電源接點11係透過100歐姆之電阻元件111與接地端點14電性連接，故第一合格電阻範圍51設定為97Ω(歐姆)至103Ω(歐姆)。據此，若經運算產生之第一檢測電阻R11未介於97Ω(歐姆)至103Ω(歐姆)之間，即為異常。據此，其主要用以判斷包括測試載板31上之電源通道311、及探針座32上之電源探針321是否有非預期之開路、短路、或漏電之情況，

另外，在本實施例中，第二檢測電壓組V2之主電壓V21、及副電壓V22分別為1V(伏特)、及0V(伏特)，因半導體測試系統本身具有50Ω(歐姆)的系統阻抗存在，故本實施例之第二合格電阻範圍52設為47Ω(歐姆)至53Ω(歐姆)。同樣地，若經運算產生之第二檢測電阻R12未介於47Ω(歐姆)至53Ω(歐姆)之間，即為異常。據此，其主要用以判斷包括測試載板31上之傳輸探針322、驅動探針323、以及探針座32上之傳輸探針322、驅動探針323是否有非預期之開路、短路、或漏電之情況。當然，本發明亦可選擇式測試其中特定通道或全部通道測試，可完全依照不同需求而進行變更。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

1．．．迴路電路板

11．．．電源接點

111．．．電阻元件

112,114,116．．．傳輸導線

113,115,117．．．驅動導線

12．．．傳輸接點

13．．．驅動接點

14．．．接地端點

2．．．測試電路板

21．．．參數檢出單元

3．．．測試頭

31．．．測試載板

311．．．電源通道

312．．．傳輸通道

313．．．驅動通道

32．．．探針座

321．．．電源探針

322．．．傳輸探針

323．．．驅動探針

4．．．自測控制器

5．．．記憶體

50．．．合格參數

51．．．第一合格電阻範圍

52．．．第二合格電阻範圍

6．．．警示器

7．．．電源供應模組

8．．．基座

81．．．承載台

82．．．容置槽

9．．．測試機台

a,b,c．．．位置

E1,E2．．．檢測訊號

V1．．．第一檢測電壓

V2．．．第二檢測電壓組

V21．．．主電壓

V22．．．副電壓

R1,R2．．．回應訊號

RE1,RE21,RE22．．．回應電流

R11．．．第一檢測電阻

R12．．．第二檢測電阻

A,B,C,C1,D,D1,E,E1,F,G,H．．．步驟

圖1係本發明一較佳實施例之半導體測試設備整體示意圖。

圖2係本發明一較佳實施例之測試頭於a位置時之分解圖。

圖3係本發明一較佳實施例之測試頭於b位置時與基座之立體圖。

圖4係本發明一較佳實施例之系統架構圖。

圖5A係本發明第一實施例之迴路電路板剖面示意圖。

圖5B係本發明第二實施例之迴路電路板剖面示意圖。

圖5C係本發明第三實施例之迴路電路板剖面示意圖。

圖6係本發明一較佳實施例之整體流程圖。

圖7係本發明一較佳實施例之細部檢測流程圖。

1．．．迴路電路板

11．．．電源接點

111．．．電阻元件

112．．．傳輸導線

113．．．驅動導線

12．．．傳輸接點

13．．．驅動接點

14．．．接地端點

21．．．參數檢出單元

3．．．測試頭

31．．．測試載板

311．．．電源通道

312．．．傳輸通道

313．．．驅動通道

4．．．自測控制器

5．．．記憶體

50．．．合格參數

51．．．第一合格電阻範圍

52．．．第二合格電阻範圍

6．．．警示器

7．．．電源供應模組

E1,E2．．．檢測訊號

V1．．．第一檢測電壓

V2．．．第二檢測電壓組

V21．．．主電壓

V22．．．副電壓

R1,R2．．．回應訊號

RE1,RE21,RE22．．．回應電流

R11．．．第一檢測電阻

R12．．．第二檢測電阻

Claims (10)

1. 一種具探針座電性通道自我檢測之半導體測試系統，包括：一測試頭，包括有一測試載板、及一探針座，該測試載板包括有複數電源通道、複數傳輸通道、及複數驅動通道，該探針座組設於該測試載板上，該探針座包括有複數個電源探針、複數個傳輸探針、及複數個驅動探針，該複數個電源探針分別電性連接至該複數電源通道，該複數個傳輸探針分別電性連接至該複數傳輸通道，該複數個驅動探針分別電性連接至該複數驅動通道；一迴路電路板，佈設有複數個電源接點、複數個傳輸接點、複數個驅動接點、及複數個接地端點，其中，上述探針座之該複數電源探針分別對應電性接觸該複數電源接點，該複數電源接點分別透過複數個電阻元件與該複數接地端點電性連接，該複數傳輸探針分別對應電性接觸該複數傳輸接點，每二傳輸接點之間係透過一傳輸導線電性連接，該複數驅動探針分別對應電性接觸該複數驅動接點，每二驅動接點之間係透過一驅動導線電性連接；複數個參數檢出單元，分別電性連接至該測試載板之該複數電源通道、該複數傳輸通道、及該複數驅動通道；以及一自測控制器，分別電性連接至該測試載板之該複數電源通道、該複數傳輸通道、該複數驅動通道、及該複數個參數檢出單元，其中，該自測控制器分別輸入不同之檢測訊號至每一電源通道、每一傳輸通道、及每一驅動通道，該複數個參數檢出單元分別檢測每一該電源通道、每一該傳輸通道、及每一該驅動通道因接收上述檢測訊號後所對應產生之回應訊號並將其輸出。
2. 如申請專利範圍第1項所述具探針座電性通道自我檢測之半導體測試系統，其更包括有一記憶體以電性連接至該自測控制器，該記憶體內更儲存有一組合格參數，該自測控制器擷取該回應訊號並與該記憶體內之該組合格參數比對不符合時，便輸出對應之警示訊號。
3. 如申請專利範圍第2項所述具探針座電性通道自我檢測之半導體測試系統，其更包括有一警示器電連接於該自測控制器，該自測控制器更透過該警示器以輸出該對應之警示訊號。
4. 如申請專利範圍第3項所述具探針座電性通道自我檢測之半導體測試系統，其中，該警示器是指一顯示器。
5. 如申請專利範圍第2項所述具探針座電性通道自我檢測之半導體測試系統，其中，該組合格參數包括有一第一合格電阻範圍、及一第二合格電阻範圍，該第一合格電阻範圍係對應於該電阻元件之允收範圍，該第二合格電阻範圍係對應於該半導體測試系統的系統阻抗之允收範圍，該檢測訊號包括有一第一檢測電壓、及一第二檢測電壓組；其中，該自測控制器控制輸入該第一檢測電壓至每一電源通道，該複數個參數檢出單元分別量測每一電源通道因接收上述第一檢測電壓所產生之回應電流並經該自測控制器運算產生一第一檢測電阻，該自測控制器將該第一檢測電阻與該記憶體之該第一合格電阻範圍進行比對；其中，該自測控制器控制輸入該第二檢測電壓組至該複數傳輸通道、及該複數驅動通道，該複數個參數檢出單元分別量測每一傳輸通道、及每一驅動通道因接收上述第二檢測電壓組所產生之回應電流並經該自測控制器運算產生一第二檢測電阻，該自測控制器將該第二檢測電阻與該記憶體之該第二合格電阻範圍進行比對。
6. 如申請專利範圍第5項所述具探針座電性通道自我檢測之半導體測試系統，其中，該第二檢測電壓組更包括有二不同測試電壓；其中，該自測控制器控制分別輸入該二不同測試電壓至其中二特定傳輸通道，該二特定傳輸通道係分別電性連接至二特定傳輸探針，該二特定傳輸探針是指對應至該迴路電路板上有以該傳輸導線電性連接之其中二傳輸接點，該複數個參數檢出單元分別量測該二特定傳輸通道因接收該二不同測試電壓所產生之回應電流，並經該自測控制器運算產生一第二檢測電阻，該自測控制器將該第二檢測電阻與該記憶體之該第二合格電阻範圍進行比對，
7. 如申請專利範圍第5項所述具探針座電性通道自我檢測之半導體測試系統，其中，該第二檢測電壓組更包括有二不同測試電壓；其中，該自測控制器控制分別輸入該二不同測試電壓至其中二特定驅動通道，該二特定驅動通道係分別電性連接至二特定驅動探針，該二特定驅動探針是指對應至該迴路電路板上有以該傳輸導線電性連接之其中二驅動接點，該複數個參數檢出單元分別量測該二特定驅動通道因接收該二不同測試電壓所產生之回應電流，並經該自測控制器運算產生一第二檢測電阻，該自測控制器將該第二檢測電阻與該記憶體之該第二合格電阻範圍進行比對。
8. 如申請專利範圍第1項所述具探針座電性通道自我檢測之半導體測試系統，其更包括有一顯示器以電性連接至該自測控制器，該自測控制器更擷取該回應訊號並透過該顯示器顯示該回應訊號。
9. 如申請專利範圍第1項所述具探針座電性通道自我檢測之半導體測試系統，其更包括有一記憶體以電性連接至該自測控制器，該自測控制器更擷取該回應訊號儲存於該記憶體內。
10. 如申請專利範圍第1項所述具探針座電性通道自我檢測之半導體測試系統，其更包括有一中央伺服器係透過一網路與該自測控制器電性連接，其中，該自測控制器更擷取該回應訊號並透過該網路儲存於該中央伺服器內。