TWI398649B - Semiconductor test system with self - test for electrical channel - Google Patents

Description

具電性通道自我檢測之半導體測試系統

本發明係關於一種具電性通道自我檢測之半導體測試系統，尤指一種適用於積體電路封裝測試設備之檢測系統。

半導體的封裝測試產業中，測試的機台設備佔有絕對重要的角色。其中，設備機台的故障或異常往往會造成相當大的成本損失。況且，在很多情況下故障或異常的發生，機台或設備本身並不會主動通報或告知，並且也難以回朔故障或異常的起始點，常常導致嚴重的回收事件，其不僅損失無謂的成本更影響商譽。

其中，測試機台設備的電性通道主要負責提供探針之電源、資料傳輸、及驅動等用途。而探針則是直接與待測晶片、或晶圓等接觸測試，當探針取得測試參數後再透過電性通道回傳。因為電性通道數量多達數百至數千，且非為明顯實體肉眼可見，故檢測電性通道確實有其困難之處。再且，電性通道因其扮演相當重要之角色，倘若其中有一電性通道損壞或異常，如非預期的開路、短路或甚至有漏電等情況發生，便有可能影響整體的測試品質、或結果。

雖然，全球各大半導體測試設備的廠商均各自擁有其機台自我檢測的技術，惟其均為設備整體的檢測，其中包括機台各部零件、各子系統等逐一檢測，其往往耗費相當多的時間及人力。以目前現有技術而言仍未見有可快速、有效檢測、並且可適用於所有廠商所生產之設備的檢測電性通道的系統或方法。

本發明為一種具電性通道自我檢測之半導體測試系統，包括：一測試頭、複數個參數檢出單元、及一自測控制器。其中，測試頭內插設有複數測試電路板，而複數測試電路板又包括有複數電源通道、複數傳輸通道、及複數驅動通道。此外，複數個參數檢出單元是分別電性連接至複數測試電路板之複數電源通道、複數傳輸通道、及複數驅動通道。

其中，自測控制器是分別電性連接至複數測試電路板之複數電源通道、複數傳輸通道、複數驅動通道、及複數個參數檢出單元。又，自測控制器分別輸入不同之檢測訊號至每一電源通道、每一傳輸通道、及每一驅動通道。而複數個參數檢出單元則分別檢測每一電源通道、每一傳輸通道、及每一驅動通道因接收上述檢測訊號後所對應產生之回應訊號並將其輸出。因此，本發明俾能於檢測待測晶圓作業之前，先自我檢測各電性通道之開路或短路狀態是否正常，或是否有漏電的情況發生。

再者，本發明可更包括有一記憶體以電性連接至自測控制器，而記憶體內更儲存有一組合格參數。當自測控制器擷取回應訊號並與記憶體內之合格參數比對不符合時，便輸出對應之警示訊號。當然，若比對結果為符合的情況下，亦可輸出一正常訊號。而警示訊號可以是一聲光電之警示訊號，也可以是一比對結果旗標。同樣地，本發明之自測控制器亦可擷取回應訊號並透過顯示器顯示回應訊號，亦即不經過判斷而直接顯示回應訊號。

然而，本發明可更包括有一警示器電連接於自測控制器，而自測控制器更透過警示器以輸出對應之警示訊號。警示器可為一顯示器、蜂鳴器、震動器、或其他可發出任何聲光電之警示裝置均可。故本發明可提供自主檢測判斷並輸出通報之功能。

另外，本發明之合格參數可包括有一合格電流範圍、及一合格電壓範圍，而檢測訊號可包括有一檢測電壓、及一檢測電流。其中，當自測控制器控制輸入檢測電壓至每一電源通道，而複數個參數檢出單元分別量測每一電源通道因接收上述檢測電壓所產生之回應電流並與記憶體之合格電流範圍進行比對。據此可用以檢測每一電源通道是屬於開路狀態或短路狀態。

此外，本發明之自測控制器控制輸入檢測電流至每一傳輸通道、及每一驅動通道，而複數個參數檢出單元分別量測每一傳輸通道、及每一驅動通道因接收上述檢測電流所產生之回應電壓並與記憶體之合格電壓範圍進行比對。其中，輸入檢測電流係方便與檢測電壓進行區別，而並非以輸入檢測電流為限，其亦可同樣輸入檢測電壓並量測電流。用以檢測每一傳輸通道、及每一驅動通道是屬於開路狀態或短路狀態。

再且，本發明之合格參數範圍可更包括有另一合格電流範圍，而檢測訊號可更包括有另一檢測電壓。其中，自測控制器控制輸入另一檢測電壓至每一傳輸通道、及每一驅動通道，而複數個參數檢出單元分別量測每一傳輸通道、及每一驅動通道因接收上述檢測電壓所產生之回應電流並與記憶體之另一合格電流範圍進行比對。據此，本發明可用以檢測每一傳輸通道、及每一驅動通道是否有漏電情況之發生。

較佳的是，本發明之合格參數範圍可更包括有再一合格電流範圍，而檢測訊號可更包括有再一檢測電壓。其中，自測控制器控制輸入再一檢測電壓至每一傳輸通道、及每一驅動通道，而複數個參數檢出單元分別量測每一傳輸通道、及每一驅動通道因接收上述檢測電壓所產生之回應電流並與記憶體之再一合格電流範圍進行比對。據此，自測控制器控制輸入再一檢測電壓主要用以驗證漏電的情況。

同時，本發明可更包括有一記憶體以電性連接至自測控制器，而自測控制器更擷取回應訊號儲存於記憶體內，其主要用以紀錄檢測結果。此外，本發明可更包括有一中央伺服器，其係透過一網路與自測控制器電性連接。同樣地，自測控制器可更擷取回應訊號並透過網路儲存於中央伺服器內，中央伺服器主要用以紀錄及管理。據此，本發明可擴充至由中央伺服器進行多機台的管理及紀錄。

請同時參閱圖1、圖2、及圖3，圖1係本發明具電性通道自我檢測之半導體測試系統一較佳實施例之半導體測試設備整體示意圖，圖2係本發明一較佳實施例之測試頭於a位置時之分解圖，圖3係本發明一較佳實施例之測試頭於b位置時與基座之立體圖。圖中顯示有一測試機台1，而測試機台1上方具有一測試頭3(tester head)，而測試頭3內則插設有複數測試電路板2(Pin Electronics Card,PE Card)。測試頭3下表面組設有一測試載板31(Load Board)。而探針座32(Pogo Tower)組設於測試載板31上，探針座32上則佈設有複數根探針321(Pogo Pin)。

請一併參閱圖4，圖4係本發明具電性通道自我檢測之半導體測試系統一較佳實施例之系統架構圖。其中，複數測試電路板2具有複數電源通道21(Power channel)、複數傳輸通道22(I/O Channel)、及複數驅動通道23(Drive Channel)。其中，複數測試電路板2之每一電源通道21、每一傳輸通道22、及每一驅動通道23係透過測試載板31分別電性連接至探針座32上之探針321，分別藉由探針321以提供測試所需電源、資料傳輸、及輸入特定訊號以驅動待測晶圓。

據此，如圖3所示，圖中顯示有基座8，且其上設有一承載台81，承載台81內凹設有一容置槽82，而容置槽82內放置有一待測晶圓9。於機台正常運作時，測試頭3會往下蓋闔，探針座32上的複數根探針(Pogo Pin)則會接觸待測晶圓9而進行測試。當然，承載台81會進行三軸移動，進而帶動承載於其上方之待測晶圓9進行不同測試接點的詳細檢測。

再者，本實施例包括有一中央伺服器(圖中未示)係透過一網路與多台不同規格之測試機台(圖中未示)電性連接。其中，中央伺服器內儲存有對應於多台不同規格之測試機台之測試程式，並提供紀錄管理測試結果。當測試機台1欲進行電性通道自我檢測時，測試機台1僅需於任何目錄或特定目錄下輸入指令(如advan_contact_diag)，測試機台1會自動至中央伺服器下載測試程式至機台內的特定目錄(如/export/home/asx/diag/td_contact_check)，並自動執行之，且執行結果會同時儲存於機台內部、及中央伺服器內，以方便監控管理。

請繼續參閱圖4，圖中顯示複數測試電路板2具有複數個參數檢出單元24，其分別電性連接至複數測試電路板2之複數電源通道21、複數傳輸通道22、及複數驅動通道23。於本實施例中，複數個參數檢出單元24係指複數個電壓檢出單元、及複數個電流檢出單元，其主要用以檢測電壓、及電流。

此外，圖中另顯示有一自測控制器4，其分別電性連接至複數測試電路板2之複數電源通道21、複數傳輸通道22、複數驅動通道23、複數個參數檢出單元24、以及記憶體5、警示器6、及電源供應模組7。其中，自測控制器4分別輸入不同之檢測訊號E1,E2,E3至每一電源通道21、每一傳輸通道22、及每一驅動通道23。自測控制器4又控制複數個參數檢出單元24分別檢測每一電源通道21、每一傳輸通道22、及每一驅動通道23因接收上述檢測訊號E1,E2,E3後所對應產生之回應訊號R1,R2,R3並將其輸出。

另外，記憶體5內更儲存有一組合格參數50，自測控制器4擷取回應訊號R1,R2,R3並與記憶體5內之合格參數50比對。若比對不符合時，便輸出對應之警示訊號，如於警示器6在本實施例中係為一顯示器，故於顯示器中顯示比對結果不符合之電性通道標示為FAIL。若比對符合時，則輸出一正常訊號，於顯示器中該電性通道標示顯示為PASS。當然，警示訊號可以是一聲光電之警示訊號，如發出聲響、燈號、甚至震動，其也可以是一比對結果旗標。

請一併參閱圖5，圖5係本發明具電性通道自我檢測之半導體測試系統一較佳實施例之流程圖。本實施例運作流程如下，首先自測控制器4至中央伺服器下載測試程式(步驟A)，接著自測控制器4自動執行測試程式(步驟B)。執行後，自測控制器4會分別輸入不同之檢測信號E1,E2,E3至每一電源通道21、每一傳輸通道22、及每一驅動通道23(步驟C)。此時參數檢出單元24分別檢測每一電源通道21、每一傳輸通道22、每一驅動通道23因接收檢測訊號E1,E2,E3後所對應產生之回應訊號R1,R2,R3(步驟D)。然後，自測控制器4擷取回應訊號R1,R2,R3並與記憶體5內之合格參數50比對(步驟E)。比對不符合則輸出警示訊號(FAIL)至顯示器，並儲存不合格旗標(步驟F)。若比對結果符合，輸出警示訊號(PASS)至顯示器，並儲存合格旗標(步驟G)。最後，自測控制器4判斷是否所有電性通道皆完成檢測(步驟H)，若尚未完成則重複步驟C，若已完成則結束測試程式。

請同時參閱圖4、及圖6，圖6係本發明具電性通道自我檢測之半導體測試系統一較佳實施例檢測開路或短路之流程圖。其中，圖中顯示合格參數50另包括有一合格電流範圍51、及一合格電壓範圍52，而檢測訊號E1係分別指一檢測電壓E11、及一檢測電流E12。據此，本實施例用以檢測電性通道21,22,23之開路或短路的步驟如下，首先自測控制器4控制分別輸入檢測電壓E11至每一電源通道21、以及輸入檢測電流E12至每一傳輸通道22、及每一驅動通道23(步驟C1)。接著，自測控制器4又控制複數個參數檢出單元24分別量測每一電源通道21因接收上述檢測電壓E11所產生之回應電流R11、以及控制複數個參數檢出單元24分別量測每一傳輸通道22、及每一驅動通道23因接收上述檢測電流E12所產生之回應電壓R12(步驟D1)。最後，自測控制器4將量測到回應訊號R1亦即回應電流R11與回應電壓R12分別與記憶體5之合格電流範圍51、及合格電壓範圍52進行比對(步驟E1)。當然，比對後同樣會於顯示器中顯示異常之電性通道及正常電性通道，並紀錄儲存之。

其中，再本實施例中，輸入電源通道21之檢測電壓E11為5V(伏特)，而合格電流範圍51則預設為0A至900nA(奈安培，10^-9 A)。因每一電源通道21預設為短路(Short)，故量測到的回應電流R11正常值應約為0A至數百nA，若出現異常則會量測到數十至數百uA(微安培，10^-6 A)。另外，再本實施例中，輸入傳輸通道22、及驅動通道23之檢測電流E12為100uA，而合格電壓範圍52則預設為3V(clamp value)。因每一傳輸通道22、及每一驅動通道23預設為開路(OPEN)，故正常情況下量測到之回應電壓R12應介於合格電壓範圍52內，若超出則為異常。

請同時參閱圖4、及圖7，圖7係本發明具電性通道自我檢測之半導體測試系統一較佳實施例檢測漏電之流程圖。再者，本實施例亦具漏電檢測功能，其中記憶體5內之合格參數50包括有另一合格電流範圍53、及再一合格電流範圍54，而檢測訊號E2,E3係分別指另一檢測電壓E2、及再一檢測電壓E3。據此，本實施例用以檢測電性通道21,22,23之漏電與否的步驟如下，首先自測控制器4控制輸入另一檢測電壓E2至每一傳輸通道22、及每一驅動通道23(步驟C2)。接著，自測控制器4又控制複數個參數檢出單元24分別量測每一傳輸通道22、及每一驅動通道23因接收上述檢測電壓E2所產生之回應電流R2(步驟D2)。再來，自測控制器4將量測到的回應電流R2與記憶體5之另一合格電流範圍53進行比對(步驟E2)。

然後，本實施例再進行第二次的漏電檢測來進行驗證。其中，自測控制器4同樣控制輸入再一檢測電壓E3至每一傳輸通道22、及每一驅動通道23(步驟C3)。然後，複數個參數檢出單元24分別量測每一傳輸通道22、及每一驅動通道23因接收上述再一檢測電壓E3所產生之回應電流R3(步驟D3)。接著，自測控制器4將量測到回應電流R3與記憶體5之再一合格電流範圍54進行比對(步驟E3)。最後，比對驗證上述回應訊號R2,R3亦即回應電流R2,R3，便可準確得知是否有漏電情況。

其中，再本實施例的漏電檢測中，輸入的檢測電壓E2,E3分別為0V、及5V(伏特)，而合格電流範圍53,54則預設為0A至900nA(奈安培，10^-9 A)。正常情況下應不會有漏電的情況發生，故量測到的回應電流R2,R3正常值應約為數百nA，若出現異常則會量測到數十至數百uA(微安培，10^-6 A)。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

1．．．測試機台

2．．．測試電路板

21．．．電源通道

22．．．傳輸通道

23．．．驅動通道

24．．．參數檢出單元

3．．．測試頭

31．．．測試載板

32．．．探針座

321．．．探針

4．．．自測控制器

5．．．記憶體

50．．．合格參數

51,53,54．．．合格電流範圍

52．．．合格電壓範圍

6．．．警示器

7．．．電源供應模組

8．．．基座

9．．．待測晶圓

a,b,c．．．位置

E1,E2,E3．．．檢測訊號

E11．．．檢測電壓

E12．．．檢測電流

R1,R2,R3．．．回應訊號

R11．．．回應電流

R12．．．回應電壓

A,B,C,C1,C2,C3,D,D1,D2,D3,E,E1,E2,E3,F,G,H．．．步驟

圖1係本發明一較佳實施例之半導體測試設備整體示意圖。

圖2係本發明一較佳實施例之測試頭於a位置時之分解圖。

圖3係本發明一較佳實施例之測試頭於b位置時與基座之立體圖。

圖4係本發明一較佳實施例之系統架構圖。

圖5係本發明一較佳實施例之流程圖。

圖6係本發明一較佳實施例檢測開路或短路之流程圖。

圖7係本發明一較佳實施例檢測漏電之流程圖。

2．．．測試電路板

21．．．電源通道

22．．．傳輸通道

23．．．驅動通道

24．．．參數檢出單元

3．．．測試頭

4．．．自測控制器

5．．．記憶體

50．．．合格參數

52．．．合格電壓範圍

6．．．警示器

7．．．電源供應模組

E11．．．檢測電壓

E12．．．檢測電流

R11．．．回應電流

R1,R2,R3．．．回應訊號

R12．．．回應電壓

51,53,54．．．合格電流範圍

E1,E2,E3．．．檢測訊號

Claims (10)

1. 一種具電性通道自我檢測之半導體測試系統，包括：一測試頭，該測試頭內插設有複數測試電路板，該複數測試電路板包括有複數電源通道、複數傳輸通道、及複數驅動通道；複數個參數檢出單元，分別電性連接至該複數測試電路板之該複數電源通道、該複數傳輸通道、及該複數驅動通道；以及一自測控制器，分別電性連接至該複數測試電路板之該複數電源通道、該複數傳輸通道、該複數驅動通道、及該複數個參數檢出單元，其中，該自測控制器分別輸入不同之檢測訊號至每一電源通道、每一傳輸通道、及每一驅動通道，該複數個參數檢出單元分別檢測每一電源通道、每一傳輸通道、及每一驅動通道因接收上述檢測訊號後所對應產生之回應訊號並將其輸出。
2. 如申請專利範圍第1項所述具電性通道自我檢測之半導體測試系統，其更包括有一記憶體以電性連接至該自測控制器，該記憶體內更儲存有一組合格參數，該自測控制器擷取該回應訊號並與該記憶體內之該組合格參數比對不符合時，便輸出對應之警示訊號。
3. 如申請專利範圍第2項所述具電性通道自我檢測之半導體測試系統，其更包括有一警示器電連接於該自測控制器，該自測控制器更透過該警示器以輸出該對應之警示訊號。
4. 如申請專利範圍第3項所述具電性通道自我檢測之半導體測試系統，其中，該警示器是指一顯示器。
5. 如申請專利範圍第2項所述具電性通道自我檢測之半導體測試系統，其中，該組合格參數包括有一合格電流範圍、及一合格電壓範圍，該檢測訊號包括有一檢測電壓、及一檢測電流；其中，該自測控制器控制輸入該檢測電壓至每一電源通道，該複數個參數檢出單元分別量測每一電源通道因接收上述檢測電壓所產生之回應電流並與該記憶體之該合格電流範圍進行比對；該自測控制器控制輸入該檢測電流至每一傳輸通道、及每一驅動通道，該複數個參數檢出單元分別量測每一傳輸通道、及每一驅動通道因接收上述檢測電流所產生之回應電壓並與該記憶體之該合格電壓範圍進行比對。
6. 如申請專利範圍第2項所述具電性通道自我檢測之半導體測試系統，其中，該組合格參數範圍更包括有另一合格電流範圍，該檢測訊號更包括有另一檢測電壓；其中，該自測控制器控制輸入該另一檢測電壓至每一傳輸通道、及每一驅動通道，該複數個參數檢出單元分別量測該每一傳輸通道、及每一驅動通道因接收上述另一檢測電壓所產生之回應電流並與該記憶體之該另一合格電流範圍進行比對。
7. 如申請專利範圍第6項所述具電性通道自我檢測之半導體測試系統，其中，該組合格參數範圍更包括有再一合格電流範圍，該檢測訊號更包括有再一檢測電壓；其中，該自測控制器控制輸入該再一檢測電壓至每一傳輸通道、及每一驅動通道，該複數個參數檢出單元分別量測該每一傳輸通道、及該每一驅動通道因接收上述檢測電壓所產生之回應電流並與該記憶體之該再一合格電流範圍進行比對。
8. 如申請專利範圍第1項所述具電性通道自我檢測之半導體測試系統，其更包括有一顯示器以電性連接至該自測控制器，該自測控制器更擷取該回應訊號並透過該顯示器顯示該回應訊號。
9. 如申請專利範圍第1項所述具電性通道自我檢測之半導體測試系統，其更包括有一記憶體以電性連接至該自測控制器，該自測控制器更擷取該回應訊號儲存於該記憶體內。
10. 如申請專利範圍第1項所述具電性通道自我檢測之半導體測試系統，其更包括有一中央伺服器係透過一網路與該自測控制器電性連接，其中，該自測控制器更擷取該回應訊號並透過該網路儲存於該中央伺服器內。