JP2010185862A - 電気チャネル自己検査式半導体試験システム - Google Patents

電気チャネル自己検査式半導体試験システム Download PDF

Info

Publication number
JP2010185862A
JP2010185862A JP2009082416A JP2009082416A JP2010185862A JP 2010185862 A JP2010185862 A JP 2010185862A JP 2009082416 A JP2009082416 A JP 2009082416A JP 2009082416 A JP2009082416 A JP 2009082416A JP 2010185862 A JP2010185862 A JP 2010185862A
Authority
JP
Japan
Prior art keywords
test
self
channel
channels
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009082416A
Other languages
English (en)
Other versions
JP5015188B2 (ja
Inventor
Chung Lung Chang
張清龍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
King Yuan Electronics Co Ltd
Original Assignee
King Yuan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by King Yuan Electronics Co Ltd filed Critical King Yuan Electronics Co Ltd
Publication of JP2010185862A publication Critical patent/JP2010185862A/ja
Application granted granted Critical
Publication of JP5015188B2 publication Critical patent/JP5015188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass

Abstract

【課題】電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本電気チャネル自己検査式半導体試験システムは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、それは複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。自己検査コントローラが異なる検査信号を各電源チャネル、伝送チャネル、及び駆動チャネルにそれぞれ入力し、さらに複数のパラメータ検出ユニットにより各電源チャネル、伝送チャネル、及び駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルのオープンループ或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。
【選択図】図4

Description

本発明は電気チャネル自己検査式半導体試験システムに係り、特に集積回路パッケージ試験設備に適用される検査システムに関する。
半導体のパッケージ試験産業中、試験設備機器は絶対の重要な役割を果たす。そのうち、設備機器の故障或いは異常は往々にして相当に大きなコスト損失をもたらす。さらに、多くの状況で故障或いは異常が発生しても、機械設備自身は主動的に通報或いは告知できず、故障或いは異常の開始点をさかのぼることも難しく、常々厳重なリコール事件をもたらし、それはコストのみならず取り返しのつかない商業上の信用も失わせる。
試験設備機器の電気チャネルはポゴピンの電源、データ伝送及び駆動等の用途を請け負う。ポゴピンは直接チップ、或いはウエハー等と接触して試験し、ポゴピンにより試験パラメータを取得した後、さらに電気チャネルを通してそれを伝送する。電気チャネルの数量は数百から数千にも達し、且つ肉眼で明らかには見えないため、電気チャネルの検査は困難な点を有している。さらに、電気チャネルは相当に重要な役割を果たすため、そのうち一つの電気チャネルに損壊或いは異常が発生しても、予期せぬ開路、短絡或いは漏電等の状況が発生して全体の試験品質或いは結果に影響が生じ得る。
しかし、世界の大きな半導体試験設備のメーカーは各自がその機械の自己検査の技術を有しているが、それはいずれも設備全体の検査を行うものであり、機械各部の部品、各サブシステム等を逐一検査するために、往々にして相当な時間と手間がかかる。既存の技術には、速やかで有効な検査を行えるものはなく、並びに全てのメーカーの生産した設備の電気チャネル検査を行えるシステム或いは方法は未だない。
本発明は一種の電気チャネル自己検査式半導体試験システムを提供し、それは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、該複数の試験回路板は複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。このほか、複数の該パラメータ検出ユニットはそれぞれ複数の該試験回路板の複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルに電気的に接続される。
そのうち、自己検査コントローラは、複数の該試験回路板の複数の電源チャネル、複数の伝送チャネル、複数の駆動チャネル、及び複数のパラメータ検出ユニットにそれぞれ電気的に接続される。また、自己検査コントローラは異なった検査信号を各電源チャネル、各伝送チャネル、及び各駆動チャネルにそれぞれ入力する。複数の該パラメータ検出ユニットは各電源チャネル、各伝送チャネル、及び各駆動チャネルが上述の検査信号を受け取った後に対応して発生する応答信号を検査する。これにより、本発明はウエハーを試験する作業の前に、まず各電気チャネルの開路、短絡状態が正常であるか、或いは漏電状態が発生していないかを自己検査する。
さらに、本発明はさらにメモリを包含してもよく、該メモリは自己検査コントローラに電気的に接続され、該メモリ内に一組の合格パラメータが保存される。自己検査コントローラは応答信号をキャプチャし並びに該メモリ内の合格パラメータと対比し、符合しない時、対応するアラーム信号を出力する。当然、もし対比結果が符合する状況では、正常信号を出力できる。アラーム信号は音、光電アラーム信号とされ得るほか、対比結果フラグとされ得る。同様に、本発明の自己検査コントローラも応答信号をキャプチャし並びにディスプレイにより応答信号を表示することが可能で、これにより判断を行わずに直接応答信号を表示できる。
しかし、本発明は自己検査コントローラに接続されたアラームをさらに包含し得て、自己検査コントローラは該アラームを通して対応するアラーム信号を出力する。アラームはディスプレイ、ブザー、バイブレーター、或いはその他の任意の音、光電のアラーム装置とされ得る。ゆえに本発明は自己検査と通報出力の機能を提供し得る。
このほか、本発明の合格パラメータは合格電流範囲及び合格電圧範囲を包含し得る。検査信号は検査電圧及び検査電流を包含し得る。そのうち、自己検査コントローラは検査電圧を検査電圧を各電源チャネルに入力し、複数のパラメータ検出ユニットは各電源チャネルが上述の検査電圧を受けて発生する応答電流を検出し並びにメモリの合格電流範囲と対比する。これにより、各電源チャネルが開路状態或いは短絡状態にあるかを検査する。
このほか、本発明の自己検査コントローラは検査電流を各伝送チャネル及び各駆動チャネルに入力し、複数のパラメータ検出ユニットは各伝送チャネル及び各駆動チャネルが上述の検査電流を受けて発生する応答電圧を検出し並びにメモリに記録されている合格電圧範囲と対比する。そのうち、入力検査電流は検査電圧と区別するのに便利であり、並びに入力検査電流に限定されるわけではなく、検査電圧を入力して電流を検出することも可能である。各伝送チャネル、及び各駆動チャネルの検査は開路、短絡状態を検査するものである。
さらに、本発明の合格パラメータ範囲は別の合格電流範囲を包含し得て、検査信号は別の検査電圧を包含し得る。そのうち、自己検査コントローラは別の検査電圧を各伝送チャネル、及び各駆動チャネルに入力し、複数のパラメータ検出ユニットは各伝送チャネル及び各駆動チャネルが上述の検査電圧を受けて発生する応答電流を検出し並びにメモリに記憶された別の合格電流範囲と対比する。これにより、本発明は各伝送チャネル、及び各駆動チャネルに漏電状況が発生しているかを検査するのに用いられる。
好ましくは、本発明の合格パラメータ範囲はさらに別の合格電流範囲を包含し得て、検査信号はさらに別の検査電圧を包含し得る。そのうち、自己検査コントローラはさらに別の検査電圧を各伝送チャネル、及び各駆動チャネルに入力し、複数のパラメータ検出ユニットが各伝送チャネル及び各駆動チャネルが上述の検査電圧を受けて発生した応答電流を検出し並びにメモリに記憶されたさらに別の合格電流範囲と対比する。これにより、自己検査コントローラはさらに別の検査電圧を入力して漏電の状況の検査に用いる。
また、本発明は自己検査コントローラに電気的に接続されたさらにメモリを包含し得て、自己検査コントローラはさらに応答信号をキャプチャして該メモリ内に保存し、検査結果を記録する。このほか、本発明はさらに中央サーバーを包含し得て、それは、ネットワークを通して自己検査コントローラと電気的に接続される。自己検査コントローラは応答信号をキャプチャし並びにネットワークを通して該中央サーバー内に保存可能で、中央サーバーは主に記録及び管理に用いられる。これにより、本発明は拡充可能で、中央サーバーにより複数台の試験機の管理及び記録を行える。
本電気チャネル自己検査式半導体試験システムは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、それは複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。自己検査コントローラが異なる検査信号を各電源チャネル、伝送チャネル、及び駆動チャネルにそれぞれ入力し、さらに複数のパラメータ検出ユニットにより各電源チャネル、伝送チャネル、及び駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルのオープンループ或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。
本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例の半導体試験設備の全体表示図である。 本発明の好ましい実施例の試験ヘッドのa位置の時の分解図である。 本発明の好ましい実施例の試験ヘッドのb位置の時のベースとの立体図である。 本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例のシステム構造図である。 本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例のフローチャートである。 本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例の開路、短絡の検査フローチャートである。 本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例の漏電検査のフローチャートである。
図1、図2、及び図3は、本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例の半導体試験設備の全体表示図、本発明の好ましい実施例の試験ヘッドのa位置の時の分解図、及び本発明の好ましい実施例の試験ヘッドのb位置の時のベースとの立体図である。これらの図には試験機1が示され、試験機1の上方に試験ヘッド(tester head)3があり、試験ヘッド3内に複数の試験回路板(Pin Electronics Card:PE Card)2が挿入される。試験ヘッド3の下表面にロードボード(Load board)31が組み付けられている。ポゴタワー(Pogo
Tower)32がロードボード31に組み付けられ、ポゴタワー32に複数のポゴピン321が取付けられている。
図4は本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例のシステム構造図である。そのうち、複数の試験回路板2は複数の電源チャネル(Power channel)21、複数の伝送チャネル(I/O Channel)22、及び複数の駆動チャネル(Drive Channel)23を具えている。そのうち、複数の試験回路板2の各電源チャネル21、各伝送チャネル22、及び各駆動チャネル23はロードボード31を通してポゴタワー32のポゴピン321に電気的に接続され、それぞれポゴピン321を通して試験に必要な電源、データ伝送、及び特定信号入力を行ない、試験ウエハーを駆動する。
図3にはベース8が示され、該ベース8上に載置台81が設けられ、載置台81に収容溝82が凹設され、収容溝82内に試験されるウエハー9が置かれる。試験機が正常に動作している時、試験ヘッド3は下向きに閉じ合わさり、ポゴタワー32上の複数のポゴピン321はウエハー9に接触し試験を行う。載置台81は3軸移動可能で、これによりその上方に載置されたウエハー9を連帯移動させて異なる試験接点の詳細な試験を行える。
さらに、本実施例は中央サーバー(図示せず)を包含し、該中央サーバーはネットワークを通して複数の異なる規格の試験機(図示せず)と電気的に接続される。そのうち、中央サーバー内には異なる規格の複数の試験機に対応する試験プログラムが保存され、並びに試験結果を管理記録する。試験機1が電気チャネル自己検査を実行する時は、試験機1は任意の目録或いは特定の目録の下で命令(例えばadvan_contact_diag)を入力するだけで、試験機1は自動的に中央サーバーより検査プログラムを試験機1内の特定目録(例えば/export/home/asx/diag/td_contact_check)にダウンロードし、並びにそれを自動実行し、且つ実行結果を試験機内部と中央サーバー内に共に保存して管理に便利とする。
図4に示されるように、複数の試験回路板2は複数のパラメータ検出ユニット24を具え、各パラメータ検出ユニット24は複数の試験回路板2の複数の電源チャネル21、複数の伝送チャネル22、及び複数の駆動チャネル23にそれぞれ電気的に接続されている。本実施例では、複数のパラメータ検出ユニット24は複数の電圧検出ユニット、及び複数の電流検出ユニットを指し、それは電圧、及び電流の検出に用いられる。
このほか、図中には自己検査コントローラ4が示され、それは複数の試験回路板2の複数の電源チャネル21、複数の伝送チャネル22、複数の駆動チャネル23、及びメモリ5、アラーム6、電源供給モジュール7にそれぞれ電気的に接続されている。そのうち、自己検査コントローラ4は異なった検査信号E1、E2、E3を各電源チャネル21、各伝送チャネル22、及び各駆動チャネル23にそれぞれ入力する。自己検査コントローラ4はまた、複数のパラメータ検出ユニット24を制御して各電源チャネル21、各伝送チャネル22、及び各駆動チャネル23が上述の検査信号E1、E2、E3を受けて対応して発生する応答信号R1、R2、R3を検出させ並びにそれを出力させる。
このほか、メモリ5内には一組の合格パラメータ50が保存され、自己検査コントローラ4は応答信号R1、R2、R3をキャプチャし並びにメモリ5内の該合格パラメータ50と対比する。対比結果が符合しない時、対応するアラーム信号を出力し、アラーム6は本実施例ではディスプレイとされるので、ディスプレイ中に、対比結果が符合しない電気チャネルであることを示す「FAIL」を表示する。もし対比結果が符合したなら、ディスプレイ中に、対比結果が符合する電気チャネルであることを示す「PASS」を表示する。当然、アラーム信号は音光電のアラーム信号とされ得て、例えば、音声、ランプ信号、或いは振動とされ得るほか、対比結果フラグとされ得る。
図5は本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例のフローチャートである。本実施例の動作フローは以下のとおりである。まず、自己検査コントローラ4が中央サーバーより検査プログラムをダウンロードし(ステップA)、続いて自己検査コントローラ4は検査プログラムを自動実行する(ステップB)。実行後、自己検査コントローラ4は異なる検査信号E1、E2、E3を各電源チャネル21、各伝送チャネル22、及び各駆動チャネル23にそれぞれ入力する(ステップC)。このとき、パラメータ検出ユニット24が各電源チャネル21、各伝送チャネル22、各駆動チャネル23が検査信号E1、E2、E3を受けてそれに対応して発生する応答信号R1、R2、R3を検出する(ステップD)。その後、自己検査コントローラ4が応答信号R1、R2、R3をキャプチャし並びにメモリ5内の合格パラメータ50と対比する(ステップE)。対比して符合しなければアラーム信号(FAIL)をディスプレイに出力し、並びに不合格フラグを保存する(ステップF)。対比結果が符合すれば、アラーム信号(PASS)をディスプレイに出力し、並びに合格フラグを保存する(ステップG)。最後に、自己検査コントローラ4が全ての電気チャネルがいずれも検査されたかを判断し(ステップH)、未完成であればステップCを重複して行ない、完成していれば検査プログラムを終了する。
図4、図6を共に参照されたい。図6は本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例の開路、短絡の検査フローチャートである。そのうち、図示される合格パラメータ50はまた合格電流範囲51、及び合格電圧範囲52を包含し、検査信号E1は検査電圧E11、及び検査電流E12を指す。これにより、本実施例において電気チャネル(電源チャネル21、伝送チャネル22、及び駆動チャネル23)の開路或いは短絡の検査ステップは以下のとおりである。まず、自己検査コントローラ4が検査電圧E11を各電源チャネル21にそれぞれ入力し、検査電流E12を各伝送チャネル22、及び各駆動チャネル23にそれぞれ入力する(ステップC1)。続いて、自己検査コントローラ4はまた複数のパラメータ検出ユニット24を制御して、各電源チャネル21が上述の検査電圧E11を受けて発生する応答電流R11を検出し、及び、複数のパラメータ検出ユニット24を制御して各伝送チャネル22、及び各駆動チャネル23が上述の検査電流E12を受けて発生する応答電圧R12を検出する(ステップD1)。最後に、自己検査コントローラ4は応答信号R1すなわち応答電流R11及び応答電圧R12を測定してメモリ5の合格電流範囲51及び合格電圧範囲52と対比する(ステップE1)。当然、対比後に同様にディスプレイに異常な電気チャネル及び正常な電気チャネルを表示でき、並びにそれを記録保存できる。
そのうち、本実施例中、電源チャネル21に入力される検査電圧E11は5Vとされ、合格電流範囲51は0Aから900nAとされる。各電源チャネル21は短絡(short)に設定されているため、検出された応答電流R11の正常値は0Aから数百nAとされ、異常がある時は数十から数百uA(マイクロアンペア)が検出される。このほか、本実施例では、伝送チャネル22及び駆動チャネル23に入力される検査電流E12は100uAとされ、合格電圧範囲52は3Vに設定される(clamp value)。各伝送チャネル22及び各駆動チャネル23は開路(open)に設定されているため、正常状況で検出される応答電圧R12は合格電圧範囲52内とされ、その範囲を超過すると異常とされる。
図4、図7を共に参照されたい。図7は本発明の電気チャネル自己検査式半導体試験システムの好ましい実施例の漏電検査のフローチャートである。本実施例はまた漏電検出機能を有し、メモリ5内の合格パラメータ50は別の合格電流範囲53、及び別の合格電流範囲54を包含し、検査信号E2、E3はそれぞれ別の検査電圧E2、及びさらに別の検査電圧E3を指す。本実施例の電気チャネル(電源チャネル21、伝送チャネル22及び駆動チャネル23)の漏電の有無の検査ステップは以下のとおりである。まず、自己検査コントローラ4が別の検査電圧E2を各伝送チャネル22及び各駆動チャネル23に入力する(ステップC2)。続いて、自己検査コントローラ4は複数のパラメータ検出ユニット24を制御し、各伝送チャネル22及び各駆動チャネル23が上述の検査電圧E2を受けて発生する応答電流R2を検出する(ステップD2)。さらに、自己検査コントローラ4は検出した応答電流R2をメモリ5の別の合格電流範囲53と対比する。
その後、本実施例ではさらに第2次の漏電検査を行って検証を実行する。そのうち、自己検査コントローラ4は同様にさらに別の検査電圧E3を各伝送チャネル22及び各駆動チャネル23に入力する(ステップC3)。その後、複数のパラメータ検出ユニット24はそれぞれ各伝送チャネル22及び各駆動チャネル23が上述のさらに別の検査電圧E3を受けて発生する応答電流R3を検出する(ステップD3)。続いて、自己検査コントローラ4は応答電流R3とメモリ5に保存されたさらに別の合格電流範囲54とを対比する(ステップE3)。最後に、上述の応答信号R2、R3すなわち応答電流R2、R3を対比検証し、正確に漏電の状況の有無を知る。
そのうち、本実施例の漏電検査において、入力する検査電圧E2、E3はそれぞれ0V、5Vとされ、合格電流範囲53、54は0Aから900nAとされる。正常な状況では、漏電の状況は発生せず、ゆえに検出される応答電流R2、R3の正常値は数百nAとされ、異常が出現した場合は、数十から数百uA(マイクロアンペア)が検出される。
上述の実施例は説明のために例示されたものに過ぎず、本発明の主張する権利範囲は特許請求の範囲の記載に準じ、上述の実施例に限定されない。
1 試験機 2 試験回路板 21 電源チャネル
22 伝送チャネル 23 駆動チャネル 24 パラメータ検出ユニット
3 試験ヘッド 31 ロードボード 32 ポゴタワー
321 ポゴピン 4 自己検査コントローラ 5 メモリ
50 合格パラメータ 51、53、54 合格電流範囲
52 合格電圧範囲 6 アラーム 7 電源供給モジュール
8 ベース 9 ウエハー a、b、c 位置
E1、E2、E3 検査信号 E11 検査電圧 E12 検査電流
R1、R2、R3 応答信号 R11 応答電流 R12 応答電圧

Claims (6)

  1. 電気チャネル自己検査式半導体試験システムにおいて、
    試験ヘッドであって、複数の試験回路板が挿入され、該複数の試験回路板が複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具えている、上記試験ヘッドと、
    複数のパラメータ検出ユニットであって、それぞれが該複数の試験回路板の該複数の電源チャネル、該複数の伝送チャネル、及び該複数の駆動チャネルに接続された、上記複数のパラメータ検出ユニットと、
    自己検査コントローラであって、該複数の試験回路板の該複数の電源チャネル、該複数の伝送チャネル、及び該複数の駆動チャネルにそれぞれ電気的に接続され、該自己検査コントローラは異なる検査信号を各該電源チャネル、各該伝送チャネル及び各該駆動チャネルにそれぞれ入力し、該複数のパラメータ検出ユニットは各該電源チャネル、各該伝送チャネル及び各該駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びにそれを出力する、上記自己検査コントローラと、
    を包含したことを特徴とする、電気チャネル自己検査式半導体試験システム。
  2. 請求項1記載の電気チャネル自己検査式半導体試験システムにおいて、該自己検査コントローラに電気的に接続されたメモリを具え、該メモリ内に一組の合格パラメータが保存され、該自己検査コントローラが該応答信号をキャプチャし並びに該メモリ内の該一組の合格パラメータと対比して符合しない時、対応するアラーム信号を出力することを特徴とする、電気チャネル自己検査式半導体試験システム。
  3. 請求項2記載の電気チャネル自己検査式半導体試験システムにおいて、該一組の合格パラメータは合格電流範囲、及び合格電圧範囲を包含し、該検査信号は検査電圧と検査電流を包含し、
    該自己検査コントローラは該検査電圧を各該電源チャネルに入力し、該複数のパラメータ検出ユニットはそれぞれ各電源チャネルが上述の検査電圧を受けて発生する応答電流を検出し並びに該メモリに保存された該合格電流範囲と対比し、該自己検査コントローラは該検査電流を各該伝送チャネル及び各該駆動チャネルに入力し、該複数のパラメータ検出ユニットは各該伝送チャネル及び各該駆動チャネルが該検査電流を受けて発生する応答電圧を検出し並びに該メモリ内に保存された該合格電圧範囲と対比することを特徴とする、電気チャネル自己検査式半導体試験システム。
  4. 請求項2記載の電気チャネル自己検査式半導体試験システムにおいて、該一組の合格パラメータは別の合格電流範囲を包含し、該検査信号は別の検査電圧を包含し、
    該自己検査コントローラは該別の検査電圧を各該伝送チャネル及び各該駆動チャネルに入力し、該複数のパラメータ検出ユニットは各該伝送チャネル及び各該駆動チャネルが上述の別の検査電圧を受けて発生する応答電流を検出し並びに該メモリに保存された該別の合格電流範囲と対比することを特徴とする、電気チャネル自己検査式半導体試験システム。
  5. 請求項4記載の電気チャネル自己検査式半導体試験システムにおいて、該一組の合格パラメータはさらに別の合格電流範囲を包含し、該検査信号はさらに別の検査電圧を包含し、
    該自己検査コントローラは該別の検査電圧を各該伝送チャネル及び各該駆動チャネルに入力し、該複数のパラメータ検出ユニットは各該伝送チャネル及び各該駆動チャネルが上述のさらに別の検査電圧を受けて発生する応答電流を検出し並びに該メモリに保存されたさらに別の合格電流範囲と対比することを特徴とする、電気チャネル自己検査式半導体試験システム。
  6. 請求項1記載の電気チャネル自己検査式半導体試験システムにおいて、中央サーバーをさらに包含し、該中央サーバーはネットワークを通して該自己検査コントローラと電気的に接続され、該自己検査コントローラは該応答信号をキャプチャし並びに該ネットワークを通してそれを該中央サーバー内に保存することを特徴とする、電気チャネル自己検査式半導体試験システム。
JP2009082416A 2009-02-11 2009-03-30 電気チャネル自己検査式半導体試験システム Active JP5015188B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098104302 2009-02-11
TW098104302A TWI398649B (zh) 2009-02-11 2009-02-11 Semiconductor test system with self - test for electrical channel

Publications (2)

Publication Number Publication Date
JP2010185862A true JP2010185862A (ja) 2010-08-26
JP5015188B2 JP5015188B2 (ja) 2012-08-29

Family

ID=42541115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009082416A Active JP5015188B2 (ja) 2009-02-11 2009-03-30 電気チャネル自己検査式半導体試験システム

Country Status (3)

Country Link
US (1) US8275568B2 (ja)
JP (1) JP5015188B2 (ja)
TW (1) TWI398649B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104267333A (zh) * 2014-10-21 2015-01-07 国家电网公司 一种用于检验主变压器保护跳闸逻辑回路的检测装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399547B (zh) * 2009-07-22 2013-06-21 King Yuan Electronics Co Ltd 具同心圓探針座之半導體測試設備
JP5833500B2 (ja) * 2012-06-04 2015-12-16 株式会社アドバンテスト 試験システム
JP2013250250A (ja) 2012-06-04 2013-12-12 Advantest Corp テスターハードウェアおよびそれを用いた試験システム
JP2014235127A (ja) 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
CN113391253B (zh) * 2021-05-14 2023-07-07 浙江信测通信股份有限公司 一种电磁辐射分析仪计量评测的装置
CN113687219A (zh) * 2021-09-15 2021-11-23 上海华岭集成电路技术股份有限公司 测试板的在线检测方法
CN114152895B (zh) * 2021-11-10 2023-11-17 深圳市德明利技术股份有限公司 一种电容屏互电容短路测试方法、测试装置
CN114397560A (zh) * 2022-01-24 2022-04-26 环旭电子股份有限公司 测试载板的电性检测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002174663A (ja) * 2000-12-06 2002-06-21 Ando Electric Co Ltd Ic試験装置における自己診断方式
JP2002202354A (ja) * 2000-12-28 2002-07-19 Ando Electric Co Ltd Icテスタ調整装置及び方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133873A (ja) * 1984-12-03 1986-06-21 Mitsubishi Electric Corp 半導体試験装置
JP3791956B2 (ja) * 1996-04-25 2006-06-28 シャープ株式会社 不揮発性半導体記憶装置の検査方法
US5828674A (en) * 1997-09-16 1998-10-27 Teradyne, Inc. Production interface for integrated circuit test system
US7057410B1 (en) * 2003-05-14 2006-06-06 Credence Systems Corporation Interface structure for semiconductor integrated circuit test equipment
JP4134940B2 (ja) * 2004-04-22 2008-08-20 トヨタ自動車株式会社 パフォーマンスボードの診断方法と診断装置
TWI338149B (en) * 2007-05-18 2011-03-01 King Yuan Electronics Co Ltd An under testing device interface with mixed-signal processing circuit
TWI394966B (zh) * 2009-02-11 2013-05-01 King Yuan Electronics Co Ltd A semiconductor test system with self - test for the electrical channel of the probe seat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002174663A (ja) * 2000-12-06 2002-06-21 Ando Electric Co Ltd Ic試験装置における自己診断方式
JP2002202354A (ja) * 2000-12-28 2002-07-19 Ando Electric Co Ltd Icテスタ調整装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104267333A (zh) * 2014-10-21 2015-01-07 国家电网公司 一种用于检验主变压器保护跳闸逻辑回路的检测装置

Also Published As

Publication number Publication date
JP5015188B2 (ja) 2012-08-29
TW201030351A (en) 2010-08-16
US20100204949A1 (en) 2010-08-12
TWI398649B (zh) 2013-06-11
US8275568B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
JP5015188B2 (ja) 電気チャネル自己検査式半導体試験システム
TWI744511B (zh) 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
CN107783788A (zh) 开机前检测装置及检测后开机的方法
JP2018170418A5 (ja)
US20070164763A1 (en) Method for detecting abnormality of probe card
CN111862019A (zh) 一种热电光软多维信息融合电路智能检测与故障诊断方法
JP5452965B2 (ja) ポゴタワー電気チャネル自己検査式半導体試験システム
KR20140131605A (ko) 번인 보드의 테스트 시스템
CN113485157B (zh) 晶圆仿真测试方法、装置及晶圆测试方法
JPH1138085A (ja) テスタの動作誤謬検査方法
JP6050025B2 (ja) プリント回路基板上に取り付けられた電子回路装置の電気接続を自動的に測定する方法及び装置
US9103877B2 (en) Apparatus and method for IDDQ tests
JP2011215007A (ja) 試験装置及び試験方法
KR101056723B1 (ko) 휴대폰 충전기나 스위칭모드 전원공급장치용 에이징 테스트 장치
CN111190091B (zh) Wat设备的测试头及其诊断修复方法
CN107656194A (zh) 一种智慧型数字集成电路故障检测系统
CN219179589U (zh) 一种应用于ic测试机的检测装置
US20150149106A1 (en) Field triage of eos failures in semiconductor devices
Kirkland When should intermittent failure detection routines be part of the legacy re-host TPS?
JP2002131372A (ja) 半導体デバイスの検査方法及び検査装置
JP2000131381A (ja) 半導体試験装置
JP2016048769A (ja) 半導体試験装置、方法および半導体装置の製造方法
JP2011080826A (ja) 半導体装置解析システム
CN112213582A (zh) 电子模块的检测系统、检测方法、检测装置及存储介质

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250