JP2011080826A - 半導体装置解析システム - Google Patents

Abstract

【課題】初期の故障解析において、機能不具合を内在する半導体装置に対して確実な不具合の再現を可能とし、半導体装置に内蔵された回路のどの部分に問題があるかを解析する手段を提供する。
【解決手段】良品の半導体装置２と、故障品半導体装置３と、良品の半導体装置２と故障品半導体装置３と実機の基板(ボード)４とが配線１６で接続され、クロック制御６と比較回路７とを備えた信号共有分割部を備えた解析装置本体の動作により、実機の基板（ボード）４を良品の半導体装置２で動作させつつ、同じタイミングで、故障品半導体装置３を動作させ、その挙動の差異を検知して故障解析を行う。
【選択図】図１

Description

本発明は、半導体装置の故障解析システムに関するものである。

半導体装置は厳格な品質管理と製造過程毎の厳しい検査を経て出荷されるが、稀に検査をパスし市場に出てから隠れていた不具合が顕在化するものがある。これを市場クレーム品と呼び、製造メーカは市場から原因解明と再発防止を求められ、その対応に苦慮している。

市場クレーム品は、製造メーカに差し戻され故障解析が実施される。故障解析は、ＪＩＳ（日本工業規格）により「アイテムの潜在的または顕在的な故障のメカニズム・発生率及び故障の影響を検討し、是正処置を決定するための系統的な調査研究」と定義されており、その領域は広範囲に亘る。本発明が寄与するのは、初期の非破壊解析に属する部分である。

非破壊解析で得られる情報は、後の物理解析で欠陥位置の特定と原因の究明の手がかりとなり最終的に設計、プロセス、製造工程、検査工程へ再発防止策が反映されることでメーカは市場の要求に対する責任を果たし、より信頼性の高い製品の提供が可能になる。

製造メーカに差し戻された市場クレーム品は、ＬＳＩテスタを用いた故障解析が実施される。初期の故障解析ではＬＳＩテスタ上での不具合再現が不可欠だが、多数の条件の組み合わせや複雑な通信プロトコルなどを与えないと再現しない不具合が多く、ＬＳＩテスタを用いて不具合を再現させることが極めて難しい場合がある。

例えば、ＬＳＩテスタは半導体装置の外部ピンからテストベクタを与え、内部回路を経て外部ピンに現れる挙動を期待値と照合することで良否を判定する。ＬＳＩテスタが半導体装置に与えることのできるテストベクタは有限であり、半導体装置の内部で発生した動作不具合がＬＳＩテスタで観測する外部端子に現れる前にテストベクタが尽きてしまえば不具合の再現はできない。

従来、前記の様にＬＳＩテスタで再現できない不具合に対しては、実機による不良解析が試みられてきた。ここで言う実機とは、市場クレーム品が組み込まれた最終製品自体、またはそれを構成するプリント基板を指し、半導体装置を購入した顧客から提供される。

実機は、組み込まれた半導体装置が不具合を引き起こす要因を含む環境そのものであり、実機と半導体装置間の入出力を解析することで、半導体装置が不具合を発症する条件を明らかにできる。また、様々な条件を変化させて不具合の発生要因を追い込んでゆくことも可能である。ただし、これら実機が示す挙動から半導体装置の回路内部のどの部位に欠陥があるかを類推し、後の物理解析の手がかりを得るには、知識と経験と洞察が必要であり熟練を要する。

実機による解析は従来から行われているが、実機を解析装置の一部として利用する例は見当たらない。良品との挙動比較により故障品を選別する方法は、下記の特許文献１〜４に記載がある。

半導体装置の検査や選別のために、良品との挙動比較により不具合品を篩い分ける装置は様々な方法と構成が考案されている。

特開平２−９５２８０号公報 特開２００２−３６５３４２号公報 特許第３５６９１５４号公報 特開平４−１２４９０号公報

旧来のＬＳＩテスタを用いた不具合解析では、不具合の再現性に課題がある。また、実機と測定器を用いた解析は作業者のスキルに依存し、解析に時間を要すると言う問題がある。さらに、前記特許文献に記載の技術は、半導体装置の良否判定を目的としており、半導体装置に内在する不具合がどの様な条件で発生するかの特定までの情報を得ることはできないという課題が残っている。

本発明の目的は、初期の故障解析において、機能不具合を内在する半導体装置に対して確実な不具合の再現を可能とし、半導体装置に内蔵された回路のどの部分に問題があるかを解析する手段を提供することにある。

故障解析の初期では、不具合が試験装置上で再現できなければならない。市場クレームは、実機に組み込まれた半導体装置で発症する動作不具合であり、その不具合を再現するには実機に組み込まれた状態と同じ条件を試験装置上に再現する必要がある。請求項１の発明を適用し、実機を試験装置の一部として利用することでこれを解決する。

不具合を内在する半導体装置（故障品）は、実機を構成するプリント配線基板上にはんだを用いて融着されている。先ず、実機に加工を施し、プリント基板と故障品間の信号配線を物理的に延長する。その信号配線上に設計通りに動作する良品を並列接続し、良品と故障品間の信号配線に信号の共有と分割を司る回路を挿入する。

この接続では、実機のプリント基板上の回路との入出力は良品が担い。不具合品もプリント基板からの入力信号により動作するが、信号の共有と分割を司る回路により良品の動作を妨げない仕組みが実現する。即ち、２つの半導体装置を実機上で同時に動作させ、故障品において実機に組み込まれた状態でしか発生しない不具合動作を確実に再現させると共に、信号の共有と分割を司る回路を挟み同じ外部端子の論理値を比較することで、２つの半導体装置の挙動の差異を捉え不具合動作の発生をリアルタイムに検知できる。

また、半導体装置がクロック発振のタイミング信号に同期して動作を進める構成をとる場合に有効な機能として、クロック数をカウントする機構と、いくつかのトリガ条件により供給するクロックを停止する機構を備える。トリガ条件は挙動比較の不一致、クロックカウント数が設定値と一致で行われる。

マイコンなどのプログラムを内蔵する半導体装置に対しては、請求項２の発明を適用し、良品に代えてＩＣＥを用いることで、動作異常を検知した時点でＩＣＥから半導体製品の内部情報を読取ることが可能となる。

本発明の半導体装置の機能不具合を解析する半導体装置解析システムは、半導体装置が実装され、前記半導体装置に入力信号を与える信号出力手段及び前記半導体装置からの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記半導体装置を取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記信号取り出し手段からの入力信号を入力とする良品の半導体装置及び前記機能不具合を内在する半導体装置と、良品の半導体装置と機能不具合を内在する半導体装置との間で信号の共有と分割を司る回路と、前記良品の半導体装置の出力信号及び前記機能不具合を内在する半導体の出力信号が同一タイミングにて変化するか否かを検出する比較手段と、を備え、前記良品の半導体装置の出力信号を前記信号取り出し手段を介して前記基板上の前記回路手段に与えることにより前記所定の動作を行い、前記比較手段の結果によって前記機能不具合を内在する半導体の機能不具合を検出することを特徴とする。

本発明によれば、良品との比較で不具合の発症が見分けられるため、期待値を用意する必要がなく、解析の効率を改善できる。

また、不具合による動作異常がリアルタイムで把握でき、動作クロックをカウントすることで、動作異常を起すタイミングが判り、解析対象の時間的範囲を絞り込むことができる。

また、不具合による動作異常が発生する前の条件を様々に変化させて解析することで、不具合を引き起こす解析対象の回路部位を絞り込むことが可能になる。

更に、マイコンなどのプログラムを内蔵する半導体装置に対しては、請求項２の発明を適用し、良品に代えてＩＣＥを用いることで、動作異常を検知した時点でＩＣＥから半導体製品の内部情報を読取ることが可能となる。

以上のように、本発明によれば、半導体装置の不具合解析をＬＳＩテスタなどの大規模設備を用いることなく、低コストで不具合の再現が可能になる。

図１は本発明の実施例１の故障解析システムの全体構成図である。 図２は実機（ボード）４上の故障品導体装置３を取り外し、配線を物理的に延長するためのアダプタ１４を装着する方法を示す図である。 図３は配線を延長するために解析対象の故障品導体装置３と同じフットプリントを持つソケット兼配線延長キット１５を用いる方法を示す図である。 図４は良品半導体装置２と故障品半導体装置３の入出力端子１１同士の配線を示す図である。 図５は両入出力端子１１の論理レベルが異なる場合の電流経路の例を示す図である。 図６は良品半導体装置２と故障品半導体装置３の入力端子１２同士の配線を示す図である。 図７は良品半導体装置２と故障品半導体装置３の出力端子１３同士の配線を示す図である。 図８は実機（ボード）４上の水晶発振器１７によるクロック供給に代えて、良品半導体装置２と故障品半導体装置３へ外部クロックを供給する接続を示す図である。 図９は本発明の実施例２のマイコン製品を対象とした故障品の解析システムの構成を示す図である。

以下、本発明の実施の形態について、図面を参照して説明する。

図１は、本発明の実施例１の故障解析システムの全体構成図である。図１において、１は解析装置本体、２は良品半導体装置、３は故障品半導体装置、４は故障品を搭載していた実機（ボード）、５は信号共有分割部、６はクロック制御、７は比較回路、８，９は比較器、１０は抵抗、１１は入出力端子、１２は入力端子、１３は出力端子、１６は配線を示している。

故障品を搭載していた実機（ボード）４と良品２との間の配線１６は後述の例外を除き、全て同一端子同士を接続する。良品２と故障品３間の同一端子は後述の例外を除き、次の規則で接続を行う。良品２と故障品３の入出力端子１１同士は、約１ｋΩの抵抗を介して接続する。良品２と故障品３の出力端子１３は各々比較回路へ接続する。良品２と故障品３の入力端子１２同士は直接接続する。例外として良品と故障品のクロック端子はＣＬＫ制御回路６へ接続する。

図１において、解析装置本体１は、良品の半導体装置２と、故障品半導体装置３と、良品の半導体装置２と故障品半導体装置３と実機の基板(ボード)４を配線１６で接続し、クロック制御６と比較回路７とを備えた信号共有分割部５から構成され、実機４上の半導体装置を取り外した基板(ボード)４の入出力端子１１は、良品の半導体装置２と故障品半導体装置３の入出力端子１１と接続され、基板(ボード)４の入力端子１２は、良品の半導体装置２と故障品半導体装置３の出力端子１３と接続され、基板(ボード)４の出力端子１３は、良品半導体装置２と故障品半導体装置３の入力端子１２と接続される。

上記構成により、故障解析システムは、実機の基板（ボード）４を、良品の半導体装置２で動作させつつ、同じタイミングで、故障品半導体装置３を動作させ、その挙動の差異を検知して故障解析を行う。

図２は、実機（ボード）４上の故障品導体装置３を取り外し、配線１６を物理的に延長するためのアダプタ１４を装着する方法を示している。

図３は、配線１６を延長するために解析対象の故障品導体装置３と同じフットプリントを持つソケット兼配線延長キット１５を用いる方法を示している。これらは市販品を用いる。図３（ａ）はソケットの横面図を示している。実機である基板（ボード）４上に、アダプタ１４が装着され、アダプタ１４の上に、配線延長用のフレキシブル基板１６を支持するソケット兼配線延長キット１５を装着する。

図４は、良品半導体装置２と故障品半導体装置３の入出力端子１１同士の配線を示す。図４において、入出力端子１１は上下とも尖鋭な矢印で図示されている。入出力端子１１同士を約１ｋΩの抵抗を介して接続することで、両端子の論理レベルが異なる（不具合動作の発症時）において、端子間に流れる電流を制限し、破壊を防ぐ。

図５は、両入出力端子１１の論理レベルが異なる場合の電流経路の例を示している。この経路に流れる電流値は半導体装置の電源電圧を３．３Ｖとしたとき、約３．３ｍＡに制限される。これは半導体装置の電気的規格に定められた端子出力電流、端子入力電流以下になる様、抵抗値を選定する。

図６は、良品半導体装置２と故障品半導体装置３の入力端子１２同士の配線を示す。図６において、良品半導体装置２と故障品半導体装置３の入力端子１２は、下側が尖鋭な矢印で図示されている。

通常は実機（ボード）４からの入力信号を共有するが、試験回路から故障品に対して任意のロジックレベルを与えることを考慮する場合もあり、この場合には、約１ｋΩの抵抗を介して接続することもある。

図７は、良品半導体装置２と故障品半導体装置３の出力端子１３同士の配線を示す。図７において、良品半導体装置２と故障品半導体装置３の出力端子１３は、下側が尖鋭な矢印で図示されている。良品半導体装置２と故障品半導体装置３の出力端子１３は、比較器８，比較回路７に接続する。

図８は、実機（ボード）４上の水晶発振器１７によるクロック供給に代えて、良品半導体装置２と故障品半導体装置３へ外部クロックを供給する接続を示している。外部クロックはＣＬＫ制御回路６から供給される。

図９は、本発明の実施例２として、マイコン製品を対象とした故障品の解析システムの構成図を示している。

図９において、解析装置本体１は、ＩＣＥ（In-circuit-emulator）１９と故障品半導体装置３とで構成される。この構成は、実機（ボード）４を良品のＩＣＥ１９で動作させつつ、同じタイミングで、故障品半導体装置３を動作させ、その挙動の差異を検知する。

図９の本発明の実施例２の故障解析システムの全体構成図において、１は解析装置本体、３は故障品半導体装置、４は故障品を搭載していた基板（ボード）、５は信号共有分割部、６はクロック制御、７は比較回路、８，９は比較器、１０は抵抗、１１は入出力端子、１２は入力端子、１３は出力端子、１６は配線を示しており、図１の実施例２の故障解析システムと同様の接続関係を示しているが、良品半導体装置２に代えて、良品のＩＣＥ（In-circuit-emulator）１９が接続され、また、入力端子１２間に抵抗１８が付加されている。

上記の本発明の実施例２の故障解析システムの構成は、解析対象の半導体装置がマイコン製品の場合に有効な構成である。ＩＣＥにより、内蔵プログラムの実行位置や内蔵レジスタの情報が把握でき、解析効率が高まる。

１ 解析装置本体、
２ 良品半導体装置
３ 故障品半導体装置
４ 故障品の実機の基板（ボード）
５ 信号共有分割部
６ クロック制御
７ 比較器
８ 比較器
９ 比較回路
１０ 抵抗
１１ 入出力端子
１２ 入力端子
１３ 出力端子
１４ アダプタ
１５ ソケット兼配線延長キット
１６ フレキシブル基板（配線）
１７ 水晶発振器
１８ 抵抗
１９ ＩＣＥ（In-circuit-emulator）

Claims (5)

1. 半導体装置の機能不具合を解析する半導体装置解析システムにおいて、
   前記半導体装置が実装され、前記半導体装置に入力信号を与える信号出力手段及び前記半導体装置からの出力信号に基づき所定の動作を行う回路手段を備えた基板と、
   実装された前記半導体装置を取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
   前記信号取り出し手段からの入力信号を入力とする良品の半導体装置及び前記機能不具合を内在する半導体装置と、
   良品の半導体装置と機能不具合を内在する半導体装置との間で信号の共有と分割を司る回路と、
   前記良品の半導体装置の出力信号及び前記機能不具合を内在する半導体の出力信号が同一タイミングにて変化するか否かを検出する比較手段と、を備え、
   前記良品の半導体装置の出力信号を前記信号取り出し手段を介して前記基板上の前記回路手段に与えることにより前記所定の動作を行い、前記比較手段の結果によって前記機能不具合を内在する半導体の機能不具合を検出することを特徴とする半導体装置解析システム。
2. 請求項１記載の半導体装置解析システムにおいて、
   前記所定の動作を行うためのクロック信号を発生するクロック発生手段と、
   前記クロック信号を計数して所望の計数値にてクロック信号の停止を制御する制御手段と、を備え、
   前記クロック信号の停止時に電源電流を測定することにより前記機能不具合を解析することを特徴とする半導体装置解析システム。
3. 請求項１記載の半導体装置解析システムにおいて、
   前記半導体装置はマイクロコンピュータであることを特徴とする半導体装置解析システム。
4. 請求項３記載の半導体装置解析システムにおいて、
   前記良品の半導体装置をマイクロコンピュータのインサーキットエミュレータに置き換えたことを特徴とする半導体装置解析システム。
5. 請求項４記載の半導体装置解析システムにおいて、
   前記所定の動作を行なうためのクロック信号を発生するクロック発生手段と、
   前記クロック信号を計数して所望の計数値にてクロック信号の停止を制御する制御手段と、を備え、
   前記クロック信号の停止時に電源電流を測定することにより前記機能不具合を解析することを特徴とする半導体装置解析システム。

Images