JP2009294046A - Ｊｔａｇ機能付き集積回路ボード - Google Patents

Abstract

【課題】集積回路の検査を効率よく実行し、検査に要する時間を削減すること。
【解決手段】集積回路ボード１００は、検査対象となる複数の集積回路がスター状に接続されており、各集積回路のＪＴＡＧ用動作クロックデータと、各集積回路を検査するための検査データとを記憶しておき、検査対象となる集積回路が指定された場合に、指定された集積回路のＪＴＡＧ用動作クロックデータおよび検査データを判定し、判定したＪＴＡＧ用動作クロックデータに応じたＪＴＡＧ用動作クロックによって、判定した検査データを指定された集積回路に入力する。そして、集積回路ボードは、検査データと、この検査データを入力した集積回路から出力される出力データとを基にして、集積回路の不具合を判定し、判定結果を記憶装置に記憶する。
【選択図】 図１

Description

この発明は、ＪＴＡＧ機能を備えた複数の集積回路を有するＪＴＡＧ機能付き集積回路ボードに関し、特に、集積回路に対する検査等に要する時間を短縮することができるＪＴＡＧ機能付き集積回路ボードに関する。

従来、ＪＴＡＧ（Joint Test Action Group）機能を備えた集積回路（複数の集積回路を備えた基板）の検査等は、例えば、図６に示す様な方法で実施されている。図６は、従来の集積回路の検査方法を説明するための図である。

図６に示すように、試験対象装置（ボード）１０は、検査対象となる集積回路１１〜１５を備えており、各集積回路１１〜１５は、カスケード接続されている。また、各集積回路１１〜１５の動作速度はそれぞれ異なっており、集積回路１１の動作速度は１ＭＨｚ、集積回路１２の動作速度は１０ＭＨｚ、集積回路１３の動作速度は５ＭＨｚ、集積回路１４の動作速度は５ＭＨｚ、集積回路１５の動作速度は１０ＭＨｚとなっている。

ＰＣ（Personal Computer）２０は、検査データを試験対象装置１０に入力し、試験対象装置１０からの出力結果を得ることにより、試験対象装置１０に搭載された集積回路１１〜１５の検査を行う。図７は、集積回路を検査する場合の検査データの一例を示す図である。図７の（ａ）は、集積回路１１〜１５全てを検査する場合の検査データの一例を示し、図７の（ｂ）は、集積回路１３のみを検査する場合の検査データの一例を示す図である。

図７において、検査データＡ〜Ｅは、集積回路１１〜１５をそれぞれ検査するためのデータであり、HeaderＡ〜Ｅは、それぞれ検査データＡ〜Ｅに対応する制御データである。ＰＣ２０は、集積回路１１〜１５を検査する場合には、図７の（ａ）に示す検査データを、集積回路１１〜１５を経由させて検査結果を得る。

また、ＰＣ２０は、集積回路１１〜１５のうち何れか一つの集積回路を検査する場合（例えば、集積回路１３を検査する場合）には、図７の（ｂ）に示す検査データを、集積回路１１〜１５を経由させて検査結果を得る。なお、ＰＣ２０が検査を行う場合の動作速度（検査データのデータ転送レート）は、集積回路１１〜１５の動作速度のうち、最も遅い動作速度となる。

なお、集積回路を検査する場合に、ＪＴＡＧテストノードによってテスト信号を検出し、検出したテスト信号に応じて、各集積回路の経路を選択制御するという技術も知られている（例えば、特許文献１等参照）。

特表２００６−５１９３８８号公報

しかしながら、上述した従来の技術では、ＪＴＡＧ機能を備えた集積回路の検査を効率よく実行することができず、検査に時間を要してしまうという問題があった。

例えば、製品を出荷した後に、集積回路の特定端子の半田不良による一時的な接触不良、ゴミの付着等による障害が発生した場合、障害発生時の各集積回路の特定端子間の接続状態の正常性をチェックする手段が現地には無かった。そして、製品を工場に返却した時点では、障害の検査を実施しても、現地で発生した一時的な障害を再現できず、障害箇所の特定に時間を要してしまう。

また、集積回路に障害を有する装置の各種検査においては、汎用のＰＣではなく、外部テスタ機能を具備した検査専用のＰＣを検査対象の装置に接続して検査を実行する必要があるため、検査に時間を要していた。

また、検査あるいはデータ書き込み対象となる各集積回路がカスケード接続されている場合（例えば、図６参照）には、一番動作速度の遅い集積回路のデータ転送レートで検査あるいはデータ書き込みが実行されるため、検査およびデータ書き込みに時間を要していた。特に、集積回路に大きなデータを書き込む場合には、多大な時間が必要となる。

また、通常、ＪＴＡＧのインタフェースは、ＰＣを起点としてカスケードに接続されるが、集積回路間の何れかの箇所で不具合（接続ミスやデバイス不良等）が生じた場合、どこで不具合が発生しているのかを特定することが困難であった。被疑箇所を特定する場合には、各集積回路間の任意のＪＴＡＧルートを切断し、ＰＣ側に折り返す手順を繰り返し実行する必要があり、障害箇所の特定に時間を要していた。

この発明は、上述した従来技術による問題点を解消するためになされたものであり、ＪＴＡＧ機能を備えた集積回路の検査を効率よく実行し、検査に要する時間を削減することができるＪＴＡＧ機能付き集積回路ボードを提供することを目的とする。

上述した課題を解決し、目的を達成するため、このＪＴＡＧ機能付き集積回路ボードは、ＪＴＡＧルートをスター状に接続された複数の集積回路のＪＴＡＧ用動作クロック情報と前記集積回路を検査する検査情報とを各集積回路に対応付けて記憶する回路情報記憶手段と、前記複数の集積回路の中から検査対象となる集積回路が指定された場合に、前記回路情報記憶手段に記憶された情報に基づいて、指定された集積回路のＪＴＡＧ用動作クロック情報および検査情報を判定し、判定したＪＴＡＧ用動作クロック情報に応じたＪＴＡＧ用動作クロックによって、指定された集積回路に前記検査情報を入力する入力制御手段と、前記検査情報と、当該検査情報を入力した集積回路から出力される出力情報とを基にして、集積回路の不具合を判定する不具合判定手段と、前記不具合判定手段の判定結果を記憶する判定結果記憶手段とを備えたことを要件とする。

このＪＴＡＧ機能付き集積回路ボードによれば、集積回路に対する検査を各集積回路のＪＴＡＧ用動作クロックに応じて実施し、検査結果を記憶するので、集積回路の検査を効率よく実行し、検査に要する時間を削減することができる。

以下に添付図面を参照して、この発明に係るＪＴＡＧ機能付き集積回路ボードの好適な実施の形態を詳細に説明する。

まず、本実施例にかかる集積回路ボードの特徴について説明する。本実施例にかかる集積回路ボードは、ＪＴＡＧ（Joint Test Action Group）機能を有しており、ボード上には、検査対象となる複数の集積回路がＪＴＡＧルートをスター状に接続されている。集積回路ボードは、各集積回路のＪＴＡＧ用動作クロックデータと、各集積回路を検査するための検査データとを記憶しておき、検査対象となる集積回路が指定された場合に、指定された集積回路の動作クロックデータおよび検査データを判定し、判定したＪＴＡＧ用動作クロックデータに応じたＪＴＡＧ用動作クロックによって、判定した検査データを指定された集積回路に入力する。そして、集積回路ボードは、検査データと、この検査データを入力した集積回路から出力される出力データとを基にして、集積回路の不具合を判定し、判定結果を記憶装置に記憶する。以下の実施例の説明において、ＪＴＡＧ用の動作クロックを単に、動作クロックと表記する。

このように、本実施例にかかる集積回路ボードは、集積回路ボード自身が、指定された集積回路に検査データを入力し、集積回路の不具合を判定すると共に、判定結果を記憶装置に記憶するので、現地で発生した一時的な障害であっても、障害箇所を効率よく特定でき、検査時間を短縮することができる。

また、本実施例にかかる集積回路ボードは、集積回路ボード自身が集積回路の検査を自立的に実行するので、検査専用のＰＣを準備する必要がなく、検査時間を削減することができる。

また、本実施例にかかる集積回路ボードは、各集積回路がＪＴＡＧルートをスター状に接続されており、各集積回路のＪＴＡＧ用動作クロックデータに応じたクロックによって検査を実行するので、検査を実行する場合に、ＪＴＡＧ用動作クロックの速い集積回路がＪＴＡＧ用動作クロックの遅い集積回路のＪＴＡＧ用動作クロックにあわせる必要がなくなり、検査時間を削減することができる。

また、本実施例にかかる集積回路ボードは、各集積回路から個別に検査情報に対する出力情報を取得するので、不具合の発生している集積回路を特定することが容易となり検査時間を削減することができる。

次に、本実施例にかかる集積回路ボードの構成について説明する。図１は、本実施例にかかる集積回路ボード１００の構成を示す機能ブロック図である。同図に示すように、この集積回路ボード１００は、集積回路１１０ａ〜１１０ｅと、記憶媒体１２０と、発信源１３０と、ＪＴＡＧ起動条件判定部１４０と、ＪＴＡＧ制御部１５０と、ＣＬＫ制御部１６０と、経路選択部１７０と、検査結果判定部１８０と、検査結果外部出力ＩＦ部１９０と、を有する。

集積回路１１０ａ〜１１０ｅは、ＪＴＡＧインタフェースを具備した集積回路（例えば、ＬＳＩ＜Large Scale Integration＞、ＦＰＧＡ＜Field Programmable Gate Array＞、ＰＬＤ＜Programmable Logic Device＞等）である。そして、各集積回路１１０ａ〜１１０ｅは、経路選択部１７０に接続されている（ＪＴＡＧルートをスター状に接続されている）。なお、本実施例では一例として、集積回路１１０ｃをＰＬＤ、集積回路１１０ｅをＦＰＧＡとする。

記憶媒体１２０は、集積回路１１０ａ〜１１０ｅに対して検査、あるいはデータの書込みなどを実行する場合に使用する各種の情報を記憶する記憶手段である。具体的に、この記憶媒体１２０は、ログ格納メモリ１２０ａと、検査情報記憶メモリ１２０ｂと、クロック情報記憶メモリ１２０ｃとを有する。

ログ格納メモリ１２０ａは、検査結果判定部１８０による検査結果等を記憶する記憶手段である。検査情報記憶メモリ１２０ｂは、集積回路１１０ａ〜１１０ｅに対して検査を実行する場合に使用する検査データ、集積回路１１０ａ〜１１０ｅに対する書込みデータ（ＰＬＤ等の内部論理回路を定義・変更するためのデータ）を記憶する記憶手段である。

図２は、検査情報記憶メモリ１２０ｂのデータ構造の一例を示す図である。同図に示すように、この検査情報記憶メモリ１２０ｂは、項と、アドレスと、検査／書込みデータとを対応付けて記憶している。アドレスは、設定値ビットと下位ビットとを含んでいる。

ＪＴＡＧ制御部１５０（ＪＴＡＧ制御部１５０の説明は後述する）によってアドレスが決定されると、決定されたアドレスに対応する処理（ＳＣＡＮテスト、ネットテスト、集積回路に対するデータの書込み、ＬＯＧの読み出し）および処理に使用する情報（検査データあるいは書込みデータ）が決定される。以下において、ＪＴＡＧ制御部１５０によって決定されたアドレスを決定アドレスと表記する。

図２において、決定アドレスが、第１項〜第５項のアドレスのいずれかと一致する場合には、ＳＣＡＮテストが実行される。そして、ＳＣＡＮテストには、決定アドレスと一致したアドレスに対応付けられた検査データが使用される。＃Ａ ＳＣＡＮデータ〜＃Ｅ ＳＣＡＮデータは、それぞれ、集積回路１１０ａ〜１１０ｅをＳＣＡＮテストするための検査データである。ＳＣＡＮテストは、集積回路に入力した検査データが、そのまま集積回路から出力されるか否かを判定することで、集積回路の不具合を検査するものである。

また、図２において、決定アドレスが第６項〜第１１項のアドレスのいずれかと一致する場合には、ネットテストが実行される。そして、ネットテストには、決定アドレスと一致したアドレスに対応付けられた検査データが使用される。＃Ａ周辺確認用ネットテストデータ〜＃Ｅ周辺確認用ネットテストデータは、それぞれ、集積回路１１０ａ〜１１０ｅをネットテストするための検査情報である。ネットテストは、接続された各集積回路に検査情報を入力し、各集積回路から出力される出力情報を参照して、各集積回路が断線することなく接続されているか否かを検査するものである。

なお、決定アドレスが、第１１項のアドレスと一致する場合には、第１１項に対応付けられた全デバイス周辺機器確認用ネットデータによって、全ての集積回路１１０ａ〜１１０ｅに対するネットテストが実行させる。

また、図２において、決定アドレスが第１２項、第１３項のアドレスのいずれかと一致する場合には、集積回路１１０ｃまたは集積回路１１０ｅに対するデータの書込み処理が実行される。集積回路に書き込まれるデータは、決定アドレスと一致したアドレスに対応付けられた書込みデータとなる。＃Ｃ書込み用ＰＬＤデータは、集積回路１１０ｃに書き込まれる書込みデータであり、＃Ｅ書込み用ＦＰＧＡデータは、集積回路１１０ｅに書き込まれる書込みデータである。

また、図２において、決定アドレスが第１４項のアドレスと一致する場合には、ＬＯＧ情報（ログ格納メモリ１２０ａに記憶された情報）を読み出す処理が実行される。ＬＯＧ情報を読み出す場合には、決定アドレスと一致したアドレスに対応付けられたＬＯＧ情報格納領域からデータが抽出される。

クロック情報記憶メモリ１２０ｃは、各集積回路１１０ａ〜１１０ｅのＪＴＡＧ用動作クロック情報を記憶する記憶手段である。図３は、クロック情報記憶メモリ１２０ｃのデータ構造の一例を示す図である。同図に示すように、このクロック情報記憶メモリ１２０ｃは、集積回路を識別するデバイスＩＤ（Identification）と、ＪＴＡＧ用動作クロックデータとを対応付けて記憶している。

なお、図３において、デバイスＩＤ「Ａ」は、集積回路１１０ａに対応し、デバイスＩＤ「Ｂ」は、集積回路１１０ｂに対応し、デバイスＩＤ「Ｃ」は、集積回路１１０ｃに対応し、デバイスＩＤ「Ｄ」は、集積回路１１０ｄに対応し、デバイスＩＤ「Ｅ」は、集積回路１１０ｅに対応する。

図１の説明に戻ると、発振源１３０は、クロックを生成する手段である。発信源１３０は、生成したクロックをＣＬＫ制御部１６０に出力する。ＪＴＡＧ起動条件判定部１４０は、検査対象またはデータ書込み対象となる集積回路の判定、検査種別の判定等を実行し、判定結果をＪＴＡＧ制御部１５０に出力する手段である。

具体的に、ＪＴＡＧ起動条件判定部１４０は、判定テーブルを保持しており、かかる判定テーブルを利用して、各種の判定を行う。図４は、判定テーブルのデータ構造の一例を示す図である。同図に示すように、この判定テーブルは、項と、設定値ビットと、処理の概要と、起動条件とを有する。

ここで、設定値ビットは、スイッチ（例えば、Ｄｉｐスイッチ等）によって、ユーザに予め設定される値である。設定値ビットの値は、ＪＴＡＧ起動条件判定部１４０が保持しているものとする。設定値ビットの値が、第１項〜第６項のいずれかの値と一致する場合には、集積回路１１０ａ〜１１０ｅのいずれかに対してＳＣＡＮテストが実行される。設定値ビットの値が、第７項〜第１２項のいずれかの値と一致する場合には、集積回路１１０ａ〜１００ｅのいずれかに対して、ネットテストが実行される。

設定値ビットの値が、第１３項、第１４項のいずれかの値と一致する場合（設定値ビットの上４ビットが「００１０」の場合）には、集積回路１１０ｃ、集積回路１１０ｅのいずれかに対してデータが書き込まれる。設定値ビットの値が、第１５項の値と一致する場合には、集積回路１１０ｃ、集積回路１１０ｅの双方にデータが書き込まれる。

設定値ビットの値が、第１６項の値と一致する場合（設定値ビットの上４ビットが「００１０」の場合）には、障害の発生した集積回路周辺の集積回路にネットテストが実行される。設定値ビットの値が、第１７項の値と一致する場合には、障害ＬＯＧ情報が読み出される。

起動条件は、集積回路１１０ａ〜１１０ｅに対する検査あるいはデータ書込みを実行する場合の条件を示す。起動条件は、例えば、集積回路ボード１００に対して電源が投入されるという条件、外部スイッチ（図示略）が押されるという条件、集積回路１１０ａ〜１１０ｅに障害が発生するという条件を含む。

例えば、ＪＴＡＧ起動条件判定部１４０は、設定値ビットが「００００００００」に設定されている状態で、電源が投入された場合、あるいは外部スイッチが押された場合には、集積回路１１０ａに対するＳＣＡＮテストを実行すると判定する（図４参照）。

そして、ＪＴＡＧ起動条件判定部１４０は、設定値ビットの値と、検査の種別（ＳＣＡＮテスト、ネットテスト、データの書込み等）、処理対象となる集積回路のデバイスＩＤを判定結果として、ＪＴＡＧ制御部１５０に出力する。

ＪＴＡＧ起動条件判定部１４０は、例えば、設定値ビットが「００００００００」に設定されている状態で、電源が投入された場合には、設定値ビット「００００００００」および検査の種別「ＳＣＡＮテスト」、処理対象となる集積回路のデバイス「Ａ」を判定結果としてＪＴＡＧ制御部１５０に出力する。

ＪＴＡＧ制御部１５０は、ＪＴＡＧ起動条件判定部１４０から入力される判定結果に基づいて、記憶媒体１２０から必要なデータを取得し、集積回路１１０ａ〜１１０ｅの検査あるいはデータ書込みを実行する手段である。図１に示すように、このＪＴＡＧ制御部１５０は、ＰＣ ＩＦ部１５０ａと、メモリＩＦ部１５０ｂと、ＥＥＰＲＯＭ ＩＦ部１５０ｃと、多重部１５０ｄと、ＴＡＰコントローラ制御部１５０ｅと、ＪＴＡＧデータＩＦ部１５０ｆとを有する。

ＰＣ ＩＦ部１５０ａは、ＰＣ（図示略）との間におけるデータ通信を実行する手段である。また、ＰＣ ＩＦ部１５０ａは、ＪＴＡＧ起動条件判定部１４０から判定結果を取得した場合には、判定結果をメモリＩＦ部１５０ｂに出力する。また、ＰＣ ＩＦ部１５０ａは、検査結果判定部１８０から検査結果を取得した場合には、取得した検査結果をメモリＩＦ部１５０ｂに出力する。

メモリＩＦ部１５０ｂは、ＰＣ ＩＦ部１５０ａから判定結果を取得した場合に、取得した判定結果に基づいて、該当するデータを検査情報記憶メモリ１２０ｂから取得する手段である。

メモリＩＦ部１５０ｂは、判定結果に含まれる設定ビットに下位ビットを付加することで、決定アドレスを生成する。下位ビットは、処理（ＳＣＡＮテスト、ネットテスト、データの書込み）の種別、あるいは処理対象となる集積回路のデータ容量に応じて設定されているものとする。

メモリＩＦ部１５０ｂは、生成した決定アドレスと検査情報記憶メモリ１２０ｂとを比較して、該当する検査／書込みデータを抽出し、抽出した検査／書込みデータを多重部１５０ｄに出力する。

なお、メモリＩＦ部１５０ｂは、判定結果に含まれる設定値ビットが「００００１０００」の場合には、検査情報記憶メモリ１２０ｂの第１項〜第５項に含まれる＃Ａ ＳＣＡＮテストデータ〜＃Ｅ ＳＣＡＮテストデータをそれぞれ一つずつ抽出し、抽出したデータを多重部１５０ｄに出力する。

また、メモリＩＦ部１５０ｂは、判定結果に含まれる設定値ビットが「００１０１×××」の場合には、検査情報記憶メモリ１２０ｂの第１２項、第１３項に含まれる＃Ｃ書込み用ＰＬＤデータ、＃Ｅ書込み用ＦＰＧＡデータをそれぞれ一つずつ抽出し、抽出したデータを多重部１５０ｄに出力する。

また、メモリＩＦ部１５０ｂは、判定結果に含まれる設定値ビットが「０１××××××」の場合には、障害の発生しているデバイスに対応するネットテストデータを検査情報記憶メモリ１２０ｂから取得する。例えば、デバイスＩＤ「Ａ」の集積回路１１０ａに障害が発生している場合には、検査情報記憶メモリ１２０ｂの第６項に含まれるいずれかの＃Ａ周辺確認用ネットテストデータを取得し、取得したデータを多重部１５０ｄに出力する。

また、メモリＩＦ部１５０ｂは、判定結果に含まれる設定値ビットが「１×××××××」の場合には、検査情報記憶メモリ１２０ｂの第１４項に含まれるＬＯＧ情報格納領域を抽出し、取得したＬＯＧ情報格納領域に該当するデータをログ格納メモリ１２０ａから抽出する。そして、メモリＩＦ部１５０ｂは、ＰＣ ＩＦ部１５０ａを介してログ情報をＰＣに出力する。なお、メモリＩＦ部１５０ｂは、ＰＣ ＩＦ部１５０ａから検査結果を取得した場合には、取得した検査結果をログ格納メモリ１２０ａに登録する。

ＥＥＰＲＯＭ ＩＦ部１５０ｃは、ＰＣ ＩＦ部１５０ａから判定結果を取得した場合に、取得した判定結果に含まれるデバイスＩＤに基づいて、デバイスＩＤに対応する集積回路のＪＴＡＧ用動作クロックデータをクロック情報記憶メモリ１２０ｃから抽出する手段である。

具体的に、ＥＥＰＲＯＭ ＩＦ部１５０ｃは、判定結果に含まれるデバイスＩＤとクロック情報記憶メモリ１２０ｃのデータ（図３参照）とを比較して、ＪＴＡＧ用動作クロックデータを抽出する。ＥＥＰＲＯＭ ＩＦ部１５０ｃは、ＪＴＡＧ用動作クロックデータを多重部１５０ｄおよびＣＬＫ制御部１６０に出力する。

多重部１５０ｄは、メモリＩＦ部１５０ｂから入力される検査／書込みデータ、ＥＥＰＲＯＭ ＩＦ部１５０ｃから入力されるＪＴＡＧ用動作クロックデータ等を多重する手段である。多重部１５０ｄは、多重したデータを、ＴＡＰコントローラ制御部１５０ｅ、ＪＴＡＧデータＩＦ部１５０ｆ、検査結果判定部１８０に出力する。

ＴＡＰコントローラ制御部１５０ｅは、集積回路１１０ａ〜１１０ｅ内のＴＡＰコントローラ（ＪＴＡＧ標準）を制御するための制御信号を集積回路１１０ａ〜１１０ｅに出力する手段である。ＴＡＰコントローラ制御部１５０ｅが制御信号を集積回路１１０ａ〜１１０ｅに出力することにより、集積回路１１０ａ〜１１０ｅ中の任意の経路が選択される。

また、ＴＡＰコントローラ制御部１５０ｅは、多重部１５０ｄから多重されたデータを取得した場合に、検査あるいは書込み対象となる集積回路を判定し、判定結果に応じて経路選択部１７０を制御する。例えば、検査対象となる集積回路が１１０ａである場合には、ＴＡＰコントローラ制御部１５０ｅは、経路選択部１７０を制御して、ＪＴＡＧ制御部１５０と、集積回路１１０ａとの経路を確立する。

ＪＴＡＧデータＩＦ部１５０ｆは、多重部１５０ｄから多重化されたデータを取得した場合には、多重化されたデータに含まれる検査データ（あるいは書込みデータ）を経路選択部１７０に出力する。なお、ＪＴＡＧデータＩＦ部１５０ｆがデータを転送する場合のデータ転送レートは、ＣＬＫ制御部１６０から入力されるＪＴＡＧ用動作クロックにあわせる。

また、ＪＴＡＧデータＩＦ部１５０ｆは、ＳＣＡＮテストあるいはネットテスト実行時に、検査対象となる集積回路に検査データを入力した後に、集積回路から出力される出力データを取得する。そして、ＪＴＡＧデータＩＦ部１５０ｆは、出力データを検査結果判定部１８０に出力する。

ＣＬＫ制御部１６０は、ＥＥＰＲＯＭ ＩＦ部１５０ｃからＪＴＡＧ用動作クロックデータを取得した場合に、取得したＪＴＡＧ用動作クロックデータに応じたＪＴＡＧ用動作クロックを生成する手段である。そして、ＣＬＫ制御部１６０は、生成したＪＴＡＧ用動作クロックを多重部１５０ｄ、ＴＡＰコントローラ制御部１５０ｅ、ＪＴＡＧデータＩＦ部１５０ｆに出力する。

経路選択部１７０は、ＴＡＰコントローラ制御部１５０ｅから入力される制御情報に応じて、検査またはデータの書き込みを実施する集積回路の経路を選択する手段である。

検査結果判定部１８０は、多重部１５０ｄから取得する検査データ（検査データは多重されたデータに含まれる）と、ＪＴＡＧデータＩＦ部１５０ｆから取得する出力データとを比較することにより、不具合箇所を判定する手段である。

検査結果判定部１８０は、ＳＣＡＮテスト実行時に検査データと出力データとを比較し、双方が一致しない場合には、検査対象となった集積回路に不具合が発生していると判定する。また、検査結果判定部１８０は、ネットテスト実行時に、検査データと出力データとを参照して、各集積回路が断線しているか否かを判定する。

例えば、集積回路１１０ａと集積回路１１０ｂとの回路が適切に接続されているか否かを判定するネットテストでは、検査データを集積回路１１０ａに書込み、集積回路１１０ａに書き込まれた検査データが、集積回路１１０ｂから出力データとして出力されれば、集積回路１１０ａと集積回路１１０ｂとの回路は適切に接続されていると判定できる。

検査結果判定部１８０は、不具合を検出した場合には、不具合を検出した集積回路のデバイスＩＤなどを検査結果としてＰＣ ＩＦ部１５０ａに出力すると共に、検査結果を検査結果外部出力ＩＦ部１９０に出力する。

検査結果外部出力ＩＦ部１９０は、検査結果判定部１８０から検査結果を取得した場合に、取得した検査結果を外部のモニタ、ディスプレイ等に出力する手段である。

次に、本実施例にかかる集積回路ボード１００の処理手順について説明する。図５は、本実施例にかかる集積回路ボード１００の処理手順を示すフローチャートである。同図に示すように、集積回路ボード１００は、書込みデータ、各種検査データ（ＳＣＡＮテスト、ネットテスト用のデータ）、ＪＴＡＧ用動作クロックデータを記憶媒体１２０に格納する（ステップＳ１０１）。

そして、ＪＴＡＧ起動条件判定部１４０がＪＴＡＧ制御部１５０に出力した判定結果を初期化し（ステップＳ１０２）、起動条件が発生したか否かを判定する（ステップＳ１０３）。

起動条件が発生しない場合には（ステップＳ１０４，Ｎｏ）、ステップＳ１０３に移行する。一方、起動条件が発生した場合には（ステップＳ１０４，Ｙｅｓ）、起動条件に応じた検査または書込みを判定する（ステップＳ１０５）。

ＳＣＡＮテストを実行する場合には（ステップＳ１０６，Ｙｅｓ）、ＳＣＡＮテストを実行し、検査結果を記憶媒体１２０に格納し（ステップＳ１０７）、ステップＳ１０２に移行する。

ＳＣＡＮテストを実行しない場合には（ステップＳ１０６，Ｎｏ）、ネットテストを実行するか否かを判定し、ネットテストを実行する場合には（ステップＳ１０８，Ｙｅｓ）ネットテストを実行し、検査結果を記憶媒体１２０に格納し（ステップＳ１０９）、ステップＳ１０２に移行する。

一方、ネットテストを実行しない場合には（ステップＳ１０８，Ｎｏ）、集積回路に対する書込みデータの書込みを実行し（ステップＳ１１０）、ステップＳ１０２に移行する。

上述してきたように、本実施例にかかる集積回路ボード１００は、検査対象となる複数の集積回路がＪＴＡＧルートをスター状に接続されており、各集積回路のＪＴＡＧ用動作クロックデータと、各集積回路を検査するための検査データとを記憶しておき、検査対象となる集積回路が指定された場合に、指定された集積回路のＪＴＡＧ用動作クロックデータおよび検査データを判定し、判定したＪＴＡＧ用動作クロックデータに応じたＪＴＡＧ用動作クロックによって、判定した検査データを指定された集積回路に入力する。そして、集積回路ボードは、検査データと、この検査データを入力した集積回路から出力される出力データとを基にして、集積回路の不具合を判定し、判定結果を記憶装置に記憶するので、集積回路の検査を効率よく実行し、検査に要する時間を削減することができる。

ところで、本実施例において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部あるいは一部を公知の方法で自動的に行うこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

以上の実施例を含む実施形態に関し、更に以下の付記を開示する。

（付記１）ＪＴＡＧルートをスター状に接続された複数の集積回路のＪＴＡＧ用動作クロック情報と前記集積回路を検査する検査情報とを各集積回路に対応付けて記憶する回路情報記憶手段と、
前記複数の集積回路の中から検査対象となる集積回路が指定された場合に、前記回路情報記憶手段に記憶された情報に基づいて、指定された集積回路のＪＴＡＧ用動作クロック情報および検査情報を判定し、判定したＪＴＡＧ用動作クロック情報に応じたＪＴＡＧ用動作クロックによって指定された集積回路に前記検査情報を、ＪＴＡＧ機能を利用して入力する入力制御手段と、
前記検査情報と、当該検査情報を入力した集積回路から出力される出力情報とを基にして、集積回路の不具合を判定する不具合判定手段と、
前記不具合判定手段の判定結果を記憶する判定結果記憶手段と、
を備えたことを特徴とするＪＴＡＧ機能付き集積回路ボード。

（付記２）前記入力制御手段は、前記集積回路に対する検査を実行するための条件と、当該条件を満たした場合に検査する集積回路および検査に使用する検査情報とを対応付けたテーブルを記憶し、当該テーブルに基づいて集積回路に検査情報を入力することを特徴とする付記１に記載のＪＴＡＧ機能付き集積回路ボード。

（付記３）前記不具合判定手段は、検査情報と出力情報とを比較することにより、入力した検査情報がそのまま出力情報として出力されるか否かを判定するスキャンテストを実行することを特徴とする付記１または２に記載のＪＴＡＧ機能付き集積回路ボード。

（付記４）前記不具合判定手段は、検査情報と出力情報とを比較することにより、各集積回路が接続されているか否かを判定するネットテストを実行することを特徴とする付記１、２または３に記載のＪＴＡＧ機能付き集積回路ボード。

（付記５）前記回路情報記憶手段は、前記集積回路に書き込む書込情報を更に記憶し、前記入力制御手段は、書込み対象となる集積回路が指定された場合に、指定された集積回路に対応する書込情報を判定し、判定した書込情報を指定された集積回路に書き込むことを特徴とする付記１〜４のいずれか一つに記載のＪＴＡＧ機能付き集積回路ボード。

（付記６）ＪＴＡＧ機能付き集積回路ボードが、
ＪＴＡＧルートをスター状に接続された複数の集積回路のＪＴＡＧ用動作クロック情報と前記集積回路を検査する検査情報とを各集積回路に対応付けて記憶装置に記憶するステップと、
前記複数の集積回路の中から検査対象となる集積回路が指定された場合に、前記記憶装置に記憶された情報に基づいて、指定された集積回路のＪＴＡＧ用動作クロック情報および検査情報を判定し、判定したＪＴＡＧ用動作クロック情報に応じたＪＴＡＧ用動作クロックによって指定された集積回路に前記検査情報を、ＪＴＡＧ機能を利用して入力するステップと、
前記検査情報と、当該検査情報を入力した集積回路から出力される出力情報とを基にして、集積回路の不具合を判定するステップと、
前記集積回路に対する不具合判定の判定結果を記憶装置に記憶するステップと、
を含んだことを特徴とする検査方法。

（付記７）前記集積回路に対する検査を実行するための条件と、当該条件を満たした場合に検査する集積回路および検査に使用する検査情報とを対応付けたテーブルを記憶装置に記憶し、当該テーブルに基づいて集積回路に検査情報を入力することを特徴とする付記６に記載の検査方法。

（付記８）前記集積回路に入力した検査情報と集積回路から出力される出力情報とを比較することにより、入力した検査情報がそのまま出力情報として出力されるか否かを判定するスキャンテストを実行することを特徴とする付記６または７に記載の検査方法。

（付記９）前記集積回路に入力した検査情報と集積回路から出力される出力情報とを比較することにより、各集積回路が接続されているか否かを判定するネットテストを実行することを特徴とする付記６、７または８に記載の検査方法

（付記１０）前記集積回路に書き込む書込情報を更に記憶装置に記憶し、書込み対象となる集積回路が指定された場合に、指定された集積回路に対応する書込情報を判定し、判定した書込情報を指定された集積回路に書き込むことを特徴とする付記６〜９のいずれか一つに記載の検査方法。

本実施例にかかる集積回路ボードの構成を示す機能ブロック図である。 検査情報記憶メモリのデータ構造の一例を示す図である。 クロック情報記憶メモリのデータ構造の一例を示す図である。 判定テーブルのデータ構造の一例を示す図である。 本実施例にかかる集積回路ボードの処理手順を示すフローチャートである。 従来の集積回路の検査方法を説明するための図である。 集積回路を検査する場合の検査データの一例を示す図である。

符号の説明

１１，１２，１３，１４，１５ １１０ａ，１１０ｂ，１１０ｃ，１１０ｄ，１１０ｅ 集積回路
２０ ＰＣ
１００ 集積回路ボード
１２０ 記憶媒体
１２０ａ ログ格納メモリ
１２０ｂ 検査情報記憶メモリ
１２０ｃ クロック情報記憶メモリ
１３０ 発信源
１４０ ＪＴＡＧ起動条件判定部
１５０ ＪＴＡＧ制御部
１５０ａ ＰＣ ＩＦ部
１５０ｂ メモリＩＦ部
１５０ｃ ＥＥＰＲＯＭ ＩＦ部
１５０ｄ 多重部
１５０ｅ ＴＡＰコントローラ制御部
１５０ｆ ＪＴＡＧデータＩＦ部
１６０ ＣＬＫ制御部
１７０ 経路選択部
１８０ 検査結果判定部
１９０ 検査結果外部出力ＩＦ部

Claims (5)

1. ＪＴＡＧルートをスター状に接続された複数の集積回路のＪＴＡＧ用動作クロック情報と前記集積回路を検査する検査情報とを各集積回路に対応付けて記憶する回路情報記憶手段と、
   前記複数の集積回路の中から検査対象となる集積回路が指定された場合に、前記回路情報記憶手段に記憶された情報に基づいて、指定された集積回路のＪＴＡＧ用動作クロック情報および検査情報を判定し、判定したＪＴＡＧ用動作クロック情報に応じたＪＴＡＧ用動作クロックによって指定された集積回路に前記検査情報を、ＪＴＡＧ機能を利用して入力する入力制御手段と、
   前記検査情報と、当該検査情報を入力した集積回路から出力される出力情報とを基にして、集積回路の不具合を判定する不具合判定手段と、
   前記不具合判定手段の判定結果を記憶する判定結果記憶手段と、
   を備えたことを特徴とするＪＴＡＧ機能付き集積回路ボード。
2. 前記入力制御手段は、前記集積回路に対する検査を実行するための条件と、当該条件を満たした場合に検査する集積回路および検査に使用する検査情報とを対応付けたテーブルを記憶し、当該テーブルに基づいて集積回路に検査情報を入力することを特徴とする請求項１に記載のＪＴＡＧ機能付き集積回路ボード。
3. 前記不具合判定手段は、検査情報と出力情報とを比較することにより、入力した検査情報がそのまま出力情報として出力されるか否かを判定するスキャンテストを実行することを特徴とする請求項１または２に記載のＪＴＡＧ機能付き集積回路ボード。
4. 前記不具合判定手段は、検査情報と出力情報とを比較することにより、各集積回路が接続されているか否かを判定するネットテストを実行することを特徴とする請求項１、２または３に記載のＪＴＡＧ機能付き集積回路ボード。
5. 前記回路情報記憶手段は、前記集積回路に書き込む書込情報を更に記憶し、前記入力制御手段は、書込み対象となる集積回路が指定された場合に、指定された集積回路に対応する書込情報を判定し、判定した書込情報を指定された集積回路に書き込むことを特徴とする請求項１〜４のいずれか一つに記載のＪＴＡＧ機能付き集積回路ボード。

Images