JP2010040133A - 半導体メモリ検査装置 - Google Patents
半導体メモリ検査装置 Download PDFInfo
- Publication number
- JP2010040133A JP2010040133A JP2008203771A JP2008203771A JP2010040133A JP 2010040133 A JP2010040133 A JP 2010040133A JP 2008203771 A JP2008203771 A JP 2008203771A JP 2008203771 A JP2008203771 A JP 2008203771A JP 2010040133 A JP2010040133 A JP 2010040133A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- chip
- semiconductor memory
- search condition
- memory inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とするもの。
【選択図】 図1
Description
・「指定したアドレス領域がフェイルになっているチップ」
・「フェイルカウントが○○以上のチップ」
などのように、DUT100のウェハ上のチップすべてを対象として所望の条件と一致するチップを検索するという機能がなかった。
フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、
フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とする。
フェイルビットマップ表示にあたり、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップ部分が他のチップとは異なる表示形態で強調表示されることを特徴とする。
フェイルビットマップ表示にあたり、共通の画面に複数のウェハが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハが他のウェハとは異なる表示形態で強調表示されることを特徴とする。
フェイルビットマップ表示にあたり、共通の画面に複数のウェハロットが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハロットが他のウェハロットとは異なる表示形態で強調表示されることを特徴とする。
前記検索結果が、インターネットやイントラネットを介して関係者に開示されることを特徴とする。
・セルアレイ指定
・アドレス範囲指定
・チップを複数のブロックに分割した場合のブロック指定
などいくつかの項目を用意されていて、ユーザがこれらの条件を設定することにより、検索を開始する。
200 半導体メモリ検査装置
210 検査部
211 検査回路
212 フェイルメモリ(FM)
220 GUI部
221 ウェハビットマップ表示部
222 フェイル情報表示部
223 チップ検索条件設定部
Claims (5)
- フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、
フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とする半導体メモリ検査装置。 - フェイルビットマップ表示にあたり、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップ部分が他のチップとは異なる表示形態で強調表示されることを特徴とする請求項1記載の半導体メモリ検査装置。
- フェイルビットマップ表示にあたり、共通の画面に複数のウェハが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハが他のウェハとは異なる表示形態で強調表示されることを特徴とする請求項1または請求項2記載の半導体メモリ検査装置。
- フェイルビットマップ表示にあたり、共通の画面に複数のウェハロットが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハロットが他のウェハロットとは異なる表示形態で強調表示されることを特徴とする請求項1または請求項2記載の半導体メモリ検査装置。
- 前記検索結果が、ネットワークを介して関係者に開示されることを特徴とする請求項1〜請求項4のいずれかに記載の半導体メモリ検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203771A JP2010040133A (ja) | 2008-08-07 | 2008-08-07 | 半導体メモリ検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203771A JP2010040133A (ja) | 2008-08-07 | 2008-08-07 | 半導体メモリ検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040133A true JP2010040133A (ja) | 2010-02-18 |
Family
ID=42012515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203771A Pending JP2010040133A (ja) | 2008-08-07 | 2008-08-07 | 半導体メモリ検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040133A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9424954B2 (en) | 2013-05-23 | 2016-08-23 | Samsung Electronics Co., Ltd. | Semiconductor package including stacked chips and method of fabricating the same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275696A (ja) * | 1992-03-06 | 1994-09-30 | Hitachi Ltd | 半導体不良解析システムおよびその解析データの圧縮方法 |
JPH07221156A (ja) * | 1994-01-31 | 1995-08-18 | Hitachi Ltd | 半導体の不良解析システムおよび半導体検査装置 |
JPH10104314A (ja) * | 1996-09-27 | 1998-04-24 | Ando Electric Co Ltd | ウェハ不良解析装置 |
JP2000260843A (ja) * | 1999-03-04 | 2000-09-22 | Toshiba Corp | 半導体不良解析システム |
JP2001267389A (ja) * | 2000-03-21 | 2001-09-28 | Hiroshima Nippon Denki Kk | 半導体メモリ生産システム及び半導体メモリ生産方法 |
JP2002170393A (ja) * | 2000-11-28 | 2002-06-14 | Advantest Corp | フェイル解析装置 |
WO2004068414A1 (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Limited | 注目物体の出現位置表示装置 |
JP2007287272A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Ltd | 冗長線所要量算出システムおよびそれを用いた不良解析方法 |
JP2009135151A (ja) * | 2007-11-28 | 2009-06-18 | Renesas Technology Corp | 半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法 |
-
2008
- 2008-08-07 JP JP2008203771A patent/JP2010040133A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275696A (ja) * | 1992-03-06 | 1994-09-30 | Hitachi Ltd | 半導体不良解析システムおよびその解析データの圧縮方法 |
JPH07221156A (ja) * | 1994-01-31 | 1995-08-18 | Hitachi Ltd | 半導体の不良解析システムおよび半導体検査装置 |
JPH10104314A (ja) * | 1996-09-27 | 1998-04-24 | Ando Electric Co Ltd | ウェハ不良解析装置 |
JP2000260843A (ja) * | 1999-03-04 | 2000-09-22 | Toshiba Corp | 半導体不良解析システム |
JP2001267389A (ja) * | 2000-03-21 | 2001-09-28 | Hiroshima Nippon Denki Kk | 半導体メモリ生産システム及び半導体メモリ生産方法 |
JP2002170393A (ja) * | 2000-11-28 | 2002-06-14 | Advantest Corp | フェイル解析装置 |
WO2004068414A1 (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Limited | 注目物体の出現位置表示装置 |
JP2007287272A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Ltd | 冗長線所要量算出システムおよびそれを用いた不良解析方法 |
JP2009135151A (ja) * | 2007-11-28 | 2009-06-18 | Renesas Technology Corp | 半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9424954B2 (en) | 2013-05-23 | 2016-08-23 | Samsung Electronics Co., Ltd. | Semiconductor package including stacked chips and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6080379B2 (ja) | 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム | |
US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
WO2018121184A1 (zh) | 晶圆测试系统 | |
JP4413673B2 (ja) | 不良原因装置特定システム及び不良原因装置特定方法 | |
JP4668059B2 (ja) | 目視検査支援装置、目視検査支援プログラムおよびそのプログラムを記録した記録媒体 | |
KR20020065920A (ko) | 반도체 디바이스에 대한 결함 비트 맵을 디스플레이하기위해 리던던시 데이터를 사용하는 방법 | |
KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
JP2012185895A (ja) | 半導体集積回路、故障診断システム、および、故障診断方法 | |
JP2010040133A (ja) | 半導体メモリ検査装置 | |
JP3572626B2 (ja) | 検査システム、解析ユニット及び電子デバイスの製造方法 | |
JP5067266B2 (ja) | Jtag機能付き集積回路ボード | |
JP2000306964A (ja) | 検査データ処理方法および検査データ処理装置 | |
JP4962444B2 (ja) | 半導体メモリ検査装置 | |
US20130283227A1 (en) | Pattern review tool, recipe making tool, and method of making recipe | |
JP2007316733A (ja) | 修理支援システム、修理支援方法、修理支援プログラムおよび記録媒体 | |
US20060110025A1 (en) | Method for inspecting mask defects | |
JP2003315415A (ja) | 半導体デバイス解析システム | |
Glacet et al. | Embedded SRAM bitmapping and failure analysis for manufacturing yield improvement | |
JP2010249772A (ja) | 欠陥解析装置、欠陥解析プログラム、および欠陥解析方法 | |
JP3742239B2 (ja) | IddQ不良箇所特定方法及びIddQ不良箇所特定装置 | |
JP2003167033A (ja) | テストプログラムのデバッグ方法 | |
US9006003B1 (en) | Method of detecting bitmap failure associated with physical coordinate | |
JP3771074B2 (ja) | 半導体不良解析システムおよび方法 | |
JP5098476B2 (ja) | データ分析支援装置 | |
JP2005317984A (ja) | 検査システム、及び、欠陥解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120920 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |