JP2010040133A - 半導体メモリ検査装置 - Google Patents

半導体メモリ検査装置 Download PDF

Info

Publication number
JP2010040133A
JP2010040133A JP2008203771A JP2008203771A JP2010040133A JP 2010040133 A JP2010040133 A JP 2010040133A JP 2008203771 A JP2008203771 A JP 2008203771A JP 2008203771 A JP2008203771 A JP 2008203771A JP 2010040133 A JP2010040133 A JP 2010040133A
Authority
JP
Japan
Prior art keywords
fail
chip
semiconductor memory
search condition
memory inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008203771A
Other languages
English (en)
Inventor
Atsuko Nogami
敦子 野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008203771A priority Critical patent/JP2010040133A/ja
Publication of JP2010040133A publication Critical patent/JP2010040133A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】所望の条件と一致するフェイルチップを効率よく検索でき、その検索結果を見やすく表示できる半導体メモリ検査装置を提供すること。
【解決手段】フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とするもの。
【選択図】 図1

Description

本発明は、半導体メモリ検査装置に関し、詳しくは、フェイルチップの検索に関するものである。
図3は従来の半導体メモリ検査装置による半導体メモリの検査説明図であり、(A)は検査のブロック図を示し、(B)はフェイルビットマップ表示の一例を示している。
図3(A)において、半導体メモリ検査装置200のうち、検査部210とGUI部220を示している。検査部210の検査回路211は、被検査対象デバイス(以下DUTという)である半導体メモリ100の各記憶セルに対して検査用データの書き込み/読み出しを行って記憶セルの不良の有無を判定し、それらの判定結果はフェイル情報としてフェイルメモリ(以下FMという)212に格納される。
GUI部220は、一連の検査が終了すると、FM212からDUT100であるウェハ上のチップのそれぞれについてフェイルになったアドレス情報を受け取り、ウェハ形状のビットマップデータ(以下ウェハビットマップという)に加工してウェハビットマップ表示部221に図3(B)に示すようなフェイルセルの分布状態を圧縮した複数のパターンとして表示するとともに、フェイル情報表示部222にテキストとして表示する。
たとえばウェハビットマップ表示部221ではウェハビットマップの拡大縮小表示や重ね合わせ表示も行われ、フェイル情報表示部222にはチップごとにフェイルアドレスの検索・フェイル数の取得などの各種テキスト情報が表示される。
特許文献1には、半導体ウェハのメモリセルの不良情報をインターネットやイントラネットを介して開示する構成が開示されている。特許文献2には、フェイルビットマップ同士の重ね合わせ操作の簡略化に関する構成が開示されている。
特開平10−308099 特開平2002−162449
しかし、図3の構成のGUI部220によれば、
・「指定したアドレス領域がフェイルになっているチップ」
・「フェイルカウントが○○以上のチップ」
などのように、DUT100のウェハ上のチップすべてを対象として所望の条件と一致するチップを検索するという機能がなかった。
したがって、ある所望の条件に適合するチップを検索するためには、ユーザ自身がチップのビットマップデータやフェイルアドレスなどを見比べたり、複数のチップを重ね合わせ表示したりして探すしかなく、重ね合わせできるチップの個数にも上限があり、ウェハ全体での検索になるとかなりの時間がかかってしまうという問題があった。
本発明は、このような課題を解決するものであり、その目的は、所望の条件と一致するフェイルチップを効率よく検索でき、その検索結果を見やすく表示できる半導体メモリ検査装置を提供することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、
フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とする。
請求項2記載の発明は、請求項1記載の半導体メモリ検査装置において、
フェイルビットマップ表示にあたり、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップ部分が他のチップとは異なる表示形態で強調表示されることを特徴とする。
請求項3記載の発明は、請求項1または請求項2に記載の半導体メモリ検査装置において、
フェイルビットマップ表示にあたり、共通の画面に複数のウェハが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハが他のウェハとは異なる表示形態で強調表示されることを特徴とする。
請求項4記載の発明は、請求項1または請求項2に記載の半導体メモリ検査装置において、
フェイルビットマップ表示にあたり、共通の画面に複数のウェハロットが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハロットが他のウェハロットとは異なる表示形態で強調表示されることを特徴とする。
請求項1〜請求項4のいずれかに記載の半導体メモリ検査装置において、
前記検索結果が、インターネットやイントラネットを介して関係者に開示されることを特徴とする。
本発明によれば、所望の条件と一致するフェイルチップを効率よく検索でき、その検索結果を見やすく表示できる。
以下、本発明について、図面を用いて詳細に説明する。図1は本発明に基づく半導体メモリ検査装置による半導体メモリの検査説明図であって、(A)は検査のブロック図を示し、(B)はフェイルビットマップ表示の一例を示している。なお、図3と共通する部分には同一符号を付けている。図1において、GUI部220には、図3のウェハビットマップ表示部221とフェイル情報表示部222に加えて、チップ検索条件設定部223が設けられている。
このチップ検索条件設定部223には、検索するチップの条件として、
・セルアレイ指定
・アドレス範囲指定
・チップを複数のブロックに分割した場合のブロック指定
などいくつかの項目を用意されていて、ユーザがこれらの条件を設定することにより、検索を開始する。
設定された検索条件と一致するチップが検索されると、GUI部220は、図1(B)のフェイルビットマップ表示にたとえば太枠のCP1〜CP5で示すように、DUT100の該当するチップの背景を変えたり赤枠で囲むなどして、直観的・視覚的に識別把握できるような表示形態で検索結果を表示する。一方、検索条件と一致するチップが存在しない場合には、その旨のメッセージを表示画面に表示してユーザにチップがないことを知らせる。
図2は、図1のGUI部220における検索結果表示動作の流れを説明するフローチャートである。始めに、GUI部220は、一連の検査が終了すると、FM212からDUT100であるウェハ上のチップのそれぞれについてフェイルになったアドレス情報を含むフェイルデータを受け取る(SP1)。
GUI部220は、取得したフェイルデータに基づき、ウェハ形状のビットマップデータに加工してウェハビットマップ表示部221に図1(B)に示すようなフェイルの形態に応じて異なる複数のパターンとして表示するとともに、フェイル情報表示部222にテキストとして表示する(SP2)。
続いて、チップ検索条件設定部223には、セルアレイ指定や、アドレス範囲指定や、チップを複数のブロックに分割した場合のブロック指定など、所望のチップ検索条件を設定する(SP3)。
GUI部220は、チップ検索条件設定部223に設定されたチップ検索条件に基づいて、検索条件と一致するチップの有無を判断する(SP4)。
設定された検索条件と一致したチップを検索すると、GUI部220は、ウェハビットマップ表示部221に表示されるフェイルビットマップ表示に、たとえば図1(B)に太枠のCP1〜CP5で示すように、検索条件と一致したチップを直観的・視覚的に識別把握できるような表示形態で強調表示する(SP5)。
これに対し、検索条件と一致するチップが存在しない場合は、その旨のメッセージを表示画面に表示するなどしてユーザにチップがないことを知らせる(SP6)。
これにより、ユーザはフェイルチップについて検索したい所望の条件を選択設定するだけで、従来のように多大の時間をかけることなく、自動的にその検索条件に当てはまるチップをウェハ上で直観的・視覚的に識別把握できるように強調表示する表示形態のパターンとして検索結果を得ることができる。
なお、検索条件としては、ウェハ単位やセルアレイ単位を設定してもよい。たとえばウェハ単位で検索を行うことにより、複数の検索対象ウェハの中から、チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハを検索することができる。この場合、共通の画面に複数の検索対象ウェハを表示しておき、フェイルチップ検索条件と一致したチップを含むウェハを、他のウェハとは異なる表示形態で強調表示することにより、ウェハ単位での大局的なフェイルチップの発生状況を的確に把握することができる。
また、検索条件をウェハのロット単位に設定することにより、特定のフェイルチップの発生状況をロット固有の特異性の有無として解析することもできる。
さらに、このような検索結果を、インターネットやイントラネットなどのネットワークを介して複数の関係者が必要に応じて見られるようにしてもよい。これにより、たとえば半導体メモリの生産部署と開発部署と品質管理部署など、海外を含む遠隔地であっても検索結果を共有することができ、各部署の視点から不具合を発見したり対策を見出した場合に迅速に意見交換を行って最適な対応処置をすることができる。
以上説明したように、本発明によれば、所望の条件と一致するフェイルチップを効率よく検索でき、その検索結果を見やすく表示できる半導体メモリ検査装置が実現でき、半導体メモリのフェイル解析作業を効率よく行える。
本発明に基づく半導体メモリ検査装置による半導体メモリの検査説明図である。 図1のGUI部220における検索結果表示動作の流れを説明するフローチャートである。 従来の半導体メモリ検査装置による半導体メモリの検査説明図である。
符号の説明
100 被検査対象デバイス(DUT)
200 半導体メモリ検査装置
210 検査部
211 検査回路
212 フェイルメモリ(FM)
220 GUI部
221 ウェハビットマップ表示部
222 フェイル情報表示部
223 チップ検索条件設定部

Claims (5)

  1. フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、
    フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とする半導体メモリ検査装置。
  2. フェイルビットマップ表示にあたり、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップ部分が他のチップとは異なる表示形態で強調表示されることを特徴とする請求項1記載の半導体メモリ検査装置。
  3. フェイルビットマップ表示にあたり、共通の画面に複数のウェハが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハが他のウェハとは異なる表示形態で強調表示されることを特徴とする請求項1または請求項2記載の半導体メモリ検査装置。
  4. フェイルビットマップ表示にあたり、共通の画面に複数のウェハロットが表示され、前記チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハロットが他のウェハロットとは異なる表示形態で強調表示されることを特徴とする請求項1または請求項2記載の半導体メモリ検査装置。
  5. 前記検索結果が、ネットワークを介して関係者に開示されることを特徴とする請求項1〜請求項4のいずれかに記載の半導体メモリ検査装置。
JP2008203771A 2008-08-07 2008-08-07 半導体メモリ検査装置 Pending JP2010040133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008203771A JP2010040133A (ja) 2008-08-07 2008-08-07 半導体メモリ検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008203771A JP2010040133A (ja) 2008-08-07 2008-08-07 半導体メモリ検査装置

Publications (1)

Publication Number Publication Date
JP2010040133A true JP2010040133A (ja) 2010-02-18

Family

ID=42012515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008203771A Pending JP2010040133A (ja) 2008-08-07 2008-08-07 半導体メモリ検査装置

Country Status (1)

Country Link
JP (1) JP2010040133A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9424954B2 (en) 2013-05-23 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor package including stacked chips and method of fabricating the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275696A (ja) * 1992-03-06 1994-09-30 Hitachi Ltd 半導体不良解析システムおよびその解析データの圧縮方法
JPH07221156A (ja) * 1994-01-31 1995-08-18 Hitachi Ltd 半導体の不良解析システムおよび半導体検査装置
JPH10104314A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd ウェハ不良解析装置
JP2000260843A (ja) * 1999-03-04 2000-09-22 Toshiba Corp 半導体不良解析システム
JP2001267389A (ja) * 2000-03-21 2001-09-28 Hiroshima Nippon Denki Kk 半導体メモリ生産システム及び半導体メモリ生産方法
JP2002170393A (ja) * 2000-11-28 2002-06-14 Advantest Corp フェイル解析装置
WO2004068414A1 (ja) * 2003-01-27 2004-08-12 Fujitsu Limited 注目物体の出現位置表示装置
JP2007287272A (ja) * 2006-04-19 2007-11-01 Hitachi Ltd 冗長線所要量算出システムおよびそれを用いた不良解析方法
JP2009135151A (ja) * 2007-11-28 2009-06-18 Renesas Technology Corp 半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275696A (ja) * 1992-03-06 1994-09-30 Hitachi Ltd 半導体不良解析システムおよびその解析データの圧縮方法
JPH07221156A (ja) * 1994-01-31 1995-08-18 Hitachi Ltd 半導体の不良解析システムおよび半導体検査装置
JPH10104314A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd ウェハ不良解析装置
JP2000260843A (ja) * 1999-03-04 2000-09-22 Toshiba Corp 半導体不良解析システム
JP2001267389A (ja) * 2000-03-21 2001-09-28 Hiroshima Nippon Denki Kk 半導体メモリ生産システム及び半導体メモリ生産方法
JP2002170393A (ja) * 2000-11-28 2002-06-14 Advantest Corp フェイル解析装置
WO2004068414A1 (ja) * 2003-01-27 2004-08-12 Fujitsu Limited 注目物体の出現位置表示装置
JP2007287272A (ja) * 2006-04-19 2007-11-01 Hitachi Ltd 冗長線所要量算出システムおよびそれを用いた不良解析方法
JP2009135151A (ja) * 2007-11-28 2009-06-18 Renesas Technology Corp 半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9424954B2 (en) 2013-05-23 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor package including stacked chips and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP6080379B2 (ja) 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
US8037376B2 (en) On-chip failure analysis circuit and on-chip failure analysis method
WO2018121184A1 (zh) 晶圆测试系统
JP4413673B2 (ja) 不良原因装置特定システム及び不良原因装置特定方法
JP4668059B2 (ja) 目視検査支援装置、目視検査支援プログラムおよびそのプログラムを記録した記録媒体
KR20020065920A (ko) 반도체 디바이스에 대한 결함 비트 맵을 디스플레이하기위해 리던던시 데이터를 사용하는 방법
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
JP2012185895A (ja) 半導体集積回路、故障診断システム、および、故障診断方法
JP2010040133A (ja) 半導体メモリ検査装置
JP3572626B2 (ja) 検査システム、解析ユニット及び電子デバイスの製造方法
JP5067266B2 (ja) Jtag機能付き集積回路ボード
JP2000306964A (ja) 検査データ処理方法および検査データ処理装置
JP4962444B2 (ja) 半導体メモリ検査装置
US20130283227A1 (en) Pattern review tool, recipe making tool, and method of making recipe
JP2007316733A (ja) 修理支援システム、修理支援方法、修理支援プログラムおよび記録媒体
US20060110025A1 (en) Method for inspecting mask defects
JP2003315415A (ja) 半導体デバイス解析システム
Glacet et al. Embedded SRAM bitmapping and failure analysis for manufacturing yield improvement
JP2010249772A (ja) 欠陥解析装置、欠陥解析プログラム、および欠陥解析方法
JP3742239B2 (ja) IddQ不良箇所特定方法及びIddQ不良箇所特定装置
JP2003167033A (ja) テストプログラムのデバッグ方法
US9006003B1 (en) Method of detecting bitmap failure associated with physical coordinate
JP3771074B2 (ja) 半導体不良解析システムおよび方法
JP5098476B2 (ja) データ分析支援装置
JP2005317984A (ja) 検査システム、及び、欠陥解析装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205