WO2018121184A1 - 晶圆测试系统 - Google Patents

晶圆测试系统 Download PDF

Info

Publication number
WO2018121184A1
WO2018121184A1 PCT/CN2017/114373 CN2017114373W WO2018121184A1 WO 2018121184 A1 WO2018121184 A1 WO 2018121184A1 CN 2017114373 W CN2017114373 W CN 2017114373W WO 2018121184 A1 WO2018121184 A1 WO 2018121184A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
wafer
display
unit
data
Prior art date
Application number
PCT/CN2017/114373
Other languages
English (en)
French (fr)
Inventor
罗斌
张志勇
祁建华
王锦
凌俭波
Original Assignee
上海华岭集成电路技术股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海华岭集成电路技术股份有限公司 filed Critical 上海华岭集成电路技术股份有限公司
Priority to GB1819585.9A priority Critical patent/GB2567968A/en
Publication of WO2018121184A1 publication Critical patent/WO2018121184A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Definitions

  • the present invention relates to the field of integrated circuit technology, and in particular to a wafer testing system.
  • the main purpose of wafer testing is to perform electrical functional testing on the chips in the wafer, screen out the defective chips, and classify the unqualified products according to the type of electrical defects, and provide them to the wafer manufacturer for data analysis and process improvement.
  • one way is to represent the different failure types of the corresponding chip by color, such as green for all passes, red for contact failure, yellow for functional failure, etc., and finally reflected in the drawn wafer.
  • color such as green for all passes, red for contact failure, yellow for functional failure, etc.
  • All of the above methods have a common problem, that is, only the chip corresponding to the two-dimensional image of the wafer is tested, and the failure type can be known at most, but which one of the tests fails, and the test value is Specific information such as how much difference from the design standard can not be obtained intuitively. To get this specific information, it is very inconvenient to search from a large number of test records.
  • the present invention provides a wafer testing system.
  • the invention provides a wafer testing system comprising a testing unit, a control unit, a data storage unit and a display and interaction unit; the testing unit is configured to test a wafer and store test data in the data storage unit
  • the control unit receives instructions according to the display and interaction unit, Extracting test data of the specified test wafer from the data storage unit, and controlling the display and interaction unit to display the specific test data of the specified test wafer through a two-dimensional image according to the specified display mode.
  • the specific test data is a specific test value of a specified test item.
  • the display mode of the display and interaction unit includes: displaying, on each chip image on the two-dimensional image corresponding to the specified test wafer, a specific test value of the specified test item of the specified test wafer. .
  • the display mode of the display and interaction unit includes: displaying a specified color on each chip image on the two-dimensional image corresponding to the specified test wafer to represent a corresponding chip test of the specified test wafer Passing or testing fails, and when the display and interaction unit detects a tap on the specified chip image, information of all test items of the chip corresponding to the specified chip image is displayed.
  • the display mode of the display and the interaction unit includes: the control unit superimposes the two-dimensional images of the plurality of test wafers of the same type, and the same coordinate chip of all the same test wafers fails to pass the test.
  • the coordinate chip displays the specified color.
  • the wafer testing system further includes a data processing unit, the data processing unit is configured to format the test data, and store the sorted test data in the data storage unit.
  • the data processed by the data processing unit includes the following information: test item type, test wafer batch number, wafer number, test start time, test end time, test item maximum and minimum limits, specific The coordinates of the chip and the specific test values of the specified test items.
  • the test unit is a wafer acceptance test machine.
  • the test unit is a chip probe test machine.
  • the display and interaction unit includes a display, a mouse, and a keyboard.
  • the display and interaction unit includes a touch screen.
  • the data storage unit is a server.
  • the data storage unit includes a working storage unit and a backup storage unit, where the working storage unit is used for normal data storage exchange, and the backup storage unit backs up data of the working storage unit in real time.
  • the control unit extracts test data of the specified test wafer from the data storage unit according to the instruction received by the display and the interaction unit, and controls the display and interaction unit to pass a two-dimensional according to the specified display mode.
  • the image shows the specific test data of the specified test wafer.
  • the test data of the wafer can be visually displayed on the display and interaction unit, eliminating the cumbersome steps of searching from the massive test data and improving the efficiency of data analysis.
  • Embodiment 1 is an intention of a wafer testing system according to Embodiment 1 of the present invention.
  • FIG. 2 is a schematic diagram of a display wafer image of a wafer testing system according to Embodiment 1 of the present invention
  • FIG. 3 is a schematic diagram of a display wafer image of a wafer testing system according to Embodiment 2 of the present invention.
  • the present invention provides a wafer testing system, as shown in FIG. 1, including a testing unit 101, a control unit 102, a data storage unit 103, and a display and interaction unit 105; the testing unit 101 is used to test a wafer, And storing test data in the data storage unit 103; the control unit 102 extracts test data of the specified test wafer from the data storage unit 103 according to the instruction received by the display and interaction unit 105, and controls the display and interaction unit.
  • 105 displays the specific test data of the specified test wafer through a two-dimensional image according to the specified display mode.
  • the wafer testing system of this embodiment further includes a data processing unit 104 that formats the test data in the data storage unit 103 and stores the collated test data in the data storage unit 103.
  • the collated test data includes the following information: test item type, test wafer batch number, wafer number, test start time, test end time, test item maximum and minimum limits, specific chip coordinates, and specified test The specific test value of the project. It can be understood that the collated data can cover the data before the collation; the collated data can also be stored in the unstored area of the data storage unit 103.
  • the data processing unit 104 of this embodiment is a server. It can be understood that the processing unit can also be a single chip microcomputer.
  • the test unit 101 of this embodiment is a wafer acceptance test machine. It can be understood that the test unit 101 can also be a chip probe test machine.
  • the data storage unit 103 is a server. Specifically, it may include a work server and a backup server. The work server is used for normal data storage and exchange, and the backup server backs up data in the work server in real time. It can be understood that the storage unit may also only include a working server, and the storage unit may also be a flash memory, a hard disk, or the like.
  • the test unit 101 and the storage unit can be connected by wire or wirelessly, for example, by means of data lines, wifi, Bluetooth, etc., and the test data of the test unit 101 is transmitted and stored in the storage unit.
  • the display and interaction unit 105 of this embodiment includes a display screen, a keyboard and a mouse, and the control unit 102 is a computer host.
  • the display and interaction unit 105 inputs commands through the keyboard and the mouse, and the control unit 102 can extract test data of all the chips in the specified test item from the database of the data storage unit 103 according to the instruction, and control the display and interaction unit 105. display.
  • the display and interaction unit 105 can also be a touch screen, and the control unit 102 can also have other options, such as a server.
  • the display mode of the embodiment is: drawing a two-dimensional image 201 corresponding to the test wafer on the screen, and the chip passing coordinates of the test wafer are in one-to-one correspondence with the chip image 202 in the two-dimensional image.
  • the test data of all the chips of the test wafer contains its coordinate values, and the specific test data of the specified test item is directly displayed on the chip image 202 of the corresponding coordinates (the number 1 in the figure is the specific test data).
  • Other areas of the screen that display other test information for the test wafer, such as wafer lot number, wafer number, test start time, test end time, test item name, test item maximum and minimum limits, etc. Multiple.
  • the coordinate origin is the intersection of the X axis and the Y axis. It can be understood that the coordinate origin can also select other points, and the coordinates of the chip can be changed accordingly.
  • the difference between this embodiment and the first embodiment is that the display mode is different from that of the interaction unit 105.
  • a two-dimensional image 301 corresponding to the test wafer is drawn on the screen, and the chip passing coordinates of the test wafer are in one-to-one correspondence with the chip image 302 in the two-dimensional image.
  • the corresponding chip image 302 is displayed in green; if the chip test fails, the corresponding chip image 302 is displayed in red.
  • This display mode does not select the specified item.
  • the control unit 102 determines that the chip is not tested, and controls the display and interaction unit to display red in the chip image 302. It will be appreciated that other different colors may be used to represent the pass and fail of the chip test.
  • the control unit 102 performs data extraction by using the test wafer number and the coordinates of the click chip as keywords, and displays all the information in the display format in the display and interaction unit 105.
  • the test data may include a wafer lot number, a wafer number, a click chip coordinate, a click start time of the click chip, a test end time of the click chip, a yield analysis of the test wafer, a test item name, and a test item parameter value. , test project maximum and minimum limits, etc.
  • the information displayed by the click chip can be classified and displayed according to the chip coordinates and the test item, and the display is more clear; when the display and interaction unit 105 is a touch screen, directly clicking the chip image 302 has the same effect as the mouse click. .
  • the display mode of the display and interaction unit 105 is that the control unit 102 superimposes two-dimensional images of a plurality of test wafers of the same type, and the same coordinate chip of all the test wafers is If the test fails, the coordinate chip displays the specified color.
  • This display mode allows quick analysis of the common failure pattern of the wafer to determine the cause of the failure of the test wafer.
  • the chip image is clicked by the mouse, the test information of all the test items of the same type of test wafer and the chip corresponding to the click chip image can also be displayed.
  • the control unit extracts test data of the specified test wafer from the data storage unit according to the instruction received by the display and the interaction unit, and controls the display and interaction unit to pass a two-dimensional according to the specified display mode.
  • the image shows the specific test data of the specified test wafer, and the test data of the wafer can be visually displayed on the display and interaction unit, eliminating the need for massive testing.
  • the cumbersome steps in the data search improve the efficiency of data analysis.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种晶圆测试系统，包括测试单元（101）、控制单元（102）、数据存储单元（103）和显示与交互单元（105）；测试单元（101）用于对晶圆进行测试，并将测试数据存储于数据存储单元（103）；控制单元（102）根据显示与交互单元（105）接收的指令，从数据存储单元（103）中提取指定的测试晶圆的测试数据，并控制显示与交互单元（105）按照指定显示模式通过一二维图像（201,301）显示指定的测试晶圆的具体测试数据。晶圆测试系统解决了传统晶圆测试系统无法方便地获取晶圆测试的具体测试信息的问题。

Description

晶圆测试系统 技术领域
本发明涉及集成电路技术领域，具体涉及一种晶圆测试系统。
背景技术
晶圆测试的主要目的是对晶圆中的芯片进行电气功能测试，把不良芯片筛选出来，同时按照电性不良类型把不合格的产品分类,提供给晶圆制造厂进行数据分析以及工艺改进。
目前，集成电路晶圆产业化测试中，一种方式是通过颜色来代表对应芯片不同的失效类型，如绿色为全部通过，红色为接触失效，黄色为功能失效等，最后反映在绘制的晶圆的二维图像上；另一种方式，直接采用绿色为对应芯片测试通过，红色为对应芯片测试未通过，最后反映在绘制的晶圆的二维图像上。
以上方法都存在共同的问题，即，只能看出晶圆的二维图像对应的芯片是否测试通过，最多能了解其失效类型，但是具体是哪一项测试未通过、其测试值是多少、与设计标准相差多少等具体的信息均无法直观地获得。若要获得这些具体信息，需从海量的测试记录中进行查找，十分不便。
发明内容
为解决传统晶圆测试系统无法方便地获取晶圆测试的具体测试信息的问题，本发明提供了一种晶圆测试系统。
本发明提供了一种晶圆测试系统，包括测试单元、控制单元、数据存储单元和显示与交互单元；所述测试单元用于对晶圆进行测试，并将测试数据存储于所述数据存储单元；所述控制单元根据显示与交互单元接收的指令， 从数据存储单元中提取指定的测试晶圆的测试数据，并控制显示与交互单元按照指定显示模式通过一二维图像显示该指定的测试晶圆的具体测试数据。
可选的，所述具体测试数据是指定测试项目的具体测试值。
可选的，所述显示与交互单元的显示模式包括：在与指定的测试晶圆对应的二维图像上的每个芯片图像上，显示该指定的测试晶圆的指定测试项目的具体测试值。
可选的，所述显示与交互单元的显示模式包括：在与指定的测试晶圆对应的二维图像上的每个芯片图像上，显示指定颜色以代表该指定的测试晶圆的对应芯片测试通过或者测试未通过，以及当所述显示与交互单元检测到对指定的芯片图像的点触时，显示出指定的芯片图像对应的芯片的所有测试项目的信息。
可选的，所述显示与交互单元的显示模式包括：所述控制单元将多个同类测试晶圆的二维图像进行叠加处理，所有同类测试晶圆的同一坐标芯片均测试未通过，则此坐标芯片显示指定颜色。
可选的，所述晶圆测试系统还包括一数据处理单元，所述数据处理单元用于对测试数据进行格式整理，并将整理后的测试数据存储于数据存储单元。
可选的，所述数据处理单元整理后的测试数据，包含如下信息：测试项目类型、测试晶圆的批号、晶圆编号、测试开始时间、测试结束时间、测试项目最高和最低限值、具体芯片的坐标以及指定测试项目的具体测试值。
可选的，所述测试单元为晶圆允收测试机台。
可选的，所述测试单元为芯片探针测试机台。
可选的，所述显示与交互单元包括显示器、鼠标和键盘。
可选的，所述显示与交互单元包括一触摸屏。
可选的，所述数据存储单元为服务器。
可选的，所述数据存储单元包括工作存储单元和备份存储单元，所述工作存储单元用于正常的数据存储交换，所述备份存储单元实时备份工作存储单元的数据。
采用本发明提供的晶圆测试系统，控制单元根据显示与交互单元接收的指令，从数据存储单元中提取指定的测试晶圆的测试数据，并控制显示与交互单元按照指定显示模式通过一二维图像显示该指定的测试晶圆的具体测试数据，晶圆的测试数据能直观的显示于显示与交互单元，免去了从海量测试数据中查找的繁琐步骤，提高了数据分析效率。
附图说明
图1是本发明实施例一提供的晶圆测试系统的意图；
图2是本发明实施例一提供的晶圆测试系统的显示晶圆图像示意图；
图3是本发明实施例二提供的晶圆测试系统的显示晶圆图像示意图；
附图标记列表：
101-测试单元
102-控制单元
103-数据存储单元
104-数据处理单元
105-显示与交互单元
201、301-测试晶圆对应的二维图像
202、302-芯片图像
具体实施方式
以下结合附图和具体实施例对本发明提出的晶圆测试系统进行详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的 是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
<实施例一>
本发明提供了一种晶圆测试系统，如图1所示，包括测试单元101、控制单元102、数据存储单元103和显示与交互单元105；所述测试单元101用于对晶圆进行测试，并将测试数据存储于所述数据存储单元103；所述控制单元102根据显示与交互单元105接收的指令，从数据存储单元103中提取指定的测试晶圆的测试数据，并控制显示与交互单元105按照指定显示模式通过一二维图像显示该指定的测试晶圆的具体测试数据。
本实施例的晶圆测试系统还包括一数据处理单元104，所述数据处理单元104对数据存储单元103中的测试数据进行格式整理，并将整理后的测试数据存储于数据存储单元103。具体的，整理后的测试数据，包含如下信息：测试项目类型、测试晶圆的批号、晶圆编号、测试开始时间、测试结束时间、测试项目最高和最低限值、具体芯片的坐标以及指定测试项目的具体测试值。可以理解的是，整理后的数据可以覆盖整理前的数据；整理后的数据也可存于数据存储单元103的未存储区域。本实施例的数据处理单元104为一服务器，可以理解的是，所述处理单元也可为一单片机。
本实施例的测试单元101为晶圆允收测试机台，可以理解的是，测试单元101也可以是芯片探针测试机台。数据存储单元103为一服务器，具体的，可以包括工作服务器和备份服务器，工作服务器用于正常的数据存储与交换，所述备份服务器实时备份工作服务器中的数据。可以理解的是，存储单元也可仅包括工作服务器，存储单元也可为闪存、硬盘等。测试单元101与存储单元可通过有线或者无线方式连接，比如，通过数据线、wifi、蓝牙等方式进行连接，测试单元101的测试数据传输并存储于存储单元。
本实施例的显示与交互单元105包括显示屏、键盘和鼠标，控制单元102为一电脑主机。显示与交互单元105通过键盘和鼠标输入指令，控制单元102可以根据指令从数据存储单元103的数据库中提取指定测试项目中，指定晶圆的所有芯片的测试数据，并控制显示与交互单元105进行显示。可以理解的是，显示与交互单元105也可以是触控屏，控制单元102也可以有其它选择，例如一服务器。
如图2所示，本实施例显示模式是，在屏幕上绘制一与测试晶圆对应的二维图像201，测试晶圆的芯片通过坐标与二维图像中的芯片图像202进行一一对应，测试晶圆的所有芯片的测试数据包含其坐标值，指定测试项目的具体的测试数据直接显示在对应坐标的芯片图像202上(图中数字1即为具体的测试数据)。屏幕的其它区域，可显示此测试晶圆的其它测试信息，如晶圆批号、晶圆编号、测试开始时间、测试结束时间、测试项目名称、测试项目最高和最低限值等中的一项或多项。本实施例中，坐标原点为X轴与Y轴的交点，可以理解的是坐标原点也可选择其它点，芯片的坐标随之改变即可。
<实施例二>
本实施例与实施例一的区别在于，显示与交互单元105的显示模式不同。
如图3所示，本实施例显示模式是，在屏幕上绘制一与测试晶圆对应的二维图像301，测试晶圆的芯片通过坐标与二维图像中的芯片图像302进行一一对应，芯片测试通过，则对应的芯片图像302显示为绿色；芯片测试未通过，则对应的芯片图像302显示为红色。此显示模式不用选择指定项目，只要有一项测试项目未通过，则控制单元102判断此芯片为测试未通过，并控制显示与交互单元在此芯片图像302显示红色。可以理解的是，可以用其它不同颜色代表芯片测试通过和未通过。当然为了直观表达出具体的芯片失效 类型，也可为不同的失效类型指定具体颜色，再表达在测试晶圆的二维图像上。
进一步，当采用鼠标点击测试晶圆对应的二维图像301的某一芯片图像302时，屏幕上会显示出点击的芯片图像302对应的芯片的所有测试项目的测试数据。具体过程为，控制单元102以测试晶圆编号和点击芯片的坐标为关键词进行数据提取，并将所有信息按预订格式显示于显示与交互单元105。具体的，测试数据可以包括晶圆批号、晶圆编号、点击芯片的坐标、点击芯片的测试开始时间、点击芯片的测试结束时间、测试晶圆的良率分析、测试项目名称、测试项目参数值、测试项目的最高和最低限值等。可以理解的是，点击芯片显示的信息可以按照芯片坐标和测试项目进行分类显示，显示会更加清晰；当显示与交互单元105为触控屏时，直接点击芯片图像302与鼠标点击有同样的作用。
<实施例三>
本实施例与实施例二的区别在于，所述显示与交互单元105的显示模式为，控制单元102将多个同类测试晶圆的二维图像进行叠加处理，所有测试晶圆的同一坐标芯片均测试未通过，则此坐标芯片显示指定颜色。此种显示模式可以快速分析出晶圆的共同失效图形，以便确定测试晶圆的失效原因。通过鼠标点击芯片图像时，也可显示多个同类测试晶圆同与点击芯片图像对应的芯片的所有测试项目的测试信息。
采用本发明提供的晶圆测试系统，控制单元根据显示与交互单元接收的指令，从数据存储单元中提取指定的测试晶圆的测试数据，并控制显示与交互单元按照指定显示模式通过一二维图像显示该指定的测试晶圆的具体测试数据，晶圆的测试数据能直观的显示于显示与交互单元，免去了从海量测试 数据中查找的繁琐步骤，提高了数据分析效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

  1. 一种晶圆测试系统，其特征在于，包括测试单元、控制单元、数据存储单元和显示与交互单元；所述测试单元用于对晶圆进行测试，并将测试数据存储于所述数据存储单元；所述控制单元根据显示与交互单元接收的指令，从数据存储单元中提取指定的测试晶圆的测试数据，并控制显示与交互单元按照指定显示模式通过一二维图像显示该指定的测试晶圆的具体测试数据。
  2. 如权利要求1所述晶圆测试系统，其特征在于，所述具体测试数据是指定测试项目的具体测试值。
  3. 如权利要求2所述晶圆测试系统，其特征在于，所述显示与交互单元的显示模式包括：在与指定的测试晶圆对应的二维图像上的每个芯片图像上，显示该指定的测试晶圆的指定测试项目的具体测试值。
  4. 如权利要求2所述晶圆测试系统，其特征在于，所述显示与交互单元的显示模式包括：在与指定的测试晶圆对应的二维图像上的每个芯片图像上，显示指定颜色以代表该指定的测试晶圆的对应芯片测试通过或者测试未通过，以及当所述显示与交互单元检测到对指定的芯片图像的点触时，显示出指定的芯片图像对应的芯片的所有测试项目的信息。
  5. 如权利要求2所述晶圆测试系统，其特征在于，所述显示与交互单元的显示模式包括：所述控制单元将多个同类测试晶圆的二维图像进行叠加处理，所有同类测试晶圆的同一坐标芯片均测试未通过，则此坐标芯片显示指定颜色。
  6. 如权利要求1～5中任意一项所述的晶圆测试系统，其特征在于，还包括一数据处理单元，所述数据处理单元用于对测试数据进行格式整理，并将整理后的测试数据存储于数据存储单元。
  7. 如权利要求6晶圆测试系统，其特征在于，所述数据处理单元整理后的测试数据，包含如下信息：测试项目类型、测试晶圆的批号、晶圆编号、测试开始时间、测试结束时间、测试项目最高和最低限值、具体芯片的坐标以及指定测试项目的具体测试值。
  8. 如权利要求1～5中任意一项所述的晶圆测试系统，其特征在于，所述测试单元为晶圆允收测试机台。
  9. 如权利要求1～5中任意一项所述的晶圆测试系统，其特征在于，所述测试单元为芯片探针测试机台。
  10. 如权利要求1～5中任意一项所述的晶圆测试系统，其特征在于，所述显示与交互单元包括显示器、鼠标和键盘。
  11. 如权利要求1～5中任意一项所述的晶圆测试系统，其特征在于，所述显示与交互单元包括一触摸屏。
  12. 如权利要求1～5中任意一项所述的晶圆测试系统，其特征在于，所述数据存储单元为服务器。
  13. 如权利要求1～5中任意一项所述的晶圆测试系统，其特征在于，所述数据存储单元包括工作存储单元和备份存储单元，所述工作存储单元用于正常的数据存储交换，所述备份存储单元实时备份工作存储单元的数据。
PCT/CN2017/114373 2016-12-30 2017-12-04 晶圆测试系统 WO2018121184A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
GB1819585.9A GB2567968A (en) 2016-12-30 2017-12-04 Wafer test system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611264465.3A CN106597261A (zh) 2016-12-30 2016-12-30 晶圆测试系统
CN201611264465.3 2016-12-30

Publications (1)

Publication Number Publication Date
WO2018121184A1 true WO2018121184A1 (zh) 2018-07-05

Family

ID=58581651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/114373 WO2018121184A1 (zh) 2016-12-30 2017-12-04 晶圆测试系统

Country Status (3)

Country Link
CN (1) CN106597261A (zh)
GB (1) GB2567968A (zh)
WO (1) WO2018121184A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106597261A (zh) * 2016-12-30 2017-04-26 上海华岭集成电路技术股份有限公司 晶圆测试系统
CN108400100A (zh) * 2018-02-27 2018-08-14 上海华岭集成电路技术股份有限公司 一种晶圆测试参数设置方法
CN110879931B (zh) * 2018-09-05 2022-04-05 长鑫存储技术有限公司 可视化的存储器芯片修补分析程式检验方法和装置
CN110967609B (zh) * 2018-09-29 2022-02-08 合肥晶合集成电路股份有限公司 一种监测系统及监测方法
CN110146798B (zh) * 2019-03-29 2021-04-09 福建省福联集成电路有限公司 一种对失效芯粒的自动分析方法及系统
CN110579702A (zh) * 2019-09-20 2019-12-17 紫光宏茂微电子(上海)有限公司 一种用于芯片测试的显示方法、装置、存储介质及终端
CN111983412B (zh) * 2020-07-21 2021-12-31 深圳米飞泰克科技有限公司 监控系统、监控方法、监控终端及存储介质
CN112612755B (zh) * 2020-12-03 2023-05-26 海光信息技术股份有限公司 一种芯片测试信息展示方法、装置、电子设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435928A (en) * 1987-07-30 1989-02-07 Tokyo Electron Ltd Semiconductor inspection device
US20040001096A1 (en) * 2002-06-26 2004-01-01 Hiroshi Tamura Data analysis apparatus
US7319935B2 (en) * 2003-02-12 2008-01-15 Micron Technology, Inc. System and method for analyzing electrical failure data
CN201637795U (zh) * 2010-03-22 2010-11-17 华润赛美科微电子(深圳)有限公司 探针台测试系统及探针台测试显示装置
CN202939275U (zh) * 2012-10-15 2013-05-15 深圳安博电子有限公司 晶圆ic测试设备
CN104597392A (zh) * 2015-01-09 2015-05-06 上海华岭集成电路技术股份有限公司 测试数据深度溯源的方法
CN105067984A (zh) * 2015-07-16 2015-11-18 无锡中微腾芯电子有限公司 利用测试数据恢复tsk系列探针台map的方法
CN106597261A (zh) * 2016-12-30 2017-04-26 上海华岭集成电路技术股份有限公司 晶圆测试系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892686A (en) * 1995-12-05 1999-04-06 Tokyo Electron Limited Wafer prober system
US7738693B2 (en) * 2002-12-24 2010-06-15 Lam Research Corporation User interface for wafer data analysis and visualization
US7991574B2 (en) * 2008-01-29 2011-08-02 International Business Machines Corporation Techniques for filtering systematic differences from wafer evaluation parameters
CN102135768A (zh) * 2010-12-21 2011-07-27 上海华岭集成电路技术股份有限公司 探针测试实时监控系统
CN102520332B (zh) * 2011-12-15 2014-12-31 无锡中星微电子有限公司 晶圆测试装置及方法
CN103199041B (zh) * 2013-03-14 2015-07-22 上海华力微电子有限公司 晶圆允收测试程式的管理系统及其应用方法
TW201546468A (zh) * 2014-06-11 2015-12-16 Signality System Engineering Co Ltd 晶圓測試數據圖形化判讀系統
CN105470158A (zh) * 2014-10-31 2016-04-06 华润赛美科微电子(深圳)有限公司 晶圆测试探针台及其测试方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435928A (en) * 1987-07-30 1989-02-07 Tokyo Electron Ltd Semiconductor inspection device
US20040001096A1 (en) * 2002-06-26 2004-01-01 Hiroshi Tamura Data analysis apparatus
US7319935B2 (en) * 2003-02-12 2008-01-15 Micron Technology, Inc. System and method for analyzing electrical failure data
CN201637795U (zh) * 2010-03-22 2010-11-17 华润赛美科微电子(深圳)有限公司 探针台测试系统及探针台测试显示装置
CN202939275U (zh) * 2012-10-15 2013-05-15 深圳安博电子有限公司 晶圆ic测试设备
CN104597392A (zh) * 2015-01-09 2015-05-06 上海华岭集成电路技术股份有限公司 测试数据深度溯源的方法
CN105067984A (zh) * 2015-07-16 2015-11-18 无锡中微腾芯电子有限公司 利用测试数据恢复tsk系列探针台map的方法
CN106597261A (zh) * 2016-12-30 2017-04-26 上海华岭集成电路技术股份有限公司 晶圆测试系统

Also Published As

Publication number Publication date
GB201819585D0 (en) 2019-01-16
GB2567968A (en) 2019-05-01
CN106597261A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
WO2018121184A1 (zh) 晶圆测试系统
US9881365B2 (en) Semiconductor defect categorization device and program for semiconductor defect categorization device
US20090304259A1 (en) System for Specifying Equipment Causing Failure
JP2006506816A (ja) 欠陥分析器
US20140177940A1 (en) Recipe generation apparatus, inspection support apparatus, inspection system, and recording media
JP7393833B2 (ja) ユーザ入力に基づいて生成された人工知能モデルを使用し、仮想欠陥画像を生成するためのコンピュータプログラム、方法、及び装置
US11009544B2 (en) Inspection system, wafer map display, wafer map display method, and computer program
CN104916559A (zh) 结合实体坐标的位失效侦测方法
CN111693089A (zh) 装配线的产品质量控制方法、装置、设备及存储介质
JP2010165876A (ja) 欠陥関連付け装置、基板検査システム、および欠陥関連付け方法
US20220164937A1 (en) Manufacturing management method
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
CN103531498A (zh) 晶圆缺陷分析系统
WO2018228001A1 (zh) 电子装置、信息查询控制方法和计算机可读存储介质
JP2008108815A (ja) 不良原因設備特定システム
US20220139744A1 (en) Wafer defect analysis method and system, device and medium
TW201546468A (zh) 晶圓測試數據圖形化判讀系統
JP2009071230A (ja) 欠陥分布解析システム、方法およびプログラム
KR101635054B1 (ko) 복수의 단말을 일괄적으로 제어하는 단말 제어 방법
JP6417884B2 (ja) 画像データ判定方法、画像データ判定プログラム及び画像データ判定装置
US20080240545A1 (en) Inspection Assistance System, Data Processing Equipment, and Data Processing Method
TWI402928B (zh) 智慧型缺陷篩選及取樣方法
JP2001155979A (ja) 製造情報管理システム
TW202008190A (zh) 資料解析裝置、系統、方法及程式
US10976264B2 (en) Analysis system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17888961

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 201819585

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20171204

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17888961

Country of ref document: EP

Kind code of ref document: A1