CN110879931B - 可视化的存储器芯片修补分析程式检验方法和装置 - Google Patents
可视化的存储器芯片修补分析程式检验方法和装置 Download PDFInfo
- Publication number
- CN110879931B CN110879931B CN201811033976.3A CN201811033976A CN110879931B CN 110879931 B CN110879931 B CN 110879931B CN 201811033976 A CN201811033976 A CN 201811033976A CN 110879931 B CN110879931 B CN 110879931B
- Authority
- CN
- China
- Prior art keywords
- repair
- unit
- failure
- storage
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供了一种可视化的存储器芯片修补分析程式检验方法和装置,所述方法包括:根据显示区域的参数显示存储器芯片包含的多个存储子模块的图形化结构,存储子模块包括多个阵列排列的存储单元;选取预设位置的存储单元为模拟失效存储单元,并记录模拟失效存储单元的位置;显示用于覆盖所述模拟失效存储单元的位置的失效单元显示标识;输入模拟失效存储单元的位置至修补分析程式中,得到修补方案,以获取修补存储单元的位置;显示用于覆盖所述修补存储单元的位置的修补单元显示标识;根据修补单元显示标识对失效单元显示标识的覆盖情况,生成分析报告。直观形象的展示了检验修补分析程式的整个过程以及检验结果,方便快捷且节省时间。
Description
技术领域
本发明涉及半导体集成电路技术领域,具体涉及一种可视化的存储器芯片修补分析程式检验方法,还涉及一种可视化的存储器芯片修补分析程式检验装置。
背景技术
存储器电路是半导体集成电路中重要的组成部分,随着存储器的存储容量越来越大,存储器测试成为了半导体集成电路中的关键内容。如何有效的对存储器电路进行测试是本领域技术人员越来越关心的问题。
存储器中的功能测试由输入向量和输出响应来组成,检验芯片的内部结构是否实现了设计方案所要求的正确操作,其内容包括检测所有的存储单元能否正确的读出、写入数据和保持数据。目前,技术人员对存储器进行各种不同类型的功能测试,并根据功能失常的测试结果选择修补算法对存储器的功能进行修补,最终验证选择的修补算法是否有效。具体的检验方法是,首先对存储器进行功能测试的基本操作,并获取功能失常的测试结果,例如,存储单元的功能不正确或存储单元的位置不可用等,同时保存失效位置的地址信息,其次,根据功能失常的测试结果以及备用电路进行程序分析,选择出合适的修补演算方法或者替换规则,之后,执行选择出来的修补演算方法或替换规则,并保存修补后的程序地址信息,最后,通过判断修补后的程序地址信息能否替换功能失常的地址信息,来验证修补演算方法或替换规则是否有效。
然而,现有的测试程序验证方法中,获取功能失常的测试结果的过程非常抽象,同时,需要人工观察修补演算方法或者替换规则,过程繁琐且耗时。
发明内容
本发明提供可视化的存储器芯片修补分析程式检验方法和装置,以克服或缓解背景技术中存在的一个或者更多个问题,至少提供一种有益的选择。
作为本发明的一个方面,提供了一种可视化的存储器芯片修补分析程式检验方法,包括:
根据存储器芯片的预设结构参数设置显示区域的参数,根据所述显示区域的参数显示所述存储器芯片包含的多个存储子模块的图形化结构,所述存储子模块包括多个阵列排列的存储单元;
选取预设位置的所述存储单元为模拟失效存储单元,并记录所述模拟失效存储单元的位置;
在所述存储子模块的图形化结构中,显示用于覆盖所述模拟失效存储单元的位置的失效单元显示标识;
输入所述模拟失效存储单元的位置至修补分析程式中,以得到修补方案,并读取所述修补方案,以获取修补存储单元的位置;
在所述存储子模块的图形化结构中,显示用于覆盖所述修补存储单元的位置的修补单元显示标识;及
根据所述修补单元显示标识对所述失效单元显示标识在所述存储子模块的图形化结构中的覆盖情况,生成用以验证所述修补分析程式的分析报告。
优选的,在上述方法中,选取预设位置的所述存储单元作为模拟失效存储单元,包括:
选择显示至少一个备用电路模块的图形化结构,所述备用电路模块包括多条备用电路;
根据所述备用电路的起始地址与结束地址获取所述备用电路模块的修补范围;
根据所述备用电路模块的修补范围设置所述预设位置,并将所述预设位置的所述存储单元指定为所述模拟失效存储单元。
优选的,在上述方法中,根据所述备用电路模块的修补范围设置所述预设位置包括:
所述预设位置设置于同一所述修补范围内,以允许利用同一个所述备用电路模块对所述模拟失效存储单元进行修补;
所述预设位置设置于不同所述修补范围内,以允许利用不同的所述模拟失效存储单元对所述备用电路模块进行修补。
优选的,在上述方法中,根据所述修补单元显示标识对所述失效单元显示标识在所述存储子模块的图形化结构中的覆盖情况,生成用以验证所述修补分析程式的分析报告,包括:
当所述修补单元显示标识完全覆盖所述失效单元显示标识,生成的所述分析报告包括所述修补分析程式有效;
当所述修补单元显示标识完全不覆盖所述失效单元显示标识,生成的所述分析报告包括所述存储器芯片修补分析程式无效;
当所述修补单元显示标识部分覆盖所述失效单元显示标识,生成的所述分析报告包括所述修补分析程式无效。
优选的,在上述方法中,所述存储器芯片的预设结构参数包括所述存储子模块的总数、数据位的总数、行地址的总位数以及列地址的总位数。
优选的,在上述方法中,根据所述存储器芯片的预设结构参数设置显示区域的参数包括:
根据所述存储子模块的总数设置在所述显示区域显示的所述存储子模块的编号;
根据所述数据位数设置在所述显示区域显示的所述数据位的编号;
在所述行地址的总位数中选取用于在所述显示区域显示的所述行地址的地址范围和列地址范围。
本发明还提供了一种可视化的存储器芯片修补分析程式检验装置,包括:
图形化结构设置模块,用于根据存储器芯片的预设结构参数设置显示区域的参数,根据所述显示区域的参数显示所述存储器芯片包含的多个存储子模块的图形化结构,所述存储子模块包括多个阵列排列的存储单元;
模拟失效存储单元设置模块,用于选取预设位置的所述存储单元为模拟失效存储单元,并记录所述模拟失效存储单元的位置;
失效单元显示标识显示模块,用于在所述存储子模块的图形化结构中,显示用于覆盖所述模拟失效存储单元的位置的失效单元显示标识;
修补分析模块,用于输入所述模拟失效存储单元的位置至修补分析程式中,以得到修补方案,并读取所述修补方案,以获取修补存储单元的位置;
修补单元显示标识显示模块,用于在所述存储子模块的图形化结构中,显示用于覆盖所述修补存储单元的位置的修补单元显示标识;及
分析报告生成模块,用于根据所述修补单元显示标识对所述失效单元显示标识在所述存储子模块的图形化结构中的覆盖情况,生成用以验证所述修补分析程式的分析报告。
优选的,在上述装置中,所述模拟失效存储单元设置模块包括:
备用电路显示单元,用于选择显示至少一个备用电路模块的图形化结构,所述备用电路模块包括多条备用电路;
修补范围获取单元,用于根据所述备用电路的起始地址与结束地址获取所述备用电路模块的修补范围;
位置设置单元,用于根据所述备用电路模块的修补范围设置所述预设位置,并将所述预设位置的所述存储单元指定为所述模拟失效存储单元。
本发明采用上述技术方案,具有如下优点:本方案中,将存储子模块的结构进行图像化展示,根据预设的各种存储器芯片失效的状况来设置模拟失效存储单元的位置,并且通过失效单元显示标识覆盖模拟失效存储单元的位置来直观展示存储器芯片失效的状况。输入模拟失效存储单元的位置至修补分析程式中,得到修补方案,进而获取修补存储单元的位置。通过修补显示标识覆盖修补存储单元的位置来直观展示存储器芯片修补的状况。最后根据修补显示标识对失效单元显示标识的覆盖情况,生成用以验证修补分析程式的分析报告,来判断修补分析程式对模拟失效存储单元的修补是否有效。不仅根据用户的需求设置模拟失效存储单元的位置,方便快捷。而且通过图形直观形象的展示了对存储器芯片修补分析程式的有效性的检验过程,同时图形展示了最终的检验结果,不仅直观形象,而且节省时间。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本发明公开的一些实施方式,而不应将其视为是对本发明范围的限制。
图1绘示本发明实施例提供的存储器芯片修补分析程式检验方法流程示意图。
图2绘示本发明实施例提供的存储器芯片结构图。
图3绘示本发明实施例提供的存储器芯片修补分析程式检验方法流程框图。
图4绘示本发明实施例提供的存储器芯片修补分析程式检验系统的菜单栏页面示意图。
图5绘示本发明实施例提供的根据备用电路的起始地址和结束地址划分修补范围示意图。
图6绘示本发明实施例提供的第一备用电路覆盖模拟失效单元的示意图。
图7绘示本发明实施例提供的第一备用电路和第二备用电路覆盖模拟失效单元的示意图。
图8绘示本发明实施例提供的一种可视化的存储器芯片修补分析程式检验装置结构示意图。
附图标记:
10-存储器芯片;
11-存储子模块;
12-数据位;
X-行地址;
Y-列地址;
200-存储子模块的图形化结构;
210-存储单元;
220-模拟失效存储单元;
230-失效单元显示标识;
250-修补存储单元;
240-修补单元显示标识;
300-分析报告;
401-第一备用电路模块;
402-第二备用电路模块;
403-第一修补范围;
404-第二修补范围。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本发明的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
在一种具体的实施方式中,提供了一种可视化的存储器芯片修补分析程式检验方法,如图1和图3所示,包括以下步骤:
步骤S100:根据存储器芯片10的预设结构参数设置显示区域的参数,根据显示区域的参数显示存储器芯片10包含的多个存储子模块的图形化结构200,存储子模块11包括多个阵列排列的存储单元210。
如图2所示,存储器芯片10包括多个存储子模块11,存储子模块11的个数通常可以根据存储器芯片的总容量确定。每个存储子模块11包括多个具有存储阵列的数据位12。存储阵列由存储单元210构成。
如图2所示,存储器芯片10的预设结构参数包括存储子模块11的总数、数据位12的总数、行地址X的总位数以及列地址Y的总位数。
如图4所示,显示区域的参数用于表示存储子模块11在显示区域中所要显示的部分存储阵列。显示区域中,可通过设置显示区域的参数来展示局部的存储子模块的图形化结构200,以增加显示的多样性,提高显示灵活度。因此,在显示之前,要确定显示的部分存储阵列的地址范围,部分存储阵列所属的数据位12,此数据位12所属的存储子模块11。具体的设置方式可以是在菜单栏的设置区域中,根据需要直接设置存储子模块11的编号、数据位12的编号、每个数据位12中所要显示的行地址X的地址范围和列地址Y的地址范围。
步骤S200:选取预设位置的存储单元210为模拟失效存储单元220,并记录模拟失效存储单元220的位置。
通过预设位置分布不同的模拟失效存储单元220来模拟多种失效状况,模拟失效存储单元220的位置可根据备用电路的条数以及修补范围预先确定,并将确定的模拟失效存储单元220的位置进行记录,并以文件形式存储,以便于修补分析程式进行读取。
步骤S300:在存储子模块的图形化结构200中,显示用于覆盖模拟失效存储单元220的位置的失效单元显示标识230。
模拟失效存储单元220的位置确定后,对失效单元显示标识230的外形显示进行设置,即设置第一预设参量,第一预设参量包括颜色和形状等参数。通过失效单元显示标识230来覆盖模拟失效存储单元,便于模拟失效存储单元220在存储子模块的图形化结构200中进行显示。当然,显示区域中,也可通过设置失效单元显示标识230的显示范围来进行局部展示,以增加显示的多样性,提高显示灵活度。
例如,可以设置模拟失效存储单元220为红色圆点、紫色三角形等任意颜色,以及可以为实线或虚线等的各种形状,均在本实施例的保护范围内。然后,可以设置失效单元显示标识230的颜色和形状,如红色实线段、紫色虚线段等。优选的情况下,保证和模拟失效存储单元220的颜色保持一致,均在本实施方式的保护范围内。
步骤S400:输入模拟失效存储单元220的位置至修补分析程式中,以得到
修补方案,并读取修补方案,以获取修补存储单元250的位置。
如图5所示,修补分析程式可以包括备用电路模块(例如,第一备用电路模块401和第二备用电路模块402)的个数以及修补范围(例如,第一修补范围403和第二修补范围404)。因此,可以只将模拟失效存储单元220的位置输入至修补分析程式中,得到修补方案,修补方案也可以通过文件形式进行存储。读取修补方案,获取修补存储单元250的位置,为检验修补分析程式是否有效做铺垫。
步骤S500:在存储子模块11的图形化结构200中,显示用于覆盖修补存储单元250的位置的修补单元显示标识240。
对修补单元显示标识240显示的外观形状进行设置,即设置第二预设参量。第二预设参量包括修补单元显示标识240的颜色和形状等,如绿色实线段、黄色虚线段等。修补单元显示标识240覆盖修补存储单元250的位置,表示了对修补存储单元250的修补情况。
此外,还可设置修补存储单元250的位置的颜色和形状,例如绿色圆点等,颜色和形状不做具体限定,根据需要进行适应性调整,均在本实施例的保护范围内。优选的情况下,保证修补单元显示标识240和修补存储单元250的颜色保持一致。当然,显示区域中,也可通过设置修补单元显示标识240的显示范围来进行局部展示,以增加显示的多样性,提高显示灵活度。
需要指出的是,设置第一预设参量和第二预设参量的方式可包括手动点选、拉选、编辑以及编程设置等,可根据需要进行适应性设置和调整,均在本实施例的保护范围内。
步骤S600:根据修补单元显示标识240对失效单元显示标识230在存储子模块11的图形化结构200中的覆盖情况,生成用以验证修补分析程式的分析报告300。
如图4所示,在存储子模块11的图形化结构200中,显示出修补单元显示标识240对失效单元显示标识230的覆盖情况。例如,当实线段的修补显示标识完全覆盖虚线段的失效单元显示标识230时,最终呈现实线段,修补分析程式有效;当实线段的修补单元显示标识240完全没有覆盖虚线段的失效单元显示标识230时,最终呈现两种形状的线段,修补分析程式无效;当实线段的修补单元显示标识240部分覆盖虚线段的失效单元显示标识230时,覆盖的部分呈实线状态,修补分析程式无效。或者通过显示不同的颜色来得到修补分析程式是否有效的结论。
分析报告300包括两种,一种是简易报告,即简短的结论,简易报告用于快速查看结论。第二是详细报告,详细列出所设置的模拟失效存储单元220与修补存储单元250的匹配情况,将不匹配的内容列出,如哪些模拟失效存储单元220未被存储单元覆盖,哪些位置并不是模拟失效存储单元220却存在修补存储单元250,详细报告用于使用者,测试工程师修改修补分析程式做参考。
在一种实施方式中,选取预设位置的存储单元210为模拟失效存储单元220,包括:
选择显示至少一个备用电路模块的图形化结构,备用电路模块包括多条备用电路;
根据备用电路的起始地址与结束地址获取备用电路模块的修补范围;
根据备用电路模块的修补范围设置预设位置,并将预设位置的存储单元210指定为模拟失效存储单元220。
如图4所示,根据用户需求,可以在存储子模块的图形化结构200中选择显示至少一个备用电路模块的图形化结构。在菜单栏中,设置有备用电路模块显示按钮,通过触发此按钮进行显示操作。其中,备用电路模块中的备用电路数量不做具体限定,根据实际情况做调整,或者选择别用电路的数量,均在本实施方式的保护范围内。
在一种实施方式中,根据备用电路模块的修补范围设置预设位置包括:
预设位置设置于同一修补范围内,以允许利用同一个备用电路模块对所述模拟失效存储单元进行修补;
预设位置设置于不同修补范围内,以允许利用不同的模拟失效存储单元对所述备用电路模块进行修补。
在本实施方式中,可以显示两种备用电路模块,例如,第一备用电路模块401和第二备用电路模块402。其中,第一备用电路模块401中包括多条第一备用电路411,第二备用电路模块402中包括多条第二备用电路412。分别根据第一备用电路411的起始地址与结束地址以及第二备用电路412的起始地址与结束地址确定对应的修补范围,最终将存储子模块的图形化结构200划分为如图7所示的两种不同的修补范围,分别是第一修补范围403和第二修补范围404。针对模拟失效存储单元220的预设位置分布在同一个修补范围或不同的修补范围内的两种情况,均可以利用同一存储器芯片修补分析程式进行修补分析,最终验证修补分析程式是否有效。
如图6所示,当存储失效单元220的预设位置分布在同一个修补范围(第二修补范围404)内时,使用同一个备用电路模块(第二备用电路模块402)能够将所有的存储失效单元220覆盖。
如图7所示,当模拟失效存储单元220的预设位置分布在相邻的两个修补范围内(第一修补范围403和第二修补范围404)时,以便于使用两个不同的备用电路模块(第一备用电路模块401和第二备用电路模块402)才能够将所有的模拟失效存储单元220覆盖。
当然,包括但不限于图6和图7所示的实施方式,根据实际需要进行适应性调整,均在本实施例的保护范围内。
在一种实施方式中,根据修补单元显示标识240对失效单元显示标识230的覆盖情况,生成用以验证修补分析程式的分析报告300,包括:
当修补单元显示标识240完全覆盖失效单元显示标识230,生成的分析报告300包括修补分析程式有效;
当修补单元显示标识240完全不覆盖失效单元显示标识230,生成的分析报告300包括存储器芯片修补分析程式无效;
当修补单元显示标识240部分覆盖失效单元显示标识230,生成的分析报告300包括修补分析程式无效。
在如图4所示的菜单栏中,一方面,可通过在图形化存储器芯片结构中直观的显示修补显示标识对失效单元显示标识230覆盖的情况,另一方面,通过生成的修补分析程式的分析报告300来具体描述修补显示标识对失效单元显示标识230覆盖的情况,同时给出修补分析程式是否有效的结论。
实施例二
本发明还提供了一种可视化的存储器芯片修补分析程式检验装置,如图8所示,包括:
图形化结构设置模块810,用于根据存储器芯片的预设结构参数设置显示区域的参数,根据显示区域的参数显示存储器芯片包含的多个存储子模块11的图形化结构200,存储子模块11包括多个阵列排列的存储单元210;
模拟失效存储单元设置模块20,用于选取预设位置的存储单元210为模拟失效存储单元220,并记录模拟失效存储单元220的位置;
失效单元显示标识230显示模块30,用于在存储子模块的图形化结构200中,显示用于覆盖模拟失效存储单元220的位置的失效单元显示标识230;
修补分析模块40,用于输入模拟失效存储单元220的位置至修补分析程式中,以得到修补方案,并读取修补方案,以获取修补存储单元250的位置;
修补单元显示标识显示模块50,用于在存储子模块的图形化结构200中,显示用于覆盖修补存储单元250的位置的修补单元显示标识240;及
分析报告生成模块60,用于根据修补单元显示标识240对失效单元显示标识230的覆盖情况,生成用以验证修补分析程式的分析报告300。
在一种实施方式中,模拟失效存储单元设置模块20包括:
备用电路显示单元,用于选择显示至少一个备用电路模块的图形化结构200,备用电路模块包括多条备用电路;
修补范围获取单元,用于根据备用电路的起始地址与结束地址获取备用电路模块的修补范围;
位置设置单元,用于根据备用电路模块的修补范围设置预设位置,并将预设位置的存储单元210作为模拟失效存储单元220。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种可视化的存储器芯片修补分析程式检验方法,其特征在于,包括:
根据存储器芯片的预设结构参数设置显示区域的参数,根据所述显示区域的参数显示所述存储器芯片包含的多个存储子模块的图形化结构,所述存储子模块包括多个阵列排列的存储单元;
选取预设位置的所述存储单元为模拟失效存储单元,并记录所述模拟失效存储单元的位置;
在所述存储子模块的图形化结构中,显示用于覆盖所述模拟失效存储单元的位置的失效单元显示标识;
输入所述模拟失效存储单元的位置至修补分析程式中,以得到修补方案,并读取所述修补方案,以获取修补存储单元的位置;
在所述存储子模块的图形化结构中,显示用于覆盖所述修补存储单元的位置的修补单元显示标识;及
根据所述修补单元显示标识对所述失效单元显示标识在所述存储子模块的图形化结构中的覆盖情况,生成用以验证所述修补分析程式的分析报告。
2.如权利要求1所述的方法,其特征在于,选取预设位置的所述存储单元作为模拟失效存储单元,包括:
选择显示至少一个备用电路模块的图形化结构,所述备用电路模块包括多条备用电路;
根据所述备用电路的起始地址与结束地址获取所述备用电路模块的修补范围;
根据所述备用电路模块的修补范围设置所述预设位置,并将所述预设位置的所述存储单元指定为所述模拟失效存储单元。
3.如权利要求2所述的方法,其特征在于,根据所述备用电路模块的修补范围设置所述预设位置包括:
所述预设位置设置于同一所述修补范围内,以允许利用同一个所述备用电路模块对所述模拟失效存储单元进行修补;
所述预设位置设置于不同所述修补范围内,以允许利用不同的所述模拟失效存储单元对所述备用电路模块进行修补。
4.如权利要求1所述的方法,其特征在于,根据所述修补单元显示标识对所述失效单元显示标识在所述存储子模块的图形化结构中的覆盖情况,生成用以验证所述修补分析程式的分析报告,包括:
当所述修补单元显示标识完全覆盖所述失效单元显示标识,生成的所述分析报告包括所述修补分析程式有效;
当所述修补单元显示标识完全不覆盖所述失效单元显示标识,生成的所述分析报告包括所述存储器芯片修补分析程式无效;
当所述修补单元显示标识部分覆盖所述失效单元显示标识,生成的所述分析报告包括所述修补分析程式无效。
5.如权利要求1所述的方法,其特征在于,所述存储器芯片的预设结构参数包括所述存储子模块的总数、数据位的总数、行地址的总位数以及列地址的总位数。
6.如权利要求5所述的方法,其特征在于,根据所述存储器芯片的预设结构参数设置显示区域的参数包括:
根据所述存储子模块的总数设置在所述显示区域显示的所述存储子模块的编号;
根据所述数据位数设置在所述显示区域显示的所述数据位的编号;
在所述行地址的总位数中选取用于在所述显示区域显示的所述行地址的地址范围和列地址范围。
7.一种可视化的存储器芯片修补分析程式检验装置,其特征在于,包括:
图形化结构设置模块,用于根据存储器芯片的预设结构参数设置显示区域的参数,根据所述显示区域的参数显示所述存储器芯片包含的多个存储子模块的图形化结构,所述存储子模块包括多个阵列排列的存储单元;
模拟失效存储单元设置模块,用于选取预设位置的所述存储单元为模拟失效存储单元,并记录所述模拟失效存储单元的位置;
失效单元显示标识显示模块,用于在所述存储子模块的图形化结构中,显示用于覆盖所述模拟失效存储单元的位置的失效单元显示标识;
修补分析模块,用于输入所述模拟失效存储单元的位置至修补分析程式中,以得到修补方案,并读取所述修补方案,以获取修补存储单元的位置;
修补单元显示标识显示模块,用于在所述存储子模块的图形化结构中,显示用于覆盖所述修补存储单元的位置的修补单元显示标识;及
分析报告生成模块,用于根据所述修补单元显示标识对所述失效单元显示标识在所述存储子模块的图形化结构中的覆盖情况,生成用以验证所述修补分析程式的分析报告。
8.如权利要求7所述的装置,其特征在于,所述模拟失效存储单元设置模块包括:
备用电路显示单元,用于选择显示至少一个备用电路模块的图形化结构,所述备用电路模块包括多条备用电路;
修补范围获取单元,用于根据所述备用电路的起始地址与结束地址获取所述备用电路模块的修补范围;
位置设置单元,用于根据所述备用电路模块的修补范围设置所述预设位置,并将所述预设位置的所述存储单元指定为所述模拟失效存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811033976.3A CN110879931B (zh) | 2018-09-05 | 2018-09-05 | 可视化的存储器芯片修补分析程式检验方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811033976.3A CN110879931B (zh) | 2018-09-05 | 2018-09-05 | 可视化的存储器芯片修补分析程式检验方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110879931A CN110879931A (zh) | 2020-03-13 |
CN110879931B true CN110879931B (zh) | 2022-04-05 |
Family
ID=69728080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811033976.3A Active CN110879931B (zh) | 2018-09-05 | 2018-09-05 | 可视化的存储器芯片修补分析程式检验方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110879931B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11797371B2 (en) | 2020-08-18 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and device for determining fail bit repair scheme |
CN114078563B (zh) * | 2020-08-18 | 2023-09-12 | 长鑫存储技术有限公司 | 失效位元的修补方法及装置 |
CN114078564B (zh) * | 2020-08-18 | 2023-09-12 | 长鑫存储技术有限公司 | 失效位元的修补方法及装置 |
EP3985675B1 (en) | 2020-08-18 | 2024-01-31 | Changxin Memory Technologies, Inc. | Method and device for repairing fail bits |
US11887685B2 (en) | 2020-08-18 | 2024-01-30 | Changxin Memory Technologies, Inc. | Fail Bit repair method and device |
US11791010B2 (en) | 2020-08-18 | 2023-10-17 | Changxin Memory Technologies, Inc. | Method and device for fail bit repairing |
CN114444433A (zh) * | 2020-11-05 | 2022-05-06 | 长鑫存储技术有限公司 | 失效位元修补方法、装置、设备及存储介质 |
US11984179B2 (en) | 2021-03-26 | 2024-05-14 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, and medium |
US11881278B2 (en) | 2021-03-31 | 2024-01-23 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, apparatus and medium |
US11791012B2 (en) | 2021-03-31 | 2023-10-17 | Changxin Memory Technologies, Inc. | Standby circuit dispatch method, apparatus, device and medium |
CN115599576A (zh) * | 2021-07-08 | 2023-01-13 | 长鑫存储技术有限公司(Cn) | 修补算法的验证方法、电子设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1440570A (zh) * | 2000-07-03 | 2003-09-03 | 先进微装置公司 | 存储单元阵列中失效存储单元的实际位置的自动判定与显示 |
CN101303899A (zh) * | 2007-05-07 | 2008-11-12 | 旺宏电子股份有限公司 | 用以修复存储器的方法与装置 |
CN101765889A (zh) * | 2007-07-26 | 2010-06-30 | 爱德万测试株式会社 | 备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法和程序 |
KR101545716B1 (ko) * | 2015-01-19 | 2015-08-20 | 연세대학교 산학협력단 | 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩 |
CN106597261A (zh) * | 2016-12-30 | 2017-04-26 | 上海华岭集成电路技术股份有限公司 | 晶圆测试系统 |
CN107039088A (zh) * | 2015-11-20 | 2017-08-11 | 三星电子株式会社 | 验证存储器件的修复结果的存储器件、存储器系统以及方法 |
-
2018
- 2018-09-05 CN CN201811033976.3A patent/CN110879931B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1440570A (zh) * | 2000-07-03 | 2003-09-03 | 先进微装置公司 | 存储单元阵列中失效存储单元的实际位置的自动判定与显示 |
CN101303899A (zh) * | 2007-05-07 | 2008-11-12 | 旺宏电子股份有限公司 | 用以修复存储器的方法与装置 |
CN101765889A (zh) * | 2007-07-26 | 2010-06-30 | 爱德万测试株式会社 | 备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法和程序 |
KR101545716B1 (ko) * | 2015-01-19 | 2015-08-20 | 연세대학교 산학협력단 | 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩 |
CN107039088A (zh) * | 2015-11-20 | 2017-08-11 | 三星电子株式会社 | 验证存储器件的修复结果的存储器件、存储器系统以及方法 |
CN106597261A (zh) * | 2016-12-30 | 2017-04-26 | 上海华岭集成电路技术股份有限公司 | 晶圆测试系统 |
Non-Patent Citations (1)
Title |
---|
嵌入式存储器的修复在ATE上的测试解决方案;赵秋斌;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160430;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110879931A (zh) | 2020-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110879931B (zh) | 可视化的存储器芯片修补分析程式检验方法和装置 | |
US11205499B2 (en) | Memory circuit device and a method for testing the same | |
US7839707B2 (en) | Fuses for memory repair | |
US10989737B2 (en) | Universal mate-in cable interface system | |
US8977912B2 (en) | Method and apparatus for repairing memory | |
JP4448895B1 (ja) | 試験装置および試験方法 | |
US20080208492A1 (en) | System and Method for Early Qualification of Semiconductor Devices | |
JP2010123159A (ja) | 半導体集積回路 | |
KR20120114156A (ko) | 메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치 | |
CN111160824A (zh) | 工程资料的检测方法、装置、计算机设备及存储介质 | |
US7493519B2 (en) | RRAM memory error emulation | |
US7596728B2 (en) | Built-in self repair circuit for a multi-port memory and method thereof | |
CN114729962A (zh) | 调试印刷电路板的方法、装置和计算机程序产品 | |
RU2413272C1 (ru) | Способ неразрушающего контроля, диагностики и ремонта радиоэлектронной аппаратуры | |
WO2023279647A1 (zh) | 修补算法的验证方法、电子设备及存储介质 | |
CN110704252A (zh) | 一种基于云端动态管理的自动测试装置和测试方法 | |
US6539525B1 (en) | Layout verifying method for integrated circuit device | |
JP2008071490A (ja) | 半導体集積回路装置、icカードおよび検査装置 | |
CN112908401A (zh) | 内存修复电路、内存模块及内存修复方法 | |
JPH1021274A (ja) | 半導体回路論理検証装置 | |
CN117092493B (zh) | Pcba自动化测试系统 | |
CN117766012A (zh) | 基于内置E-Fuse存储器的芯片测试方法、芯片 | |
JP2011113622A (ja) | 不良解析方法および不良解析装置 | |
KR102408165B1 (ko) | 반도체 디바이스 테스터의 구제 해석 장치, 구제 해석 방법 및 반도체 디바이스 테스터 | |
JP6537721B2 (ja) | 制御基板、制御基板製造装置および制御基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |