CN117766012A - 基于内置E-Fuse存储器的芯片测试方法、芯片 - Google Patents
基于内置E-Fuse存储器的芯片测试方法、芯片 Download PDFInfo
- Publication number
- CN117766012A CN117766012A CN202311819558.8A CN202311819558A CN117766012A CN 117766012 A CN117766012 A CN 117766012A CN 202311819558 A CN202311819558 A CN 202311819558A CN 117766012 A CN117766012 A CN 117766012A
- Authority
- CN
- China
- Prior art keywords
- fuse
- data
- calibration
- chip
- burnt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 84
- 230000015654 memory Effects 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 230000006870 function Effects 0.000 claims abstract description 19
- 238000012795 verification Methods 0.000 claims description 22
- 238000011990 functional testing Methods 0.000 claims description 12
- 239000013598 vector Substances 0.000 claims description 9
- 230000002950 deficient Effects 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 12
- 238000004891 communication Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013100 final test Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011027 product recovery Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于内置E‑Fuse存储器的芯片测试方法、芯片，该方法包括：在进入OS测试后，检查E‑Fuse是否已完成烧录；如果未完成烧录，则对芯片进行基础校准，确定待烧录数据，将所述待烧录数据烧录至E‑Fuse；如果已完成烧录、或者烧录所述待烧录数据至E‑Fuse后，则进行功能测试。利用本发明方案，可以在ATE量产测试中使内置E‑Fuse存储器的芯片支持重复性测试，实现对不良品的回收测试，从而可以规避误放风险，避免不必要的良率损失。
Description
技术领域
本发明涉及产品测试技术领域，具体涉及一种基于内置E-Fuse存储器的芯片测试方法。
背景技术
OTP(One-Time Programmable，只可一次编码)存储器的种类很多，主要有E-Fuse(Electronic Fuse，电子熔断器)和Anti-Fuse两种。E-Fuse(Electronic Fuse，电子熔断器)是一种用于存储信息和保护芯片的OTP NVM(One-Time Programmable Non-volatileMemory，一次性可编程的非易失性存储器)。在E-Fuse中，短电流脉冲被应用于热致电子发射，使得电流通过一个非常小的导线。该电流会导致电线中的材料熔断，从而形成一个永久性的开路。也就是说E-Fuse被熔断后不能再次编程,此过程具有不可逆性。
E-Fuse技术广泛应用在低成本芯片中，如低成本数模混合电路等产品。
通常，芯片仿真设计与工艺生产会存在一定偏差，经工艺生产制造出来的芯片实际参数指标与设计理论规格存在一定偏差，这就要求在量产测试阶段通过ATE(AutomaticTesting Equipment，自动测试设备)测试来实现偏差校准并烧录到E-Fuse，以弥补设计与生产偏差，提升产品的良率和性能指标。另外，随着半导体技术的发展，对ATE量产测试的要求越来越高，产品有效信息的烧录需求也越来越多，如晶圆相关信息、芯片坐标、产品编号(good ID)等烧录，以方便问题追踪与管控。
内嵌MTP存储器(例如flash存储器)的SOC(System on Chip，片上系统)芯片，由于其多次可编程的特性，测试流程可以反复擦除和写入信息，可轻易实现重复测试。而内嵌OTP存储器(例如E-Fuse存储器)的SOC芯片，则难以实现可重复性测试。对于这类SOC芯片，常规测试方案仅可运行一次测试流程。受限于E-Fuse只可一次烧录的特性，芯片在完成一次测试流程后，其E-Fuse被烧录，故无法再次运行测试流程进行二次烧录。
发明内容
本发明实施例提供一种基于内置E-Fuse存储器的芯片测试方法、芯片，以解决现有的基于内置E-Fuse存储器的芯片在ATE量产测试中无法重复测试的问题。
为此，本发明实施例提供如下技术方案：
一方面，本发明实施例提供一种基于内置E-Fuse存储器的芯片测试方法，所述方法包括：
在进入OS测试后，检查E-Fuse是否已完成烧录；
如果未完成烧录，则对芯片进行基础校准，确定待烧录数据，将所述待烧录数据烧录至E-Fuse；
如果已完成烧录、或者烧录所述待烧录数据至E-Fuse后，则进行功能测试。
可选地，所述方法还包括：
在进行功能测试之前，对E-Fuse中烧录的基础校准数据进行校验；
如果校验成功，则进行功能测试；
如果校验失败，则检查是否已进行补偿校准；
如果是，则对所述基础校准数据及补偿校准数据进行校验；
如果否，则进行补偿校准，确定补偿校准数据，并将所述补偿校准数据烧录至E-Fuse。
可选地，所述基础校准数据被烧录至基础校准区域；所述补偿校准值被烧录至补偿校准区域。
可选地，所述基础校准区域和所述补偿校准区域为同一E-Fuse中的不同区域；或者所述基础校准区域和所述补偿校准区域为不同E-Fuse中的区域。
可选地，所述检查E-Fuse是否已完成烧录包括：
读取所述基础校准区域；如果为空，则确定E-Fuse未完成烧录；否则确定E-Fuse已完成烧录；
所述检查是否已进行补偿校准包括：
读取所述补偿校准区域；如果为空，则确定未进行补偿校准；否则确定已进行补偿校准。
可选地，所述方法还包括：
将所述补偿校准值烧录至E-Fuse之后，对E-Fuse中烧录的基础校准数据及所述补偿校准值进行校验；
如果校验成功，则进行功能测试；
如果校验失败，则确定所述芯片失效。
可选地，所述方法还包括：
在将所述待烧录数据烧录至E-Fuse之后、对E-Fuse中烧录的基础校准数据进行校验之前，对E-Fuse中烧录的数据进行检测，确定已烧录数据是否正确；
如果正确，则执行对E-Fuse中烧录的基础校准数据进行校验的步骤；
否则，确定所述芯片失效。
可选地，所述E-Fuse中烧录的数据包括：所述基础校准数据和生产信息；
所述对E-Fuse中烧录的数据进行检测，确定已烧录数据是否正确包括：
读取E-Fuse中烧录的数据并写入测试向量，运行所述测试向量，根据运行结果确定E-Fuse中烧录的数据是否正确；和/或
通过内建自测程序依次读取E-Fuse中的每个基出校准数据和生产信息，判断与对应的烧录值是否相同。
可选地，所述E-Fuse中烧录的数据还包括：产品识别码；
所述方法还包括：
在进行功能测试之前，读取E-Fuse中烧录的生产信息和产品识别码并写入测试向量，运行所述测试向量，根据运行结果确定所述生产信息和产品识别码是否正确。
另一方面，本发明实施例还提供一种芯片，所述芯片包括：E-Fuse存储模块，所述E-Fuse存储模块内烧录有校准数据和校准补偿值；
所述芯片包括：E-Fuse存储模块，所述E-Fuse存储模块内烧录有基础校准数据和补偿校准数据；
所述基础校准数据是对所述芯片进行基础校准后烧录的；
所述补偿校准数据是对所述芯片进行补偿校准后烧录的。
可选地，所述基础校准数据和所述补偿校准数据位于同一E-Fuse存储模块中的不同区域。
可选地，所述E-Fuse存储模块包括：第一E-Fuse存储器和第二E-Fuse存储器；
所述基础校准数据位于所述第一E-Fuse存储器；
所述补偿校准数据位于第二E-Fuse存储器。
本发明实施例提供的基于内置E-Fuse存储器的芯片测试方法，在进入OS测试后，通过检查E-Fuse是否已完成烧录，对于已完成烧录的芯片，可以跳过校准流程，直接进行功能测试，从而实现对已烧录芯片的功能测试；如果未完成烧录，则可以按照现有常规的处理流程，完成校准、烧录过程，然后进行功能测试。利用本发明方案，可以在ATE量产测试中使内置E-Fuse存储器的芯片支持重复性测试，实现对不良品的回收测试，从而可以规避误放风险，避免不必要的良率损失。
进一步地，在进行功能测试之前，先对E-Fuse中烧录的基础校准数据进行校验过程，如果校验失败，还可以通过补偿校准，对已烧录的校准数据进行补偿校准，确定补偿校准数据，并将补偿校准数据烧录至E-Fuse中与已烧录的基础校准数据不同的区域，有效地避免了因校准或烧录失误导致的良率损失。
附图说明
图1是本发明实施例提供的基于内置E-Fuse存储器的芯片测试方法的一种流程图；
图2是本发明实施例提供的基于内置E-Fuse存储器的芯片测试方法的另一种流程图；
图3是本发明实施例提供的芯片的一种结构示意图；
图4是本发明实施例提供的芯片的另一种结构示意图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
随着半导体技术的发展，对ATE量产测试的要求越来越高，产品有效信息的烧录需求也越来越多，如晶圆相关信息、芯片坐标、产品编号(good ID)等烧录，方便问题追踪与管控。通常，此类产品的ATE量产测试方案包括以下几方面：
1.对各模块电路参数进行校准；
2.将校准值以及wafer lot(晶圆批次，即晶圆组的waferID码)、wafer ID(晶圆ID)、晶圆坐标，产品识别码等产品信息烧录至E-Fuse存储器。
对于不同的芯片，需烧录的校准值及生产信息会有所不同，并非固定值，这无疑给ATE量产测试实现可重复性增加了一定难度。
为此，本发明实施例提供一种基于内置E-Fuse存储器的芯片测试方法，控制测试流程，使已烧录芯片再次运行测试程序时可以跳过校准流程，直接进行功能测试，从而实现对已烧录芯片的功能测试。而对于未烧录芯片，可以完成完整测试流程，即完成校准和E-Fuse烧录、以及功能测试。
如图1所示，是本发明实施例提供的基于内置E-Fuse存储器的芯片测试方法的一种流程图，包括以下步骤：
步骤101，进入OS(Open/Short，开路/短路)测试。
步骤102，检查E-Fuse是否已完成烧录。如果否，则执行步骤103；否则，执行步骤105。
需要将待烧录的数据烧录至设定区域，所述待烧录数据通常包括但不限于基础校准数据、生产信息、产品识别码等，在本发明实施例中，为了描述方便，如非特别说明，则后续所提到的E-Fuse中烧录的数据泛指这些数据，将这些数据所在区域称为基础校准区域。
相应地可以读取该所述基础校准区域；如果为空，则确定E-Fuse未完成烧录；否则确定E-Fuse已完成烧录。
步骤103，对芯片进行基础校准，确定待烧录数据。
所述基础校准是指对E-Fuse烧录前的校准流程，具体的校准流程与各芯片的功能及校准参数需求相关，对此本发明实施例不做限定。
步骤104，将所述待烧录数据烧录至E-Fuse；然后执行步骤105。
步骤105，进行功能测试。
所述功能测试可以根据芯片的功能及电气特性等测试需求而设计，对此本发明实施例不做限定。
本发明实施例提供的基于内置E-Fuse存储器的芯片测试方法，在进入OS测试后，通过检查E-Fuse是否已完成烧录，进而对于已完成烧录的芯片，可以跳过校准流程，使已烧录芯片再次运行测试程序时不再进行校准及烧录操作，直接进行功能测试，从而实现对已烧录芯片的功能测试，而且有效地节省了测试时间。
对于内置E-Fuse存储器的芯片，校准值烧录后，若校准结果不符合预期，现有的常规方案不可改变已烧录的校准数据，会将芯片作为不良品处理。该处理方式无疑会导致不良品数量的增加，影响了产品良率。
针对上述情况，在本发明基于内置E-Fuse存储器的芯片测试方法另一种非限制性实施例中，还可在进行功能测试之前，对E-Fuse中烧录的基础校准数据进行校验，如果校验失败，还可进行补偿校准，确定补偿校准数据，并将补偿校准数据烧录至E-Fuse，然后进行功能测试。下面对此结合图2对此进行详细说明。
如图2所示，是本发明实施例提供的基于内置E-Fuse存储器的芯片测试方法的另一种流程图，包括以下步骤：
步骤201，进入OS(Open/Short，开路/短路)测试。
步骤202，检查E-Fuse是否已完成烧录。如果否，则执行步骤203；否则，执行步骤205。
步骤203，对芯片进行基础校准，确定待烧录数据。
所述待烧录数据包括但不限于：基础校准数据、生产信息、产品识别码等。
步骤204，将所述待烧录数据烧录至E-Fuse；然后执行步骤205。
步骤205，对E-Fuse中烧录的基础校准数据进行校验，以确定烧录的基础校准数据能够符合应用需求。
需要说明的是，此处的校验主要是校验烧录的基础校准数据是否满足应用需求。具体可以通过芯片内建的校验程序来完成。具体的校验程序可以根据芯片的自身功能来设计，对此本发明实施例不做限定。
步骤206，确定校验是否成功；如果是，则执行步骤211；否则，执行步骤207。
步骤207，检查是否已进行补偿校准；如果是，则执行步骤209；否则，执行步骤208。
步骤208，进行补偿校准，确定补偿校准数据，并将所述补偿校准数据烧录至E-Fuse。然后执行步骤209。
所述补偿校准是指在基于已烧录的校准值的基础上的进一步校准，在已烧录的校准数据存在误差的情况下，通过补偿校准，可以确定准确的校准值，避免由于校准过程出现的误差而导致对芯片良率的影响。类似因封装、PCBA(Printed Circuit Board Assembly，印刷电路板组装)过程导致电气特性指标变化，也可以采用补偿校准。
需要说明的是，在本发明实施例中，在步骤204中，所述待烧录数据被烧录至基础校准区域；在步骤208中，所述补偿校准数据被烧录至补偿校准区域。
相应地，可以通过读取所述基础校准区域确定E-Fuse是否已完成烧录；如果为空，则确定E-Fuse未完成烧录；否则确定E-Fuse已完成烧录。类似地，可以通过读取所述补偿校准区域确定是否已进行补偿校准；如果为空，则确定未进行补偿校准；否则确定已进行补偿校准。
在具体实现中，所述基础校准区域和所述补偿校准区域可以为同一E-Fuse中的不同区域；或者所述基础校准区域和所述补偿校准区域为不同E-Fuse中的区域，对此本发明实施例不做限定。
步骤209，对E-Fuse中烧录的基础校准数据及补偿校准数据进行校验。
需要说明的是，上述步骤209中的校验过程与步骤205中的校验过程类似，区别仅在于在步骤209中，校准数据应该包括烧录至基础校准区域的基础校准数据和烧录至补偿校准区域的补偿校准数据。
步骤210，确定校验是否成功；如果是，则执行步骤211；否则，执行步骤213。
步骤211，进行功能测试。步骤212，确定测试是否通过；如果是，则结束；否则，执行步骤213。
步骤213，确定所述芯片失效。
进一步地，为了保证烧录数据的正确性，在本发明方法另一种非限制性实施例中，还可在将所述待烧录数据烧录至E-Fuse之后、对E-Fuse中烧录的基础校准数据进行校验之前，对E-Fuse中烧录的数据进行检测，确定已烧录数据是否正确；如果正确，则执行对E-Fuse中烧录的基础校准数据进行校验的步骤；否则，确定所述芯片失效。
在本发明实施例中，可以采用一种或多种不同的检测方法检查烧录的正确性，比如：
1)读取E-Fuse中已烧录的数据(比如产品识别码等数据)并写入测试向量(pattern)，运行所述测试pattern，根据运行结果确定所述待烧录数据是否正确；
2)通过内建自测程序依次读取E-Fuse中的每个校准(trim)值和生产信息，判断与对应的烧录值是否相同。
上述对E-Fuse中烧录的数据的检测方法对于固定值和非固定值的烧录数据均可适用。
需要说明的是，对于烧录的生产信息如晶圆组信息(wafer lot)、晶圆标识(waferID)、坐标值等，由于存在工程验证阶段探针台(prober)不通讯的可能性，因此还需判定prober是否通讯，通讯时可以实时判定烧录值与实际信息是否一致，以确保回收测试不存在误放，不通讯时可以通过查空判定是否有写入值。
进一步地，在本发明方法另一种非限制性实施例中，还可在进行功能测试之前，读取E-Fuse中烧录的生产信息和产品识别码并写入pattern，运行所述pattern，根据运行结果确定所述生产信息和产品识别码是否正确，从而更好地保证了烧录信息的正确性。
进一步地，考虑到未烧录过的芯片在正常情况下，应保证芯片查空(即读取基础校准区域为空)成功，但不排除因某些干扰因素影响导致的芯片查空异常。为此，在本发明另一实施例中，还可在采用以下任意一种或多种方法判定芯片查空是否存在异常：
(1)采用多次(比如3次)查空的方式，如果一次查空成功，则确定芯片未烧录过。这种方式可以有效降低查空异常失效的可能性。
(2)采用读取首尾地址烧录值的方式，判定是否完成烧录。这种方式基本保证了烧录内容完全，但无法保证所有比特bit的正确性。
(3)进入已烧录过的芯片测试流程，通过校验判定校准值是否有误；判定烧录固定值部分是否有误，如产品识别码等；判定烧录非固定值部分是否在有效范围内，如芯片坐标等。这种方式可以确保查空失败芯片烧录值真实有效。
利用本发明提供的基于内置E-Fuse存储器的芯片测试方法，可以对基于内置E-Fuse存储器的芯片实现重复性测试，相较于现有技术具有更好的测试效果，主要体现在以下几方面：
一、可反复运行测试流程，验证测试稳定性，确保测试结果可靠。
二、可实现不良品回收测试，从而避免不必要的良率损失。
三、实际生产中，可能存在量产前验证测试环境正常，而量产后分析验证芯片、操作人员错误运行程序等可能性，从而判定芯片为不良品的情况，存在识放风险。而通过本发明方案提供的可重复性测试，可以规避误放风险，避免不必要的良率损失。
需要说明的是，本发明提供的基于内置E-Fuse存储器的芯片测试方法，可应用于所有OTP类型存储的芯片，而且，在CP(Chip Probing)和FT(Final Test)测试阶段都可应用，在CP已完成校准值烧录的情况下，FT仍可烧录校准补偿值。
相应地，本发明实施例还提供一种芯片，如图3所示，该芯片的一种结构示意图。
该实施例中，所述芯片300包括：E-Fuse存储模块301，所述E-Fuse存储模块301内烧录有基础校准数据和补偿校准数据。其中：
所述基础校准数据是对所述芯片300进行基础校准后烧录的；
所述补偿校准数据是对所述芯片300进行补偿校准后烧录的。
其中，所述基础校准数据和所述补偿校准数据位于同一E-Fuse存储模块301中的不同区域。
如图4所示，是本发明实施例提供的芯片的另一种结构示意图。
与图3所示实施例的区别在于，该实施例中，E-Fuse存储模块301包括：第一E-Fuse存储器和第二E-Fuse存储器。
该实施例中，所述基础校准数据位于所述第一E-Fuse存储器；所述补偿校准数据位于第二E-Fuse存储器。
关于上述实施例中描述的各个装置、产品包含的各个模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端设备的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端设备内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端设备内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
需要说明的是，本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的部分步骤。
虽然本申请披露如上，但本申请并非限定于此。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各种更动与修改，因此本申请的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种基于内置E-Fuse存储器的芯片测试方法，其特征在于，所述方法包括：
在进入OS测试后，检查E-Fuse是否已完成烧录；
如果未完成烧录，则对芯片进行基础校准，确定待烧录数据，将所述待烧录数据烧录至E-Fuse；
如果已完成烧录、或者烧录所述待烧录数据至E-Fuse后，则进行功能测试。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在进行功能测试之前，对E-Fuse中烧录的基础校准数据进行校验；
如果校验成功，则进行功能测试；
如果校验失败，则检查是否已进行补偿校准；
如果是，则对所述基础校准数据及补偿校准数据进行校验；
如果否，则进行补偿校准，确定补偿校准数据，并将所述补偿校准数据烧录至E-Fuse。
3.根据权利要求2所述的方法，其特征在于，所述基础校准数据被烧录至基础校准区域；所述补偿校准值被烧录至补偿校准区域。
4.根据权利要求3所述的方法，其特征在于，
所述基础校准区域和所述补偿校准区域为同一E-Fuse中的不同区域；或者
所述基础校准区域和所述补偿校准区域为不同E-Fuse中的区域。
5.根据权利要求3所述的方法，其特征在于，
所述检查E-Fuse是否已完成烧录包括：
读取所述基础校准区域；如果为空，则确定E-Fuse未完成烧录；否则确定E-Fuse已完成烧录；
所述检查是否已进行补偿校准包括：
读取所述补偿校准区域；如果为空，则确定未进行补偿校准；否则确定已进行补偿校准。
6.根据权利要求3所述的方法，其特征在于，所述方法还包括：
将所述补偿校准值烧录至E-Fuse之后，对E-Fuse中烧录的基础校准数据及所述补偿校准值进行校验；
如果校验成功，则进行功能测试；
如果校验失败，则确定所述芯片失效。
7.根据权利要求2至6任一项所述的方法，其特征在于，所述方法还包括：
在将所述待烧录数据烧录至E-Fuse之后、对E-Fuse中烧录的基础校准数据进行校验之前，对E-Fuse中烧录的数据进行检测，确定已烧录数据是否正确；
如果正确，则执行对E-Fuse中烧录的基础校准数据进行校验的步骤；
否则，确定所述芯片失效。
8.根据权利要求7所述的方法，其特征在于，所述E-Fuse中烧录的数据包括：所述基础校准数据和生产信息；
所述对E-Fuse中烧录的数据进行检测，确定已烧录数据是否正确包括：
读取E-Fuse中烧录的数据并写入测试向量，运行所述测试向量，根据运行结果确定E-Fuse中烧录的数据是否正确；和/或
通过内建自测程序依次读取E-Fuse中的每个基础校准数据和生产信息，判断与对应的烧录值是否相同。
9.根据权利要求8所述的方法，其特征在于，所述E-Fuse中烧录的数据还包括：产品识别码；
所述方法还包括：
在进行功能测试之前，读取E-Fuse中烧录的生产信息和产品识别码并写入测试向量，运行所述测试向量，根据运行结果确定所述生产信息和产品识别码是否正确。
10.一种芯片，其特征在于，所述芯片包括：E-Fuse存储模块，所述E-Fuse存储模块内烧录有基础校准数据和补偿校准数据；
所述基础校准数据是对所述芯片进行基础校准后烧录的；
所述补偿校准数据是对所述芯片进行补偿校准后烧录的。
11.根据权利要求10所述的芯片，其特征在于，所述基础校准数据和所述补偿校准数据位于同一E-Fuse存储模块中的不同区域。
12.根据权利要求10所述的芯片，其特征在于，所述E-Fuse存储模块包括：第一E-Fuse存储器和第二E-Fuse存储器；
所述基础校准数据位于所述第一E-Fuse存储器；
所述补偿校准数据位于第二E-Fuse存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311819558.8A CN117766012A (zh) | 2023-12-26 | 2023-12-26 | 基于内置E-Fuse存储器的芯片测试方法、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311819558.8A CN117766012A (zh) | 2023-12-26 | 2023-12-26 | 基于内置E-Fuse存储器的芯片测试方法、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117766012A true CN117766012A (zh) | 2024-03-26 |
Family
ID=90312146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311819558.8A Pending CN117766012A (zh) | 2023-12-26 | 2023-12-26 | 基于内置E-Fuse存储器的芯片测试方法、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117766012A (zh) |
-
2023
- 2023-12-26 CN CN202311819558.8A patent/CN117766012A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067262A (en) | Redundancy analysis for embedded memories with built-in self test and built-in self repair | |
| US6829181B1 (en) | Semiconductor memory, method of testing semiconductor memory, and method of manufacturing semiconductor memory | |
| US20130232384A1 (en) | Method and system for iteratively testing and repairing an array of memory cells | |
| CN102568580B (zh) | 带芯片测试功能的烧录机及其烧录方法 | |
| US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| US8867289B2 (en) | Chip with embedded non-volatile memory and testing method therefor | |
| CN105469832B (zh) | 集成电路和用于集成电路的存储器自我测试方法 | |
| KR100272712B1 (ko) | 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치 | |
| WO2008131347A1 (en) | Jtag controlled self-repair after packaging | |
| JPS61278992A (ja) | 故障検査機能を備えたｉｃカ−ド | |
| US20230195994A1 (en) | Chip design verification system, chip design verification method, and computer readable recording media with stored program | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| US20100096629A1 (en) | Multi-chip module for automatic failure analysis | |
| US6957377B2 (en) | Marking of and searching for initial defective blocks in semiconductor memory | |
| JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
| CN110504000B (zh) | 晶圆级测试用测试机识别探针卡信息的方法 | |
| CN117766012A (zh) | 基于内置E-Fuse存储器的芯片测试方法、芯片 | |
| KR20140029735A (ko) | Ｅ-Ｆｕｓｅ를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법 | |
| US6209110B1 (en) | Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested | |
| CN114121120A (zh) | 一种存储器的检测系统、方法及芯片 | |
| US6181615B1 (en) | Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested | |
| US6971055B2 (en) | Method for verifying the accuracy of bit-map memory test programs | |
| US6778933B2 (en) | Processing semiconductor devices having some defective input-output pins | |
| CN116844989B (zh) | 芯片失效原因的识别方法及系统 | |
| US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |