CN105469832B - 集成电路和用于集成电路的存储器自我测试方法 - Google Patents

Abstract

本发明实施例公开了集成电路及用于集成电路的存储器自我测试方法，其中，所述集成电路包括：一核心电路，用于执行所述集成电路的操作；一存储器，用于存储一子系统和一修复系统，当所述修复系统运行时，所述修复系统检测所述存储器是否存在故障，当所述修复系统检测到所述故障，修复所述故障，而当所述修复系统没有检测到所述故障，向所述存储器中注入一假故障用来验证所述修复系统是否运行正确。本发明实施例可以检测并修复嵌入式存储器的故障以及验证修复系统本身是否失败。

Description

集成电路和用于集成电路的存储器自我测试方法

本发明要求申请日为2014年9月26日，专利号为62/055,684的美国专利的优先权，该美国专利的全部内容均包含在本发明中。

【技术领域】

本发明涉及集成电路(Integrated circuits)技术领域，尤其涉及一种集成电路和用于集成电路的存储器自我测试方法。

【背景技术】

由于功能的增强和性能的提升，集成电路(Integrated circuits)已经变得很复杂。很多集成电路包括片上存储器(on-chip memory)。片上存储器可以多种形式呈现，例如，随机访问存储器(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable read-only Memory，PROM)、非易失性存储器(Non-Volatile Memory，NVRAM)、闪存(flash memory)等。在上述的各种存储器中，RAM和ROM最常被用于芯片(例如，处理器(processor)，控制器(controller)或数据处理单元(digitalprocessing unit，DPS))中。由于存储在ROM中的内容不能被修改，因此ROM用于存储芯片的主要核心(main core)或主要操作系统。RAM存储器为易挥发性的存储器，当电源断掉时，其内部所存储的信息则会被移除，因此RAM存储器通常用于存储芯片操作过程中所形成的参数或临时数据。

由于集成电路复杂性的增强，新增的元件可能导致芯片出错。为避免装载有故障的芯片，需要一种测试机制来发现故障芯片。传统的故障检测机制使用一个外部的自动测试装置(Automatic Test Equipment，ATE)来测试芯片，但该机制耗费时间并且不是一种经济的途径。因此，另一测试机制，内建自我测试(Built-in Self Test，BIST)被提供给一些特殊的电路，例如一个带有嵌入式存储器的芯片。该机制允许芯片使用额外的硬件或集成在芯片中的软件来执行一自我测试程序(self-testing procedure)，所述自我测试程序通过使用所述额外的硬件或所述芯片中的软件(存储在所述嵌入式存储器中)测试所述芯片的操作(功能性地，参数性地，或者兼具两者)。因此，该新的测试机制降低了对外部自动测试装置的依赖性。虽然BIST机制可提供一种相对经济的芯片测试途径，但是，传统的测试程序不能被用于做及时验证(on-the-fly validation)或诊断(diagnosis)。因此，传统的BIST机制需要被改善。

【发明内容】

本发明提供集成电路和用于集成电路的存储器自我测试方法。

本发明的提供一种集成电路包括：一核心电路，用于执行所述集成电路的操作；一存储器，用于存储一子系统和一修复系统，当所述修复系统运行时，所述修复系统检测所述存储器是否存在故障，当所述修复系统检测到所述故障，修复所述故障，而当所述修复系统没有检测到所述故障，向所述存储器中注入一假故障用来验证所述修复系统是否运行正确。

本发明提供一种用于集成电路的存储器自我测试方法，其中，所述所述集成电路包括一核心电路、一存储器存储有一子系统和一修复系统，所述方法包括：通过所述修复系统检测所述存储器是否存在故障；当检测到所述故障时，所述修复系统修复所述故障；当未检测到所述故障时，向所述存储器中注入一假故障用来验证所述修复系统是否运行正确。

本发明实施例的集成电路或用于集成电路的存储器自我测试方法，使用修复系统检测集成电路的存储器是否存在故障，当所述修复系统检测到所述故障，修复所述故障，而当所述修复系统没有检测到所述故障，向所述存储器中注入一假故障用来验证所述修复系统是否运行正确。由此本发明实施例可以检测并修复嵌入式存储器的故障以及验证修复系统本身是否失败。

【附图说明】

图1为一个芯片的示意图。

图2为本发明的一个实施例的集成电路的芯片的示意图。

图3为本发明的一个实施例的存储器自我测试方法的流程图。

图4为本发明的另一个实施例的存储器自我测试方法的流程图。

图5为本发明的一个实施例的使用BIST机制的集成电路芯片的示意图。

图6为本发明的一个实施例的集成电路的功能模块图。

图7为本发明的一个实施例的芯片测试系统的示意图。

图8为一个存储器模块的示意图。

图9A为本发明的一个实施例的形成假字线故障(fake word line defect)的电路的电路图。

图9B为本发明的一个实施例的形成假位线故障(fake bit line defect)的电路的电路图。

图9C为本发明的一个实施例的形成假存储器块故障(fake memory blockdefect)的电路的电路图。

【具体实施方式】

接下面的描述为本发明预期的最优实施例。这些描述用于阐述本发明的大致原则而不应用于限制本发明。本发明的保护范围应在参考本发明的权利要求的基础上进行认定。

图1为一个集成电路的芯片的原理图。如图1所示，芯片10包括一个核心电路11、一个修复电路15、一第一RAM12存储有第一子系统subsys1，一第二RAM13存储有第二子系统subsys2，以及一第三RAM14存储有第三子系统subsys3。所述核心电路11处理所述芯片10的功能和操作，而所述修复电路15用来检测所述第一RAM12、所述第二RAM13以及所述第三RAM14中的故障。例如，当所述第一子系统subsys1运行时，所述RAM12中的故障可能引起错误且所述芯片10可能不能正常工作(nonfunctional)。在所述第一子系统subsys1、所述第二子系统subsys2以及所述第三子系统subsys3运行时，所述修复电路15连续不断地检测所述第一RAM12、所述第二RAM13以及所述第三RAM14中是否存在任何故障，并修复所检测到的故障。在图1中，修复电路15处理故障检测并修复所述第一RAM12、所述第二RAM13以及所述第三RAM14的故障，但本发明并不受此限制。

图2为本发明的一个实施例的集成电路的芯片的示意图。如图2所示，芯片20包括一核心电路21、一第一RAM22存储有第一子系统subsys22a(标记为subsys1)，一第二RAM23存储有第二子系统subsys23a(标记为subsys2)，以及一第三RAM24存储有第三子系统subsys24a(标记为subsys3)。所述第一子系统22a包括一第一修复系统22b来检测并修复发生在所述第一RAM22中的故障。所述第二子系统23a包括一第二修复系统23b来检测并修复发生在所述第二RAM23中的故障。所述第三子系统24a包括一第三修复系统24b来检测并修复发生在所述第三RAM24中的故障。在本实施例中，修复系统22b、23b以及24b为相应的子系统的一部分(也即，修复系统22b为第一子系统22a的一部分，修复系统23b为第二子系统23a的一部分，修复系统24b为第三子系统24a的一部分)，而在其他的实施例中，修复系统22b、23b以及24b也可独立于相应的子系统(也即，修复系统22b独立于第一子系统22a，修复系统23b独立于第二子系统23a，修复系统24b独立于第三子系统24a)。

当第一子系统22a运行时，第一修复系统22b检测第一RAM22中是否发生故障。当所述第一修复系统22b检测到所述第一RAM22中的故障，则根据一预先设定的修复途径(repair approach)修复所述故障，例如封闭(blocking)一个存储器块(memory block)或者存储器列(memory column)。当第二子系统23a运行时，第二修复系统23b检测第二RAM23中是否发生故障。当所述第二修复系统23b检测到所述第二RAM23中的故障，则根据一预先设定的修复途径修复所述故障，例如使用一冗余的存储器列替代出故障的存储器列。当第三子系统24a运行时，第三修复系统24b检测第三RAM24中是否发生故障。当所述第三修复系统24b检测到所述第三RAM24中的故障，则根据一预先设定的修复途径修复所述故障。

所述修复系统22b、23b以及24b可为一硬件(hardware)电路或所述核心电路21所执行的软件(software)或固件(firmware)。尽管图1和图2揭示了一种BIST机制，但是所述BIST机制会由于修复机制的失败或不能正常工作而不能正常地发挥作用。

图3为本发明的一个实施例的存储器自我测试方法的流程图。该存储器自我测试方法被应用于包括有嵌入式存储器的集成电路的芯片，并由所述芯片的核心电路所执行。所述芯片包括一核心电路和一存储器，所述存储器中存储有子系统。在本实施例中，提供一修复系统来检测并修复所述存储器中的故障。所述修复系统可为由所述核心电路激活的子系统的一部分，也可为所述核心电路的一部分。该存储器自我测试方法并不仅仅是一个测试-修复方法，而是一个可以检测并修复嵌入式存储器的故障以及验证所述修复系统是否失败的方法。

在步骤S31，所述修复系统检测所述芯片的嵌入式存储器是否存在故障。如果所述修复系统未检测到故障，执行步骤S34。如果所述修复系统检测到故障，执行步骤S32。

在步骤S32，所述修复系统根据预先设定的修复途径修复所述故障。在本实施例中，所述修复系统可包括故障修复库(detect-repair library)，存储有大量的被检测到的故障的故障类型以及对应的故障修复途径。例如，假设检测到的故障为一个存储器列失效；而其对应的修复途径可为使用一个冗余的存储器列替代所述失效的存储器列。当修复所述故障后，则执行步骤S33。所述修复系统验证所述故障是否已经被修复。在另一个实施例中，步骤S33包括两阶段的验证。首先，所述修复系统验证所述故障是否被修复(例如，可再次执行步骤S31，检测所述嵌入式存储器是否存在故障，如果再次执行步骤S31的结果是未检测到故障，则可认为验证所述故障是否被修复的验证通过)。其次，所述核心电路根据所检测到的故障类型和所述修复系统所采用的修复途径验证所述修复系统(例如，可执行后续所描述的步骤S34-S36的步骤来进行验证)。

回到步骤S34。当所述修复系统未检测到故障并不意味着所述嵌入式存储器中没有故障。其可能是所述修复系统出故障了。为确保步骤S31的结果是正确的，所述修复系统需要首先被验证。在步骤S34，一主动的自我测试模式(active self-testing mode)被激活。所述核心电路向所述嵌入式存储器注入一故障(例如一假故障)并通知所述修复系统修复所述故障。具体的，一故障模型库(defect model library)被提供给所述核心电路。该故障模型库包括多个故障类型和对应的修复途径。例如，故障类型可为存储器列的失效，而对应的修复途径可为使用冗余的存储器列替换所述失效的存储器列。请注意，一个故障类型可有多个修复途径。所述核心电路从该故障模型库中选择至少一种故障类型，并获取至少一种与之对应的正确的修复途径。在步骤S35，所述修复电路修复所述被注入的故障，并产生一修复结果。所述修复电路也可包括一个与所述故障模型库相同的故障修复库(defect-repair library)，或者所述故障修复库中所包括的内容与所述故障模型库所包括的内容相同。请注意，所述故障模型库中所包括的所有故障类型必须也包括在所述故障修复库中，并且故障类型对应的故障修复途径在两个数据库中也要相同。在步骤S35，所述修复电路利用所述故障修复库中与所述故障类型对应的修复途径修复所述被注入的故障。在步骤S36，所述核心电路验证所述修复结果并确定所述修复系统是否通过修复测试。步骤S36可采取后续实施例中步骤S45相同的手段来对修复系统进行验证，在此不进行赘述。

如果所述修复系统通过所述修复测试，执行步骤S38。所述核心电路关闭所述芯片的所述主动的自我测试模式。如果所述修复系统没有通过所述修复测试，执行步骤S37来输出一警报信号，并且所述芯片被归类为故障。在本实施例中，应用在芯片上的BIST机制包括两部分：用于检测并修复故障的修复系统，以及验证所述修复系统的验证机制。根据所揭露的方法，由于图3所示的方法可验证BIST机制以确保所述BIST机制能正常地运行，由此BIST机制变得更加完善。

图4为本发明的另一个实施例的存储器自我测试方法的流程图。该存储器自我测试方法被应用于包括有嵌入式存储器的芯片，并由所述芯片的核心电路所执行。所述芯片包括一核心电路和一存储器，所述存储器中存储有子系统。所述存储器运行在两种不同的模式：一个普通模式(normal mode)和一个主动的自我测试模式(active self-testingmode)。当所述存储器运行在所述普通模式，所述存储器可被读和写，并且当发现所述存储器故障，修复系统可修复其故障。在本实施例中，所述故障可为一硬件故障，例如，存储器列或行被毁坏。在接下来的段落中将讨论所述存储器运行在所述主动的自我测试模式的情形。

在步骤S41，开启所述存储器的所述主动的自我测试模式。在一个实施例中，核心电路基于用户发送的指令开启所述主动的自我测试模式。在另一个实施例中，所述存储器包括一个特殊的引脚，当所述特殊的引脚的逻辑状态从第一状态改变为第二状态时，所述存储器的主动的自我测试模式被开启。在步骤S42，核心电路向所述存储器注入一个故障(例如一假故障)并指示修复系统修复所述故障。

具体的，提供一故障模型库给所述核心电路，该故障模型库包括多个故障类型和对应的修复途径。例如，故障类型可为存储器列的失效，而对应的修复途径可为使用冗余的存储器列替换所述失效的存储器列。请注意，一个故障类型可有多个修复途径。所述核心电路选择至少一种故障类型，并获取至少一种与之对应的正确的修复途径。则在步骤S42，所述核心电路将选择的故障注入所述存储器。

在步骤S43，所述修复系统修复所述注入的故障。所述修复系统也可包括一个与所述故障模型库相同的故障修复库(defect-repair library)，或者所述故障修复库中所包括的内容与所述故障模型库所包括的内容相同。请注意，所述故障模型库中所包括的所有故障类型必须也包括在所述故障修复库中，并且故障类型对应的故障修复途径在两个数据库中也要相同。具体实现中，在步骤S43可利用故障修复库中与所述注入的故障对应的修复途径修复所注入的故障。在步骤S44，所述核心电路从所述修复系统获取一修复结果。所述修复结果可包括一个故障类型及所采用的修复途径。

在步骤S45，所述核心电路验证所述修复结果并确定所述修复系统是否通过修复测试(也即，所述核心电路验证所述修复结果是否与一预先设定的结果吻合，所述预先设定的结果可为故障模型库中定义的故障类型及其对应的修复途径)。如果所述核心电路确认所述修复结果与预先设定的结果吻合，则在步骤S46，所述修复系统通过所述验证。如果所述核心电路确认所述修复结果与预先设定的结果不吻合，则在步骤S47，所述修复系统未通过所述验证。依照图4的方法，可通过过滤掉使用失效的BIST机制的芯片来增强芯片的可靠性。

图5为本发明的一个实施例的使用BIST机制的芯片的示意图。如图5所示，芯片50包括一核心电路51、一第一存储器52和一第二存储器53，其中所述第一存储器52包括一第一测试引脚52a，标记为HDEN，所述第二存储器53包括一第二测试引脚53a，标记为HDEN。所述第一存储器52和所述第二存储器53分别存储一第一子系统和一第二子系统。所述第一子系统包括一第一修复系统来修复所述第一存储器52的故障，所述第二子系统包一第二修复系统来修复所述第二存储器53的故障。

在本实施例中，所述第一修复系统和所述第二修复系统包括一个自我验证功能(self-verifying function)(此时，包括所述第一修复系统和所述第二修复系统的所述第一存储器52及所述第二存储器53分别运行在自我测试模式)来对所述修复系统自身进行验证。所述自我验证功能避免错误的修复系统进行错误的故障检测和错误的故障修复。通过改变所述第一测试引脚52a和所述第二测试引脚53a的逻辑状态来开启所述自我验证功能。在本实施例中，所述核心电路51根据用户的指令改变所述第一测试引脚52a和所述第二测试引脚53a的逻辑状态。在本实施例中，所述第一测试引脚52a和所述第二测试引脚53a仅能被所述核心电路访问。

接下来的段落将以第一存储器52中自我验证功能作为举例进行说明。当所述核心电路51接收到验证所述第一修复系统的指令，所述核心电路51改变所述第一测试引脚52a的逻辑状态。随后，所述核心电路向所述第一存储器52注入一个故障并指示所述第一修复系统修复所述注入的故障。

在该实施例中，提供一个故障模型库给所述核心电路51，其中，该故障模型库包括多个故障类型和对应的修复途径。例如，所述故障类型可为存储器列的失效，而对应的修复途径可为使用冗余的存储器列替换所述失效的存储器列。请注意，一个故障类型可有多个修复途径。所述核心电路51选择至少一种故障类型，并获取一种对应的正确的修复途径。随后，核心电路51将选择的故障注入所述第一存储器52。

所述修复系统根据所述注入的故障的故障类型检测所述故障并修复所述注入的故障。所述修复系统也可包括一个与所述故障模型库相同的故障修复库，或者所述故障修复库中所包括的内容与所述故障模型库所包括的内容相同。请注意，所述故障模型库中所包括的所有故障类型必须也包括在所述故障修复库中，并且故障类型对应的故障修复途径在两个数据库中也要相同。在另一个实施例中，所述故障模型库为所述故障修复库的一部分以确保所述故障模型库中所包括的所有故障类型被包括在所述故障修复库中。

在修复故障之后，所述核心电路51从所述修复系统获取一修复结果。所述修复结果可包括一个故障类型及采用的修复途径。所述核心电路51验证所述修复结果并确定所述修复系统是否通过修复测试(也即，所述核心电路验证所述修复结果是否与一预先设定的结果吻合，所述预先设定的结果可为故障模型库中定义的故障类型及其对应的修复途径)。如果所述核心电路51确认所述修复结果与预先设定的结果吻合，则所述修复系统通过所述验证。如果所述核心电路51确认所述修复结果与预先设定的结果不吻合，则所述修复系统未通过所述验证，并且所述芯片50被划分为故障芯片。

图6为本发明的一个实施例的集成电路的功能模块图。所述集成电路包括一核心电路61、一修复系统62、一存储器63、一故障模型库64、以及一故障修复库65。在图6中，所有的功能模块61-65可为硬件、软件或硬件与软件的结合。功能模块61-65可集成在一个模块中、或者集成在一个处理单元中，或者分散在不同的电路中(例如，修复系统62、故障模型库64以及故障修复库65均可为存储器63中所存储的软件模块)。请注意，功能模块61-65中的操作并不仅限于被本实施例的集成电路或芯片所使用，其还可运用在电子设备或包括多个电子设备的电子系统中。

所述修复系统62根据存储在所述故障修复库65中的故障类型和修复途径检测并修复所述存储器63中的故障。当所述故障系统62修复所述存储器63中的一个故障，所述核心电路61从所述修复系统62获取修复结果。随后，所述核心电路61根据存储在所述故障模型库64中的故障类型和修复途径验证所述修复结果，来检查所述修复系统62是否运行正常。

当所述修复系统62未检测到所述存储器63的故障，则所述核心电路61需检查所述修复系统62是否运行正常。所述核心电路61在所述存储器63中设置一个假故障并指示所述修复系统62修复该假故障。所述假故障由所述核心电路61从所述故障模型库64中选择或者由用户输入。所述故障模型库64包括多个故障类型和对应的修复途径。例如，所述故障类型可为存储器列的失效，而对应的修复途径可为使用冗余的存储器列替换所述失效的存储器列。请注意，一个故障类型可有多个修复途径。不同的修复途径需要不同的硬件资源，所述修复系统62根据当前的硬件资源采用一个修复途径。

在修复故障之后，所述核心电路61从所述修复系统62获得一修复结果。所述修复结果可包括一个故障类型及采用的修复途径。所述核心电路61验证所述修复结果并确定所述修复系统是否通过修复测试(也即，所述核心电路验证所述修复结果是否与一预先设定的结果吻合，所述预先设定的结果可为故障模型库中定义的故障类型及其对应的修复途径)。如果所述核心电路61确认所述修复结果与预先设定的结果吻合，则所述修复系统通过所述验证。如果所述核心电路61确认所述修复结果与预先设定的结果不吻合，则所述修复系统未通过所述验证，则所述集成电路可能发生故障。

图7为本发明的一个实施例的芯片测试系统的示意图。在本实施例中，通过一外部ATE74输入一假故障。所述ATE74检查嵌入在存储器73中的一修复系统是否运行正常。所述修复系统用于检测并修复存储器73中的故障。芯片71包括一第一引脚75，一第二引脚76以及一第三引脚77，其中所述第一引脚75与核心电路72的一输入输出引脚(I/O)相连，所述第二引脚76与所述存储器73的一HDEN引脚相连，以及所述第三引脚77与所述存储器73的一输入输出引脚(I/O)相连。请注意，所述第一引脚75、第二引脚76以及所述第三引脚77可替代为接触片(contact pad)。

所述修复系统周期性地检测所述存储器73来检查存储器73中是否存在故障。当所述修复系统检测到故障，所述修复系统根据预先设定的故障修复途径修复所述故障。例如，故障类型可为存储器列的失效，而对应的修复途径可为使用冗余的存储器列替换所述失效的存储器列。在修复故障之后，所述修复系统或所述核心电路72验证所述故障是否正确地被修复。如果验证失败，则所述核心电路72检查所述修复系统的功能是否正常。

当所述修复系统未检测到所述存储器73的故障，并不表示存储器73是正常的。其可能是所述修复系统失效了，以致故障没有被检测到。因此，需要验证程序来检查所述修复系统的功能是否正常。请注意，所述修复系统验证程序可基于用户发送的指令，周期性被执行或在特定的时间点被执行。所述特定的时间点可位于制造过程中的测试阶段。

在所述修复系统的验证程序的开始，一个假故障被注入所述存储器73。所述假故障可由所述核心电路73或所述ATE74所形成。提供一故障模型库给所述核心电路73或所述ATE74，所述故障模型库包括多个故障类型和对应的修复途径。例如，所述故障类型可为存储器列的失效，而对应的修复途径可为使用冗余的存储器列替换所述失效的存储器列。请注意，一个故障类型可有多种修复途径。所述核心电路73或所述ATE74选择至少一种故障类型，并获取对应的正确的修复途径。

随后，所述核心电路73或所述ATE74开启所述修复系统来检测所述存储器73中被注入的假故障。当所述修复系统检测到所述假故障，所述修复系统根据所述假故障的故障类型修复所述假故障。所述修复系统访问所述故障修复库查询修复途径。在所述修复系统修复所述假故障之后，所述修复系统产生一个修复结果。

所述核心电路73或所述ATE74从所述修复系统获得一修复结果。所述修复结果可包括一故障类型和所采用的修复途径。所述核心电路73或所述ATE74验证所述修复结果并确定所述修复系统是否通过修复测试(也即，所述核心电路验证所述修复结果是否与一预先设定的结果吻合，所述预先设定的结果可为故障模型库中定义的故障类型及其对应的修复途径)。如果所述核心电路73或所述ATE74确认所述修复结果与预先设定的结果吻合，所述修复系统通过所述验证。如果所述核心电路73或所述ATE74确认所述修复结果与预先设定的结果不吻合，所述修复系统未通过所述验证，所述芯片71被划分为故障芯片，并且不能被装载。在一个实施例中，当所述ATE74发现所述芯片71不能通过所述修复系统的验证程序，则所述ATE74通知用户所述芯片71出故障。

在本发明中，使用一个假故障来检查集成电路的修复系统的功能是否运行正常。图8A-图8C示出了3种可应用在本发明中的假故障。所述三种假故障的类型包括：字线故障，位线故障以及块故障。

图8为一个存储器模块的示意图。如图8所示，所述存储器模块包括一存储器阵列81、一字线驱动电路82、一位线驱动电路83以及一控制电路84。所述控制电路84耦接于一HDEN引脚，并且当所述HDEN引脚的逻辑状态改变为第一状态，所述控制电路84在所述存储器阵列81中形成一假故障。

图9A为本发明的一个实施例的形成假字线故障(fake word line defect)的电路的电路图。如图9A所示，非门电路801耦接于与非门802的一输入端，而所述与非门802的另一输入端接收一预解码(pre-decoding)信号。所述与非门802的输出端通过一非门803耦接于一与非门804。所述与非门804包括三个输入端，其中一个输入端耦接于非门803的输出端，而其他的两个输入端接收所述预解码信号。所述字线(word line，WL)通过另一个非门805耦接于所述与非门804的输出端。

当字线WL被选择，所述预编码信号为“1”。在常规情况下，HDEN为非激活状态，且所述字线WL可被正常地激活。而当所述HDEN被激活，所述字线WL则失效，与所述字线WL相连的存储器单元不能被访问，则所述修复系统确定所述字线WL被毁坏，并执行对应的修复方案。基于此，一个假的字线故障被创建。

图9B为本发明的一个实施例的形成假位线故障(fake bit line defect)的电路的电路图。如图9B所示，信号YSEL指示一个位线。当HDEN被激活，信号YSEL为“0”，由此与所述YSEL相耦接的位线失效。即使所述位线被选择，控制电路仍然不能访问与所述位线相连的存储器单元。

图9C为本发明的一个实施例的形成假存储块故障(fake memory block defect)的电路的电路图。如图9C所示，灵敏放大器(sensing amplifier，SA)831耦接于多个位线，并且当HDEN被激活，输出数据DOUT[n]始终为0。这使得修复系统确定与所述灵敏放大器831耦接的一存储器块已经失效。一假存储器块故障被产生。

虽然本发明已经通过举例的方式以及根据优选实施例作了描述，但应当理解的是本发明不限于此。本领域技术人员还可以做各种变化和修改而不脱离本发明的范围和精神。

权利要求书中用以修饰元件的“第一”、“第二”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (13)

1.一种集成电路，其特征在于，包括：

一核心电路，用于执行所述集成电路的操作；

一存储器，用于存储一子系统和一修复系统，当所述修复系统运行时，所述修复系统检测所述存储器是否存在故障，当所述修复系统检测到所述故障，修复所述故障，而当所述修复系统没有检测到所述故障，向所述存储器中注入一假故障用来验证所述修复系统是否运行正确；

其中所述假故障为字线故障；形成假字线故障的电路包括第一非门、第一与非门、第二非门、第二与非门和第三非门，其中：

第一非门包括用于接收信号的第一输入端和用于输出的第一输出端；

第一与非门包括耦接于所述第一非门的第一输出端的第一输入端和接收预编码信号的第二输入端，以及用于输出的第一输出端；

第二非门包括耦接于所述第一与非门的第一输出端的第一输入端和用于输出的第一输出端；

第二与非门包括耦接于所述第二非门的第一输入端和用于接收所述预编码信号的其他两个输入端，以及用于输出的第一输出端；

第三非门包括耦接于所述第二与非门的第一输入端和用于输出字线的第一输出端。

2.根据权利要求1所述的集成电路，其特征在于，所述修复系统为所述子系统的一部分。

3.根据权利要求1所述的集成电路，其特征在于，所述存储器为第一存储器，所述子系统为一第一子系统，所述修复系统为一第一修复系统，所述集成电路还包括：

一第二存储器，用于存储一第二子系统和一第二修复系统，当所述第二修复系统运行时，所述第二修复系统检测所述第二存储器是否故障，当所述第二修复系统检测到所述第二存储器的故障，修复所述第二存储器的故障，而当所述第二修复系统没有检测到所述第二存储器的故障，向所述第二存储器注入另一个假故障用于验证所述第二修复系统是否运行正确。

4.根据权利要求1所述的集成电路，其特征在于，所述假故障由所述核心电路注入或由用户输入或从一外部的自动测试装置中注入。

5.根据权利要求4所述的集成电路，其特征在于，所述核心电路用于执行一验证程序来向所述存储器中注入所述假故障用来验证所述修复系统是否运行正确，所述验证程序包括：

选择并注入所述假故障到所述存储器；

从一故障模型库中获取一与所述假故障的故障类型对应的修复途径；

开启所述修复系统来检测所述存储器中的所述假故障，当检测到所述假故障，所述修复系统根据所述假故障的故障类型从一故障修复库中获取与所述假故障的故障类型对应的一修复途径来修复所述假故障，并产生一修复结果；

获取所述修复系统所产生的所述修复结果；以及

根据所述故障模型库中的所述假故障的故障类型及对应的修复途径验证所述修复结果和来确定所述修复系统是否运行正确。

6.根据权利要求1所述的集成电路，其特征在于，所述存储器还包括一控制电路，所述控制电路耦接于一引脚，当所述引脚的逻辑状态改变时，所述控制电路产生所述假故障。

7.根据权利要求1所述的集成电路，其特征在于，所述子系统和所述修复系统由所述核心电路运行。

8.一种用于集成电路的存储器自我测试方法，其特征在于，用于测试如权利要求1所述的集成电路的存储器，所述方法包括：

通过所述修复系统检测所述存储器是否存在故障；

当检测到所述故障时，所述修复系统修复所述故障；

当未检测到所述故障时，向所述存储器中注入一假故障用来验证所述修复系统是否运行正确。

9.根据权利要求8所述的存储器自我测试方法，其特征在于，当所述修复系统修复所述故障后，所述方法还包括：

所述修复系统验证所述故障是否被修复；以及

向所述存储器中注入一假故障用来验证所述修复系统是否运行正确。

10.根据权利要求8或9所述的存储器自我测试方法，其特征在于，所述向所述存储器中注入所述假故障用来验证所述修复系统是否运行正确包括：

选择并注入所述假故障到所述存储器；

从一故障模型库中获取一与所述假故障的故障类型对应的修复途径；

开启所述修复系统来检测所述存储器中的所述假故障，当检测到所述假故障，所述修复系统根据所述假故障的故障类型从一故障修复库中获取与所述假故障的故障类型对应的一修复途径来修复所述假故障，并产生一修复结果；

获取所述修复系统所产生的所述修复结果；以及

根据所述故障模型库中的所述假故障的故障类型及对应的修复途径验证所述修复结果和来确定所述修复系统是否运行正确。

11.根据权利要求8或9述的存储器自我测试方法，其特征在于，所述存储器还包括一控制电路，所述控制电路耦接于一引脚，当所述引脚的逻辑状态改变时，所述控制电路产生所述假故障。

12.根据权利要求8或9所述的存储器自我测试方法，其特征在于，所述假故障为一字线故障、一位线故障或一块故障。

13.根据权利要求8或9所述的存储器自我测试方法，其特征在于，所述假故障由所述核心电路注入或由用户输入或从一外部的自动测试装置中注入。