KR20120114156A - 메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치 - Google Patents

메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치 Download PDF

Info

Publication number
KR20120114156A
KR20120114156A KR1020120027715A KR20120027715A KR20120114156A KR 20120114156 A KR20120114156 A KR 20120114156A KR 1020120027715 A KR1020120027715 A KR 1020120027715A KR 20120027715 A KR20120027715 A KR 20120027715A KR 20120114156 A KR20120114156 A KR 20120114156A
Authority
KR
South Korea
Prior art keywords
column
row
memory
unit
storage unit
Prior art date
Application number
KR1020120027715A
Other languages
English (en)
Inventor
마사아키 코스기
세이지 코이케
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20120114156A publication Critical patent/KR20120114156A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(과제) 소프트웨어에 의한 2차 리페어 해석 없이, 피시험 메모리의 리페어 해석을 실행한다.
(해결 수단) 피시험 메모리의 리페어 해석을 실행하는 메모리 리페어 해석 장치에 있어서, 행마다 불량셀의 수를 기억하는 행방향 불량수 기억부와, 열마다 불량셀의 수를 기억하는 열방향 불량수 기억부와, 행마다 해당 행에 포함되는 불량셀이 위치하는 열의 불량셀 수의 합계를 기억하는 행방향 가중치 기억부와, 열마다 해당 열에 포함되는 불량셀이 위치하는 행의 불량셀 수의 합계를 기억하는 열방향 가중치 기억부와, 불량셀을 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단하는 판단부를 구비하는 메모리 리페어 해석 장치를 제공한다.

Description

메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치{MEMORY REPAIR ANALYZING APPARATUS, MEMORY REPAIR ANALYZING METHOD AND TESTING APPARATUS}
본 발명은, 메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치에 관한 것이다.
종래부터, 메모리 셀을 여분으로 갖는 메모리 디바이스가 알려져 있다. 이러한 메모리 디바이스는, 제조 후의 시험에서 메모리 셀의 일부에 결함이 발견되면, 결함 셀을 리던던트(redundant) 메모리 셀로 치환하는 리페어 처리를 실시하여, 정상품으로 할 수 있다. 즉, 이러한 메모리 디바이스는, 리페어 처리 후에, 해당 결함 셀에 액세스하는 어드레스가 지정되면, 결함 셀 대신에 리던던트 메모리 셀을 액세스하도록 설정된다. 종래, 시험 장치는, 이와 같은 피시험 메모리의 시험을 실행한 후에 리페어 해석을 실행하고, 시험 결과의 결함의 정보에 기초하여, 복수의 결함 셀에 대하여 어떻게 리던던트 셀을 할당할 것인지를 결정하였다(예를 들면, 특허문헌 1 참조).
일본 특허 공개 평11-213695호 공보
이와 같은 메모리 리페어 해석은, 비교적 단순한 처리를 하드웨어로 1차 리페어 해석(라인 페일 해석)으로서 실행하고, 비교적 복잡한 처리를 소프트웨어에 의한 2차 리페어 해석(비트 페일 해석)으로서 실행하고 있었으므로, 1차 리페어 해석을 실행하는 하드웨어 외에 소프트웨어를 실행시키는 고속이면서 고가의 CPU가 필요하였다.
본 발명의 제1 태양에서는, 메모리 영역을 행방향으로 구제하는 행 스페어 영역 및 열방향으로 구제하는 열 스페어 영역을 구비하는 피시험 메모리의 리페어 해석을 실행하는 메모리 리페어 해석 장치에 있어서, 행마다 불량셀의 수를 기억하는 행방향 불량수 기억부와, 열마다 불량셀의 수를 기억하는 열방향 불량수 기억부와, 행마다 해당 행에 포함되는 불량셀이 위치하는 열의 불량셀 수의 합계를 기억하는 행방향 가중치 기억부와, 열마다 해당 열에 포함되는 불량셀이 위치하는 행의 불량셀 수의 합계를 기억하는 열방향 가중치 기억부와, 행방향 불량수 기억부, 열방향 불량수 기억부, 행방향 가중치 기억부 및 열방향 가중치 기억부에 기억된 값에 기초하여, 불량셀을 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단하는 판단부를 구비하는 메모리 리페어 해석 장치를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한, 발명이 될 수 있다.
도 1은 본 실시 형태에 관한 시험 장치(100)의 구성례를, 피시험 메모리(10)와 함께 나타낸다.
도 2는 본 실시 형태에 관한 해석부(130)의 구성례를 나타낸다.
도 3은 본 실시 형태에 관한 시험 장치(100)의 동작 플로우를 나타낸다.
도 4a는 본 실시 형태에 관한 해석부(130)가, 피시험 메모리(10)의 일부의 메모리 영역에 대하여 실행하는 리페어 해석의 초기 상태의 일례를 나타낸다.
도 4b는 본 실시 형태에 관한 해석부(130)가, 2개의 리페어 대상 열을 결정한 일례를 나타낸다.
도 4c는 본 실시 형태에 관한 해석부(130)가, 2개의 리페어 대상 행을 결정한 일례를 나타낸다.
도 5는 본 실시 형태에 관한 시험 장치(100)의 동작 플로우의 변형례를 나타낸다.
도 6은 본 실시 형태에 관한 해석부(130)의 변형례를 나타낸다
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은 본 실시 형태에 관한 시험 장치(100)의 구성례를, 피시험 메모리(10)와 함께 나타낸다. 시험 장치(100)는, 메모리 영역을 행방향으로 구제하는 행 스페어 영역 및 열방향으로 구제하는 열 스페어 영역을 구비하는 피시험 메모리(10)의 시험을 실행하여 불량셀을 검출하고, 해당 불량셀의 위치 정보를 얻는다. 여기서, 피시험 메모리(10)는, 행방향 및 열방향으로, 물리적 또는 논리적으로 배열된 메모리 셀(메모리 매트릭스)을 가지는 메모리 디바이스이다.
피시험 메모리(10)는, 시험 후의 구제 처리에 의해, 불량셀을 포함하는 행 또는 열의 어드레스에 액세스되면, 리던던트 회로 내의 양품 메모리 영역의 행 또는 열에 액세스하여 양품 메모리로서 동작한다. 피시험 메모리(10)는, 리던던트 회로 내의 양품 메모리 영역에, 행방향으로 배열된 메모리 셀과 치환되는 행(로우) 스페어 영역과, 열방향으로 배열된 메모리 셀과 치환되는 열(컬럼) 스페어 영역을 갖는다.
피시험 메모리(10)는, 복수의 메모리 블록을 가져도 되고, 해당 복수의 메모리 블록마다 독립적으로 행 스페어 영역 및 열 스페어 영역을 가져도 된다. 피시험 메모리(10)는, DRAM, SRAM 또는 플래시 메모리 등의 반도체 메모리여도 되고, 이에 대신하여, 마이크로 프로세서 등의 LSI에 포함되는 메모리이어도 된다.
시험 장치(100)는, 불량셀의 위치 정보에 기초하여 피시험 메모리(10)의 리페어 해석을 실행하여 리페어 대상 행 또는 리페어 대상 열을 결정한다. 또한, 시험 장치(100)는, 리페어 해석 결과에 기초하여, 리페어 대상 행을 행 스페어 영역에, 혹은 리페어 대상 열을 열 스페어 영역으로 치환하여 피시험 메모리(10)의 구제 처리를 실행한다. 시험 장치(100)는, 시험 프로그램에 따라, 시험 및 리페어 해석을 실행해도 된다. 시험 장치(100)는, 시험부(110)와, 페일 메모리부(120)와, 해석부(130)와, 구제부(140)를 구비한다.
시험부(110)는, 리던던트 회로를 포함하는 피시험 메모리(10)와의 사이에서 전기 신호를 주고 받아 피시험 메모리(10)를 시험한다. 시험부(110)는, 피시험 메모리(10)가 복수의 메모리 영역을 구비하는 경우, 해당 메모리 영역마다 시험을 실행해도 된다. 시험부(110)는, 피시험 메모리(10)를 시험하기 위한 시험 패턴에 기초한 시험 신호를 피시험 메모리(10)에 입력하여, 시험 신호에 따라 피시험 메모리(10)가 출력하는 출력 신호에 기초하여 피시험 메모리(10)의 양부(良否)를 판정한다. 시험부(110)는, 시험 신호 발생부(112)와, 신호 입출력부(114)와, 기대값 비교부(116)를 갖는다.
시험 신호 발생부(112)는, 신호 입출력부(114)를 통해 1 또는 복수의 피시험 메모리(10)에 접속되어, 피시험 메모리(10)로 공급하는 복수의 시험 신호를 발생한다. 시험 신호 발생부(112)는, 시험 신호에 따라 피시험 메모리(10)가 출력하는 응답 신호의 기대값을 생성해도 된다.
신호 입출력부(114)는, 1 이상의 피시험 메모리(10)에 접속되어, 시험부(110)와 피시험 메모리(10)의 사이에서 전기 신호를 주고 받는다. 신호 입출력부(114)는, 복수의 피시험 메모리(10)를 탑재하는 퍼포먼스 보드이어도 된다. 신호 입출력부(114)는, 피시험 메모리(10)에 접속되는 전송 경로에 마련되는 복수의 전환 스위치를 포함하며, 피시험 메모리(10) 및 시험부(110)의 사이를 전기적으로 접속할 것인지 절단할 것인지를 전환해도 된다.
신호 입출력부(114)는, 시험해야 할 피시험 메모리(10)와 시험부(110)의 사이를 전기적으로 접속하여, 시험 신호 발생부(112)가 발생한 시험 신호를 해당 피시험 메모리(10)에 송신한다. 또한, 신호 입출력부(114)는, 시험 신호에 따라 해당 피시험 메모리(10)가 출력하는 출력 신호를 수신한다. 신호 입출력부(114)는, 수신한 피시험 메모리(10)의 출력 신호를 기대값 비교부(116)로 송신한다.
기대값 비교부(116)는, 신호 입출력부(114)로부터 수신한 피시험 메모리(10)의 출력 신호에 포함되는 데이터 값과 시험 신호 발생부(112)가 생성하는 기대값을 비교한다. 기대값 비교부(116)는, 비교 결과에 기초하여, 피시험 메모리(10)의 양부를 판정한다. 기대값 비교부(116)는, 피시험 메모리(10)의 시험의 판정 결과 및 검출한 불량셀의 어드레스 정보 등을 페일 메모리부(120)에 기억한다.
페일 메모리부(120)는, 피시험 메모리(10)가 구비하는 각 메모리 영역의 불량셀의 정보를 기억한다. 페일 메모리부(120)는, 피시험 메모리(10)가 복수의 메모리 영역을 구비하는 경우, 해당 메모리 영역마다 불량셀의 정보를 기억해도 된다. 여기서, 피시험 메모리(10)는, 대응하는 행 리페어 영역 및 열 리페어 영역이 마련된 단위로, 복수의 메모리 영역을 구비해도 된다.
시험부(110)가 피시험 메모리(10)의 복수의 메모리 영역을 일부씩 순서대로 시험하고 있는 경우, 페일 메모리부(120)는, 1회의 시험에서 시험되는 메모리 영역분의 불량셀 정보를 격납하는 용량 이상의 기억 영역을 가지기만 하면 된다. 또한, 페일 메모리부(120)는, 복수의 피시험 메모리(10)에 대응하여, 시험 장치(100) 내에 복수로 구비되어도 된다. 또한, 복수의 페일 메모리부(120)는, 피시험 메모리(10)의 복수의 메모리 영역마다 구비되어도 된다.
해석부(130)는, 페일 메모리부(120)에 기억된 불량셀의 정보에 기초하여, 피시험 메모리(10)의 리페어 해석을 실행한다. 해석부(130)는, 시험 장치(100) 내에 복수개 구비되어도 된다. 예를 들어, 해석부(130)는, 페일 메모리부(120)가 시험 장치(100) 내에 복수개 구비되는 경우에, 복수의 페일 메모리부(120)마다 구비된다. 또한, 해석부(130)는, 복수의 피시험 메모리(10)에 대응하여 복수로 구비되어되 된다. 해석부(130)는, 버퍼부(122)와, 행방향 불량수 기억부(132)와, 열방향 불량수 기억부(134)와, 행방향 가중치 기억부(136)와, 열방향 가중치 기억부(138)와, 판단부(150)를 갖는다.
버퍼부(122)는, 피시험 메모리(10)의 미리 정해진 메모리 영역의 페일 정보를, 페일 메모리부(120)로부터 독출하여 기억한다. 버퍼부(122)는, 피시험 메모리(10)가 대응하는 행 리페어 영역 및 열 리페어 영역이 마련된 단위로 복수의 메모리 영역을 구비하는 경우, 해당 메모리 영역마다 페일 정보를 독출하여 기억해도 된다. 버퍼부(122)는, 페일 메모리부(120)에 기억된 메모리 셀의 위치 정보에 대응시켜, 불량셀 정보를 맵핑해도 된다.
행방향 불량수 기억부(132)는, 버퍼부(122)에 기억된 피시험 메모리(10)의 메모리 영역의 행마다, 불량셀의 수를 기억한다. 열방향 불량수 기억부(134)는, 해당 메모리 영역의 열마다, 불량셀의 수를 기억한다.
행방향 가중치 기억부(136)는, 버퍼부(122)에 기억된 피시험 메모리(10)의 메모리 영역의 행마다, 해당 행에 포함되는 불량셀이 위치하는 열의 불량셀 수의 합계를 기억한다. 여기서, 행방향 가중치 기억부(136)는, 해당 불량셀 수의 합계를 나타내는 값을 기억해도 된다. 행방향 가중치 기억부(136)가 기억하는 값은, 해당 행의 가중치로서 판단부(150)가 참조되어도 된다.
열방향 가중치 기억부(138)는, 해당 메모리 영역의 열마다, 해당 열에 포함되는 불량셀이 위치하는 행의 불량셀 수의 합계를 기억한다. 여기서, 열방향 가중치 기억부(138)는, 해당 불량셀 수의 합계를 나타내는 값을 기억해도 된다. 열방향 가중치 기억부(138)가 기억하는 값은, 해당 열의 가중치로서 판단부(150)가 참조되어도 된다.
판단부(150)는, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 값에 기초하여, 불량셀을 피시험 메모리(10)의 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단한다. 판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에 기억된 불량셀의 수가 더 큰 행 또는 열을 우선하여 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단한다.
행방향 불량수 기억부(132) 또는 열방향 불량수 기억부(134)에 기억된 수가 다른 것에 비해 큰 행 또는 열은, 불량셀의 수가 다른 것에 비해 많은 행 또는 열이 된다. 따라서, 1개의 해당 행 또는 열을 치환하기만 해도 복수의 셀을 구제할 수 있으므로, 판단부(150)는, 불량셀을 효율적으로 구제하기 위한 목적으로 해당 행 또는 열의 구제해야 할 우선 순위를 다른 것에 비해 높게 한다.
그러나, 행방향 불량수 기억부(132) 또는 열방향 불량수 기억부(134)에 기억된 수가 같은 수인 경우 등, 판단부(150)는, 효율적인 구제의 순번을 판단할 수 없는 경우가 있다. 그러므로, 판단부(150)는, 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 값도 참조하여, 불량셀을 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단한다.
판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에서의 불량셀의 수가 동일한 복수의 행 또는 열 가운데, 해당 행 또는 열에 대응하여 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 합계가 더 작은 행 또는 열을 우선하여 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단한다. 행방향 가중치 기억부(136)에 기억된 수가 더 큰 행에 포함되는 불량셀은, 해당 불량셀을 포함하는 열에, 다른 불량셀이 1개 이상 존재해 있을 가능성이 높다.
즉, 해당 열의 구제에 의해, 해당 불량셀을 포함하는 복수의 불량셀을 구제할 수 있는 가능성이 다른 열보다 높으므로, 판단부(150)는, 해당 열을 우선시켜 치환할 가능성이 높다는 것을 의미한다. 따라서, 판단부(150)는, 해당 열에 의한 해당 불량셀의 구제와 중복하여 해당 행을 구제하지 않도록, 해당 행의 우선 순위를 내린다. 그리고, 판단부(150)는, 열의 구제와 동시에, 행에 포함되는 불량셀이 구제될 확률이 다른 행보다 낮은, 행방향 가중치 기억부(136)에 기억된 수가 더 작은 행의 우선 순위를 올린다.
마찬가지로, 열방향 가중치 기억부(138)에 기억된 수가 더 큰 열에 포함되는 불량셀은, 해당 불량셀을 포함하는 행에, 다른 불량셀이 1개 이상 존재해 있을 가능성이 높으므로, 판단부(150)는, 해당 행을 우선시켜 치환할 가능성이 높다. 따라서, 판단부(150)는, 해당 행에 의한 해당 불량셀의 구제와 중복하여 해당 열을 구제하지 않도록, 해당 열의 우선 순위를 내린다. 그리고, 판단부(150)는, 행의 구제와 동시에, 열에 포함되는 불량셀이 구제될 확률이 다른 열보다 낮은, 열방향 가중치 기억부(138)에 기억된 수가 더 작은 열의 우선 준위를 올린다.
이와 같이, 행방향 불량수 기억부(132) 또는 열방향 불량수 기억부(134)에 기억된 수가 같은 수이더라도, 판단부(150)는, 치환하는 우선 순위를 판단할 수 있다.
판단부(150)는, 행 스페어 영역 또는 열 스페어 영역으로 치환해야 한다고 판단한 행 또는 열의 불량셀의 정보를 클리어하여, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)가 기억하는 값을 갱신한다. 이와 같이, 판단부(150)는, 치환해야 할 행 또는 열을 판단한 후에, 불량셀의 정보를 클리어하여, 치환하는 불량셀이 없어질 때까지, 치환해야 할 행 또는 열을 반복하여 판단해도 된다.
판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에서의 불량셀의 수가 동일한 복수의 행 또는 열이고, 또한, 해당 행 또는 열에 대응하여 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 합계값이 동일한 경우, 이전에 행 리페어 영역으로 치환해야 한다고 정한 행의 합계와, 열 리페어 영역으로 치환해야 한다고 정한 열의 합계를 비교하여, 열의 합계가 많은 경우에는 해당 가중치가 최소가 되는 복수의 행을, 우선하여 리페어 대상으로 한다.
이에 대신하여, 판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에서의 불량셀의 수가 동일한 복수의 행 또는 열이고, 또한, 해당 행 또는 열에 대응하여 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 합계값이 동일한 경우, 1 이상의 불량수를 기억하는 행방향 불량수 기억부(132)의 수보다도, 1 이상의 불량수를 기억하는 열방향 불량수 기억부(134)의 수가 큰 경우에 해당 행을, 우선하여 열 스페어 영역으로 치환해야 한다고 판단한다.
또한, 판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에서의 불량셀의 수가 동일한 복수의 행 또는 열이고, 또한, 해당 행 또는 열에 대응하여 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 합계값이 동일한 경우, 1 이상의 불량수를 기억하는 열방향 불량수 기억부(134)의 수보다도, 1 이상의 불량수를 기억하는 행방향 불량수 기억부(132)의 수가 큰 경우에 해당 열을, 우선하여 열 스페어 영역으로 치환해야 한다고 판단한다. 후술하는 바와 같이, 이에 의해, 대응하는 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 합계값 또한 동일한 행 또는 열이 복수로 있는 경우이어도, 판단부(150)는, 치환해야 할 우선 순위를 판단할 수 있다.
구제부(140)는, 판단부(150)가 행 스페어 영역 또는 열 스페어 영역으로 치환해야 한다고 판단한 행 또는 열을, 판단한 순서로 치환하여 구제한다. 구제부(140)는, 피시험 메모리(10)에 구비되는 리던던트 회로로의 전환 방법에 따라, 치환해야 할 행 또는 열을 행 스페어 영역 또는 열 스페어 영역으로 치환한다.
예를 들어, 피시험 메모리(10)가 리던던트 회로로의 전환 방법으로서 논리 회로를 이용하고 있는 경우, 구제부(140)는, 해당 논리 회로를 동작시키는 프로그램을 바꿔쓰기(rewritten)하여, 리던던트 회로로 전환한다. 이에 대신하여, 피시험 메모리(10)가 리던던트 회로로의 전환 방법으로서 레이저 빔 등을 통해 열적으로 절단하는 절단용 회로를 이용하고 있는 경우, 구제부(140)는, 대응되는 절단용 회로에 레이저 빔 등을 조사하여 열절단해도 된다. 이에 대신하여, 피시험 메모리(10)가 리던던트 회로로의 전환 방법으로서 전류를 흘려 용단(溶斷)하는 퓨즈(fuse) 회로를 이용하고 있는 경우, 구제부(140)는, 대응되는 퓨즈 회로에 미리 정해진 전류값 범위의 전류를 흘려 용단하여도 된다.
이상의 본 실시예에 따른 시험 장치(100)는, 피시험 메모리(10)의 시험과, 시험 결과에 기초한 피시험 메모리(10)의 메모리 리페어 해석과, 메모리 리페어 해석 결과에 기초한 구제 처리를 실행한다. 시험 장치(100)는, 피시험 메모리(10)의 시험이 종료되고 나서 메모리 리페어 해석을 실행해도 되고, 이에 대신하여, 미리 정해진 일부의 메모리 영역의 시험 결과가 페일 메모리부에 기억된 후에, 해당 메모리 영역의 메모리 리페어 해석을 실행해도 된다. 또한, 시험 장치(100)는, 해석부(130)의 메모리 리페어 해석의 실행과 동시에, 구제부(140)의 구제 처리를 실행해도 된다.
도 2는 본 실시 형태에 관한 해석부(130)의 구성례를 나타낸다. 본 예에서, 피시험 메모리(10)는, 5행 5열의 메모리 셀의 매트릭스와, 불량 메모리 셀을 행 단위로 치환하는 2행분의 행 스페어 영역과, 불량 메모리 셀을 열 단위로 치환하는 2행분의 열 스페어 영역을 갖는다. 버퍼부(122)는, 피시험 메모리(10)의 5행 5열의 메모리 영역의 페일 정보를, 페일 메모리부(120)로부터 독출하여 기억한다.
일례로, 버퍼부(122)는, 도면 중의 수평 방향을 행방향으로 하고, 수직 방향을 열방향으로 한다. 즉, 예를 들어, 동일한 행 번호에서 열 번호를 1씩 인크리먼트(increment)하는 방향이 행방향이고, 동일한 열 번호에서 행 번호를 1씩 인크리먼트하는 방향이 열방향이다. 도면에서, 버퍼부(122)는, 메모리 영역의 불량셀을 「1」로 나타낸다.
행방향 불량수 기억부(132) 및 행방향 가중치 기억부(136)는, 버퍼부(122)가 5행의 메모리 영역을 가지므로, 적어도 5개의 기억 영역을 각각 가져도 된다. 마찬가지로, 열방향 불량수 기억부(134) 및 열방향 가중치 기억부(138)는, 버퍼부(122)가 5열의 메모리 영역을 가지므로, 적어도 5개의 기억 영역을 각각 가져도 된다.
예를 들어, 행방향 불량수 기억부(132)는, 1행 1열의 메모리 셀이 불량셀이므로, 1행째의 불량수를 1로서 1번째 기억 영역에 기억한다. 또한, 행방향 불량수 기억부(132)는, 2행째의 불량수를 2로서 2번째 기억 영역에, 3행째부터 5행째까지의 불량수를 1로서 3번째부터 5번째 기억 영역에 기억한다. 마찬가지로, 열방향 불량수 기억부(134)는, 1열째와 3열째의 불량수를 1로서, 2열째와 5열째의 불량수를 2로서, 4열째의 불량수를 0으로서 기억한다.
행방향 가중치 기억부(136)는, 1행째에 포함되는 불량셀이 1열째에 위치하여, 1열째의 불량셀 수의 합계가 1이므로, 1번째 기억 영역에 1을 기억한다. 또한, 행방향 가중치 기억부(136)는, 2행째에 포함되는 불량셀이 2열째와 5열째에 위치하여, 2열째 불량셀의 수인 2와, 5열째 불량셀의 수인 2의 합계가 4가 되므로, 2번째 기억 영역에 4를 기억한다. 마찬가지로, 행방향 가중치 기억부(136)는, 3번째 기억 영역에 2를, 4번째 기억 영역에 2를, 5번째 기억 영역에 1을 기억한다.
열방향 가중치 기억부(138)는, 1열째에 포함되는 불량셀이 1행째에 위치하여, 1행째의 불량셀 수의 합계가 1이므로, 1번째 기억 영역에 1을 기억한다. 또한, 열방향 가중치 기억부(138)는, 2열째에 포함되는 불량셀이 2행째와 4행째에 위치하여, 2행째의 불량셀의 수인 2와, 4행째의 불량셀의 수인 1의 합계가 3이 되므로, 2번째 기억 영역에 3을 기억한다. 마찬가지로, 열방향 가중치 기억부(138)는, 3번째 기억 영역에 1을, 4번째 기억 영역에 0을, 5번째 기억 영역에 3을 기억한다.
판단부(150)는, 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)가 기억한 값을 참조하여, 불량셀을 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단한다. 또한, 판단부(150)는, 불량셀을 행 스페어 영역 및 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단한 후에, 버퍼부(122)의 해당 불량셀의 표시를 클리어해도 된다.
도 3은 본 실시 형태에 관한 시험 장치(100)의 동작 플로우를 나타낸다. 여기서, 시험 장치(100)는, 피시험 메모리(10)의 시험을 마치고 나서 메모리 리페어 해석을 실행하는 예를 설명한다. 시험부(110)는, 피시험 메모리(10)의 시험을 실행한다(S300). 시험부(110)는, 시험 결과를 페일 메모리부(120)에 기억한다.
다음으로, 버퍼부(122)는, 페일 메모리부(120)에 기억된 피시험 메모리(10)의 일부 영역의 시험 결과의 정보를 독출하여 기억한다(S310). 여기서, 도 2에서 설명한 바와 같이, 행방향 불량수 기억부(132)는, 버퍼부(122)에 기억된 메모리 영역의 행마다, 불량셀의 수를 기억하고, 열방향 불량수 기억부(134)는, 해당 메모리 영역의 열마다, 불량셀의 수를 기억한다.
또한, 도 2에서 설명한 바와 같이, 행방향 가중치 기억부(136)는, 버퍼부(122)에 기억된 메모리 영역의 행마다, 해당 행에 포함되는 불량셀이 위치하는 열의 불량셀 수의 합계를 기억한다. 마찬가지로, 열방향 가중치 기억부(138)는, 해당 메모리 영역의 열마다, 해당 열에 포함되는 불량셀이 위치하는 행의 불량셀 수의 합계를 기억한다.
여기서, 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)가 각각 행마다 또는 열마다의 불량셀의 수를 기억한 후에, 해당 기억한 불량셀의 수에 기초하여 각각 동작해도 된다. 여기서 예를 들어, 버퍼부(122)가, 페일 메모리부(120)에 기억된 정보를 메모리 셀마다 독출하여 기억하는 경우를 설명한다.
버퍼부(122)가 1개인 불량셀 정보를 맵핑할 때마다, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)는, 대응하는 행 및 열의 불량셀의 수를 1 인크리먼트해도 된다. 이 경우, 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)는, 인크리먼트된 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)의 값에 기초하여, 불량셀 수의 합계를 갱신한다.
일례로, 버퍼부(122)가 2행 2열의 위치에 불량셀 정보를 맵핑한 경우, 행방향 불량수 기억부(132)는 2번째의 기억 영역에 기억된 수치를, 열방향 불량수 기억부(134)는 2번째의 기억 영역에 기억된 수치를 각각 1 인크리먼트한다. 다음으로, 행방향 가중치 기억부(136)는, 2행째의 가중치로서 기억되어 있는 2번째의 불량셀의 합계를 갱신한다. 마찬가지로, 열방향 가중치 기억부(138)는, 2열째의 가중치로서 기억되어 있는 2번째의 불량셀의 합계를 갱신한다.
또한, 버퍼부(122)가 2행 5열의 위치에 기억시킨 경우, 행방향 불량수 기억부(132)는 2번째 기억 영역에 기억된 수치를, 열방향 불량수 기억부(134)는 5번째 기억 영역에 기억된 수치를 각각 1 인크리먼트한다. 다음으로, 행방향 가중치 기억부(136)는, 2행째의 가중치로서 기억되어 있는 2번째의 불량셀의 합계를 갱신한다. 마찬가지로, 열방향 가중치 기억부(138)는, 5열째의 가중치로서 기억되어 있는 5번째의 불량셀의 합계를 갱신한다.
이렇게 하여, 버퍼부(122)의 불량셀 정보의 맵핑마다, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)는, 각각이 기억하고 있는 값을 각각 갱신시켜도 된다. 이에 따라, 예를 들어, 버퍼부(122)가 1개의 불량셀 정보의 맵핑을 1 클록 간격으로 실행할 수 있다. 이 경우, 행방향 불량수 기억부(132)와 열방향 불량수 기억부(134)는, 1 클록마다의 동일한 클록으로 갱신하고, 행방향 가중치 기억부(136)와 열방향 가중치 기억부(138)는, 행방향 불량수 기억부(132)와 열방향 불량수 기억부(134)가 갱신하는 클록과는 상이한 1개 간격의 클록으로 갱신해도 된다.
이에 대신하여, 버퍼부(122)가 1개인 불량셀의 맵핑을 1 클록마다 실행할 수도 있다. 이 경우, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)는, 맵핑의 클록과 동일한 클록으로 갱신해도 된다. 이에 대신하여, 버퍼부(122)의 맵핑이 종료되고 나서, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)의 갱신이 이루어져도 된다. 이 경우, 버퍼부(122)는, 불량셀 정보의 맵핑을 1개씩 실행하지 않아도 된다.
다음으로, 판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에 기억된 불량셀의 수를 참조하여, 불량셀의 수가 최대가 되는 행 또는 열이 1개인지의 여부를 판별한다(S320). 불량셀의 수가 최대가 되는 행 또는 열이 1개인 경우, 판단부(150)는, 해당 행 또는 열을 우선하여 리페어 대상으로 한다(S330).
불량셀의 수가 최대가 되는 행 또는 열이 2개 이상 있는 경우, 판단부(150)는, 해당 행 또는 열에 대응하는 가중치인 행방향 가중치 기억부(136) 또는 열방향 가중치 기억부(138)에 기억된 값을 참조한다. 여기서, 판단부(150)는, 행방향 가중치 기억부(136) 또는 열방향 가중치 기억부(138)에 기억된, 불량셀의 수가 최대가 되는 행 또는 열에 대응하는 가중치가 최소가 되는 행 또는 열이 1개인지의 여부를 판별한다(S340). 해당 가중치가 최소가 되는 행 또는 열이 1개인 경우, 판단부(150)는, 해당 행 또는 열을 우선하여 리페어 대상으로 한다(S350).
해당 가중치가 최소가 되는 행 또는 열이 2개 이상 있는 경우, 판단부(150)는, 이전에 리페어 대상으로 한 열의 합계와, 이전에 리페어 대상으로 한 행의 합계를 비교한다(S360). 판단부(150)는, 이전에 리페어 대상으로 한 열의 합계가 많은 경우는 해당 가중치가 최소가 되는 복수의 행을, 이전에 리페어 대상으로 한 행의 합계가 많은 경우는 해당 가중치가 최소가 되는 복수의 열을, 우선하여 리페어 대상으로 한다. 이에 따라, 판단부(150)는, 리페어 대상으로 하는 행 및 열의 수의 밸런스를 균일하게 근접시킬 수 있다.
또한, 이에 대신하여, 1 이상의 불량수를 기억하는 행방향 불량수 기억부(132)의 수와, 1 이상의 불량수를 기억하는 열방향 불량수 기억부(134)의 수를 비교한다. 판단부(150)는, 행방향 불량수 기억부(132)의 수가 많은 경우에 해당 열을, 열방향 불량수 기억부(134)의 수가 많은 경우에 해당 열을, 우선하여 리페어 대상으로 해도 된다. 즉, 1 이상의 불량수를 기억하는 행방향 불량수 기억부(132)의 수가 많은 경우에는, 불량셀이 복수의 행에 걸쳐 분산되어 있음을 나타내므로, 판단부(150)는, 해당 행보다 불량셀의 분산이 적은 열을 선택하여 리페어 대상으로 해도 된다.
이상에 의해, 판단부(150)가 리페어 대상으로 한 행 또는 열에 대하여, 구제부(140)는, 피시험 메모리(10)의 행 스페어 영역 또는 열 스페어 영역으로 치환한다. 여기서, 구제부(140)는, 판단부(150)가 리페어 대상이라고 판단할 때마다, 행 스페어 영역 또는 열 스페어 영역으로 치환해도 된다. 이에 대신하여, 구제부(140)는, 미리 정해진 복수의 리페어 대상이 판단된 후에, 해당 복수의 리페어 대상을 판단부(150)가 판단한 순서로, 행 스페어 영역 또는 열 스페어 영역으로 순차 치환해도 된다.
판단부(150)는, 리페어 대상으로 한 행 또는 열의 버퍼부(122)에서의 불량셀의 정보를 클리어한다(S370). 판단부(150)는, 버퍼부(122)에서 클리어되지 않은 불량셀이 아직 남아 있는 경우에는, 단계(S320)로 되돌아가, 다음으로 우선하여 리페어 대상으로 하는 행 또는 열을 판단한다(S380). 판단부(150)는, 버퍼부(122)의 불량셀이 모두 클리어될 때까지, 단계(S320)부터 단계(S380)의 순서를 반복한다. 판단부(150)는, 버퍼부(122)의 불량셀이 모두 클리어된 경우, 메모리 리페어 해석을 종료시킨다.
이상의 본 실시예의 동작 플로우에 의해, 시험 장치(100)는, 피시험 메모리(10)의 시험과 메모리 리페어 해석을 실행할 수 있다. 또한, 본 실시예의 시험 장치(100)는, 하드웨어로 실현할 수 있는 정도의 비교적 단순한 처리로 메모리 리페어 해석을 실행할 수 있으므로, 복잡한 처리를 실행하는 고가의 CPU 등을 생략할 수 있다.
이러한 동작 플로우의 메모리 리페어 해석에 의해, 버퍼부(122), 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 각각 기억되는 값이 어떻게 변해갈 것인지를, 도 4a 내지 도 4c를 통해 설명한다. 도 4a는 본 실시 형태에 관한 해석부(130)가, 피시험 메모리(10)의 일부의 메모리 영역에 대하여 실행하는 리페어 해석의 초기 상태의 일례를 나타낸다.
여기서, 버퍼부(122)는, 도 2에서 설명한 바와 같이, 페일 메모리부(120)로부터 25개의 메모리 셀을 가지는 메모리 영역의 시험 결과를, 페일 메모리부(120)로부터 독출하여 기억하는 예를 설명한다. 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)는, 도 2와 동일한 값을, 각각의 초기값으로서 각각 기억하므로, 초기값의 산출 방법에 대한 설명을 생략한다.
판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에 기억된 불량셀의 수를 참조하여, 불량셀의 수가 최대가 되는 행 또는 열이, 제2 행째, 제2 열째 및 제5 열째의 3개라는 것을 판별한다. 여기서, 불량셀 수의 최대값은 2이다.
여기서 예를 들어, 제2 행째를 우선하여 리페어 대상으로 한다면, 1행 1열, 3행 5열, 4행 2열 및 5행 3열의 4개의 불량셀이 남게 된다. 이 경우, 어느 행 또는 열을 다음의 리페어 대상으로 하더라도, 해당 4개의 불량셀 가운데, 2개 이상의 불량셀을 동시에 리페어할 수 없게 된다. 즉, 1개의 열 또는 행에 대하여 1개의 불량셀만을 리페어 대상에 포함함으로써, 리페어 대상이 되는 열 또는 행의 합계는, 최초의 제2 행째를 포함시켜 5개가 된다.
그러나, 피시험 메모리(10)에 포함되는 리던던트 회로에, 해당 메모리 영역에 대응하는 행 스페어 영역 또는 열 스페어 영역이 합계 5개도 존재하지 않는 경우가 있으며, 이 경우, 해당 메모리 영역을 구제할 수 없다. 즉, 행방향 또는 열방향의 불량셀의 합계값만으로부터 리페어 대상을 판단하더라도, 효율적인 리페어 해석을 실행할 수 없는 경우가 있다는 것을 알 수 있다. 그러므로, 본 실시예와 같이, 판단부(150)는, 불량셀의 수가 최대가 되는 행 또는 열이 2개 이상 있는 경우, 해당 행 또는 열에 대응하는 가중치인 행방향 가중치 기억부(136) 또는 열방향 가중치 기억부(138)에 기억된 값에 기초하여 리페어 대상으로 하는 행 또는 열을 판단한다.
판단부(150)는, 행방향 가중치 기억부(136) 또는 열방향 가중치 기억부(138)에 기억된, 불량셀의 수가 최대가 되는 행 또는 열에 대응하는 가중치가 최소가 되는 행 또는 열이 1개인지의 여부를 판별한다. 제2 행째의 가중치는 4, 제2 열째의 가중치는 3, 제5 열째의 가중치는 3이므로, 판단부(150)는, 가중치가 최소가 되는 행 또는 열로서, 제2 열째 및 제5 열째의 2개라고 판별한다. 판단부(150)는, 판별한 2개의 열을, 우선하여 리페어 대상으로 한다.
도 4b는 본 실시 형태에 관한 해석부(130)가, 2개의 리페어 대상 열을 결정한 일례를 나타낸다. 판단부(150)는, 버퍼부(122)에서의 리페어 대상으로 한 제2 열째 및 제5 열째 불량셀의 정보를 클리어한다. 즉, 2행 2열, 2행 5열, 3행 5열 및 4행 2열의 불량셀을 클리어한다. 이와 함께, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)는, 남은 1행 1열, 5행 3열의 불량셀에 기초한 정보로 갱신한다.
판단부(150)는, 다시, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)에 기억된 불량셀의 수를 참조하여, 불량셀의 수가 최대가 되는 행 또는 열이, 제1 행째, 제4 행째, 제1 열째 및 제3 열째의 4개라는 것을 판별한다. 여기서, 불량셀 수의 최대값은 1이다.
다음으로, 판단부(150)는, 행방향 가중치 기억부(136) 또는 열방향 가중치 기억부(138)에 기억된, 불량셀의 수가 최대가 되는 행 또는 열에 대응하는 가중치가 최소가 되는 행 또는 열은 4개인 것을 판별한다. 그러므로, 판단부(150)는, 해당 가중치가 최소가 되는 행 또는 열이 2개 이상 있는 경우, 이전에 리페어 대상으로 한 열의 합계와, 이전에 리페어 대상으로 한 행의 합계를 비교한다. 판단부(150)는, 이전에 리페어 대상으로 한 열의 합계가 2로, 이전에 리페어 대상으로 한 행의 합계인 0보다 많다는 점에서, 해당 가중치가 최소가 되는 제1 행째, 제4 행째를 우선하여 리페어 대상으로 한다.
도 4c는 본 실시 형태에 관한 해석부(130)가, 2개의 리페어 대상 행을 결정한 일례를 나타낸다. 판단부(150)는, 버퍼부(122)에서의 리페어 대상으로 한 제1 행째 및 제4 행째의 불량셀의 정보를 클리어한다. 즉, 1행 1열 및 5행 3열의 불량셀을 클리어한다. 이에 따라, 모든 불량셀이 클리어되므로, 해석부(130)는 해당 메모리 영역의 리페어 해석을 종료한다.
이상과 같이, 본 예에서, 판단부(150)는, 제1 행째, 제4 행째, 제2 열째 및 제5 열째의, 2개의 행 및 2개의 열을 리페어 대상으로 하여, 버퍼부(122)에 기억된 메모리 영역을 구제시킬 수 있다. 이와 같이, 판단부(150)는, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에 기억된 값에 기초하여 리페어 해석을 실행함으로써, 효율적으로 불량셀을 구제할 수 있다.
본 실시예에서, 판단부(150)는, 리페어 대상으로 한 행 또는 열의 버퍼부(122)에서의 불량셀의 정보를 클리어하는 예를 설명하였다. 이에 대신하여, 판단부(150)는, 버퍼부(122)의 정보는 클리어시키지 않고, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에서의 불량셀의 정보를 클리어해도 된다.
예를 들어, 판단부(150)는, 리페어 대상으로 한 행 또는 열에 포함되는 불량셀의 개수를, 대응하는 행방향 불량수 기억부(132) 또는 열방향 불량수 기억부(134)로부터 차감한다. 이렇게 함으로써, 판단부(150)는, 행방향 불량수 기억부(132) 및 열방향 불량수 기억부(134)를 클리어할 수 있다.
마찬가지로, 판단부(150)는, 리페어 대상으로 한 행 또는 열에 포함되는 불량셀에 대응한, 클리어되기 전의 열방향 불량수 기억부(134) 또는 행방향 불량수 기억부(132)에 기억된 불량셀의 개수를, 행방향 가중치 기억부(136) 또는 열방향 가중치 기억부(138)로부터 차감한다. 이렇게 함으로써, 판단부(150)는, 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)를 클리어할 수 있다.
이와 같이, 판단부(150)는, 버퍼부(122)의 정보를 클리어하지 않더라도 리페어 해석을 실행할 수 있다. 이 경우, 해석부(130)는, 불량셀의 위치 정보를 참조할 목적으로 버퍼부(122)를 이용하고 있으므로, 버퍼부(122)를 생략해도 된다. 즉, 해석부(130)는, 불량셀의 위치 정보를 직접 페일 메모리부(120)에 액세스하여 참조하여, 행방향 불량수 기억부(132), 열방향 불량수 기억부(134), 행방향 가중치 기억부(136) 및 열방향 가중치 기억부(138)에서의 불량셀의 정보를 갱신해도 된다.
도 5는 본 실시 형태에 관한 시험 장치(100)의 동작 플로우의 변형례를 나타낸다. 본 변형례에서, 시험부(110)는, 피시험 메모리(10)의 각 메모리 영역의 시험을 순차적으로 실행하여, 시험 결과인 불량셀의 정보를, 메모리 영역마다 복수의 페일 메모리부(120)를 순차적으로 전환하여 기억하고, 해석부(130)는, 복수의 페일 메모리부(120)에 기억된 메모리 영역마다의 불량셀의 정보에 기초하여, 해당 메모리 영역의 리페어 해석을 실행한다. 즉, 시험 장치(100)는, 시험부(110)의 시험과, 해석부(130)의 리페어 해석을, 시간적으로 병행하여 실행한다.
예를 들어, 시험부(110)는, 피시험 메모리(10)의 짝수 번째의 메모리 영역의 시험을 실행하여, 시험 결과인 불량셀의 정보를, 제2 페일 메모리부에 기억하는 동시에, 해석부(130)는, 제1 페일 메모리부에 기억된 홀수 번째의 메모리 영역의 시험 결과의 정보에 기초하여, 해당 메모리 영역의 리페어 해석을 병행하여 실행한다. 또한, 시험부(110)는, 피시험 메모리(10)의 홀수 번째의 메모리 영역의 시험을 실행하여 시험 결과를 제1 페일 메모리부에 기억하는 동시에, 해석부(130)는, 제2 페일 메모리부에 기억된 짝수 번째의 메모리 영역의 시험 결과의 정보에 기초하여, 해당 메모리 영역의 리페어 해석을 병행하여 실행한다.
시험부(110)는, 피시험 메모리(10)의 일부의 영역의 시험을 실행한다(S500). 예를 들어, 시험부(110)는, 피시험 메모리(10)의 제1 번째의 영역을 시험한다. 시험부(110)는, 복수의 페일 메모리부(120)를 구비하고, 제1 번째의 영역의 시험 결과인 페일 정보를 복수의 페일 메모리부(120) 가운데, 제1 페일 메모리부에 기억한다. 다음으로, 버퍼부(122)는, 제1 페일 메모리부에 기억된 제1 번째의 영역의 페일 정보를 독출하여 기억한다(S510).
해석부(130)는, 도 3의 단계(S320) 내지 단계(S380)와 동일한 순서를 반복하여, 제1 번째의 영역의 리페어 해석을 실행한다(S520). 시험부(110)는, 시험이 종료될 때까지, 단계(S500) 내지 단계(S520)의 순서를 반복하여 피시험 메모리(10)의 다음 홀수 번째에 해당되는 영역의 시험과 리페어 해석을 실행한다(S530).
한편, 시험부(110)는, 해석부(130)가 단계(S510) 및 단계(S520)에서 리페어 해석을 실행하고 있는 동안, 피시험 메모리(10)의 메모리 영역 가운데, 제1 번째의 영역 이외의, 시험해야 할 영역의 유무를 시험 프로그램 등으로부터 판단한다(S540). 시험부(110)는, 시험해야 할 제2 번째의 영역이 따로 있는 경우, 해석부(130)의 리페어 해석과 병행하여, 제2 번째의 영역을 시험한다(S550).
시험부(110)는, 제2번째의 영역의 페일 정보를 복수의 페일 메모리부(120) 가운데, 제2 페일 메모리부에 기억한다. 다음으로, 버퍼부(122)는, 제2 페일 메모리부에 기억된 제2 번째의 영역의 페일 정보를 독출하여 기억한다(S560). 또한, 해석부(130)는, 시험부(110)의 제3번째의 영역의 시험과 병행하여, 제2 번째의 영역의 리페어 해석을 실행한다(S570). 시험부(110)는, 시험이 종료될 때까지, 단계(S550) 내지 단계(S540)의 순서를 반복하여 피시험 메모리(10)의 다음 짝수 번째에 해당되는 영역의 시험과 리페어 해석을 실행한다(S540).
이와 같이, 시험부(110)의 시험과, 해석부(130)의 리페어 해석을 병행하여 실행함으로써, 시험 장치(100)는, 피시험 메모리(10)의 시험과 리페어 해석의 실행 시간을 단축시킬 수 있다. 또한, 시험 장치(100)는, 홀수 번째의 시험 결과를 제1 페일 메모리부에 덮어쓰기하여 기억하는 한편, 짝수 번째의 시험 결과를 제2 페일 메모리부에 덮어쓰기하여 기억함으로써, 페일 메모리부의 용량을 저감시킬 수 있다.
도 6은 본 실시 형태에 관한 해석부(130)의 변형례를 나타낸다. 본 변형례는, 해석부(130)를 하드웨어로 실현시키는 일례를 나타낸다. 해석부(130)는, 레지스터 매트릭스 회로(600)와, 제1 가산부(604)와, 제2 가산부(606)와, 제1 기억부(612)와, 제2 기억부(614)와, 제3 기억부(616)와, 제4 기억부(618)를 갖는다.
레지스터 매트릭스 회로(600)는, 페일 메모리부(120)로부터 일부의 메모리 영역의 불량셀의 정보를 독출하여 기억한다. 레지스터 매트릭스 회로(600)는, 복수의 레지스터부(602)를 포함한다. 레지스터부(602)는, 페일 메모리부(120)로부터 독출한 메모리 영역의 행 및 열로 지정되는 어드레스 수 이상의 수가 레지스터 매트릭스 회로(600)에 포함되어도 된다.
레지스터부(602)는, 해당 메모리 영역의 행 및 열로 지정되는 어드레스에 일대일로 대응하여 레지스터 매트릭스 회로(600)에 포함되어도 된다. 즉, 1개의 레지스터부(602)는, 해당 메모리 영역 중 1개의 메모리 셀의 정보를 기억해도 된다. 레지스터부(602)는, 플립플롭 회로일 수도 있다.
제1 가산부(604)는, 해당 메모리 영역의 행마다 또는 열마다 대응하는 레지스터부(602)에 기억된 불량셀의 개수를 가산해도 된다. 제2 가산부(606)는, 접속된 제1 기억부(612) 또는 제2 기억부(614)에 기억된 수를 선택적으로 가산한다.
제1 기억부(612)는, 해당 메모리 영역에 대응하는 레지스터부(602)의 행마다 구비되어, 제1 가산부(604)가 행마다 가산한 불량셀의 수를 기억한다. 제2 기억부(614)는, 해당 메모리 영역에 대응하는 레지스터부(602)의 열마다 구비되어, 제1 가산부(604)가 열마다 가산한 불량셀의 수를 기억한다.
제3 기억부(616)는, 해당 메모리 영역에 대응하는 레지스터부(602)의 행마다 구비되어, 제2 가산부(606)가 해당 행에 포함되는 불량셀이 위치하는 열의 불량셀의 수를 가산한 결과를 기억한다. 즉, 예를 들어, 해당 메모리의 제1 행에 대응하는 제2 가산부(606)는, 제1 행에 포함되는 불량셀이 위치하는 열의 불량셀의 수를 가산한다. 제4 기억부(618)는, 해당 메모리 영역에 대응하는 레지스터부(602)의 열마다 구비되어, 제2 가산부(606)가 해당 열에 포함되는 불량셀이 위치하는 행의 불량셀의 수를 가산한 결과를 기억한다. 즉, 예를 들어, 해당 메모리의 제1 열에 대응하는 제2 가산부(606)는, 제1 열에 포함되는 불량셀이 위치하는 행의 불량셀의 수를 가산한다.
이와 같이, 본 변형례의 해석부(130)는, 도 1에서 설명한 버퍼부(122)를 레지스터 매트릭스 회로(600)로, 행방향 불량수 기억부(132)를 제1 기억부(612)로, 열방향 불량수 기억부(134)를 제2 기억부(614)로, 행방향 가중치 기억부(136)를 제3 기억부(616)로, 열방향 가중치 기억부(138)를 제4 기억부(618)로, 각각 대응하는 하드웨어로 치환하고 있다. 이에 따라, 해석부(130)는, 하드웨어에 의해, 메모리 리페어 해석을 실행할 수 있다는 것을 알 수 있다.
또한, 해석부(130)는, 내부의 회로를 프로그래밍에 의해 구성할 수 있으며, 레지스터 매트릭스 회로(600) 및 판단부(150)가 프로그래밍에 의해 구성되는 프로그램 로직 디바이스부를 추가로 구비해도 된다. 일례로, 해석부(130)는, FPGA 등의 다시 바꿔쓰기할 수 있는 게이트 어레이로 형성된다. 이에 따라, 해석부(130)는, 고속이면서 설계가 용이한 하드웨어로 실현할 수 있다.
이상의 실시예에서, 시험 장치(100)는, 시험부(110)와, 페일 메모리부(120)와, 해석부(130)와, 구제부(140)를 구비하고, 피시험 메모리의 시험과, 리페어 해석과, 구제 처리를 실행하는 예를 설명하였다. 이에 대신하여, 해석부(130)는, 메모리 리페어 해석 장치이어도 된다. 또한, 시험 장치(100)는, 시험부(110)와, 페일 메모리부(120)를 구비해도 되고, 또한, 구제부(140)는, 리페어 장치이어도 된다. 여기서, 메모리 리페어 해석 장치는, 시험 장치(100)의 페일 메모리부(120)에 기억된 모든 시험 결과의 정보를 독출하여 기억하는 페일 메모리부를 추가로 구비해도 된다.
이에 대신하여, 해석부(130)와 구제부(140)는, 메모리 리페어 해석 장치이어도 된다. 이 경우에도, 메모리 리페어 해석 장치는, 페일 메모리부를 추가로 구비해도 된다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재의 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음으로,」등을 이용해 설명하였다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 피시험 메모리
100 시험 장치
110 시험부
112 시험 신호 발생부
114 신호 입출력부
116 기대값 비교부
120 페일 메모리부
122 버퍼부
130 해석부
132 행방향 불량수 기억부
134 열방향 불량수 기억부
136 행방향 가중치 기억부
138 열방향 가중치 기억부
140 구제부
150 판단부
600 레지스터 매트릭스 회로
602 레지스터부
604 제1 가산부
606 제2 가산부
612 제1 기억부
614 제2 기억부
616 제3 기억부
618 제4 기억부

Claims (14)

  1. 메모리 영역을 행방향으로 구제하는 행 스페어 영역 및 열방향으로 구제하는 열 스페어 영역을 구비하는 피시험 메모리의 리페어 해석을 실행하는 메모리 리페어 해석 장치에 있어서,
    행마다 불량셀의 수를 기억하는 행방향 불량수 기억부;
    열마다 불량셀의 수를 기억하는 열방향 불량수 기억부;
    행마다 해당 행에 포함되는 불량셀이 위치하는 열의 불량셀 수의 합계를 기억하는 행방향 가중치 기억부;
    열마다 해당 열에 포함되는 불량셀이 위치하는 행의 불량셀 수의 합계를 기억하는 열방향 가중치 기억부; 및
    상기 행방향 불량수 기억부, 상기 열방향 불량수 기억부, 상기 행방향 가중치 기억부 및 상기 열방향 가중치 기억부에 기억된 값에 기초하여, 불량셀을 상기 행 스페어 영역 및 상기 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단하는 판단부
    를 포함하는,
    메모리 리페어 해석 장치.
  2. 제1항에 있어서,
    상기 판단부는, 상기 행방향 불량수 기억부 및 상기 열방향 불량수 기억부에 기억된 불량셀의 수가 더 큰 행 또는 열을 우선하여 상기 행 스페어 영역 및 상기 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단하는,
    메모리 리페어 해석 장치.
  3. 제2항에 있어서,
    상기 판단부는, 상기 행방향 불량수 기억부 및 상기 열방향 불량수 기억부에서의 불량셀의 수가 동일한 복수의 행 또는 열 가운데, 해당 행 또는 열에 대응하여 상기 행방향 가중치 기억부 및 상기 열방향 가중치 기억부에 기억된 합계가 더 작은 행 또는 열을 우선하여 상기 행 스페어 영역 및 상기 열 스페어 영역 중 어느 쪽에 의해 치환할 것인지를 판단하는,
    메모리 리페어 해석 장치.
  4. 제3항에 있어서,
    상기 판단부는, 상기 행방향 불량수 기억부 및 상기 열방향 불량수 기억부에서의 불량셀의 수가 동일한 복수의 행 또는 열이고, 또한, 해당 행 또는 열에 대응하여 행방향 가중치 기억부 및 열방향 가중치 기억부에 기억된 합계값이 동일한 경우, 이전에 행 리페어 영역으로 치환해야 한다고 정한 행의 합계와, 열 리페어 영역으로 치환해야 한다고 정한 열의 합계를 비교하여, 열의 합계가 많은 경우에는 해당 복수의 행을, 우선하여 상기 행 스페어 영역으로 치환해야 한다고 판단하는,
    메모리 리페어 해석 장치.
  5. 제3항에 있어서,
    상기 판단부는, 상기 행방향 불량수 기억부 및 상기 열방향 불량수 기억부에서의 불량셀의 수가 동일한 복수의 행 또는 열이고, 또한, 해당 행 또는 열에 대응하여 상기 행방향 가중치 기억부 및 상기 열방향 가중치 기억부에 기억된 합계값이 동일한 경우, 1 이상의 불량수를 기억하는 상기 행방향 불량수 기억부의 수보다도, 1 이상의 불량수를 기억하는 상기 열방향 불량수 기억부의 수가 큰 경우에 해당 행을, 우선하여 상기 열 스페어 영역으로 치환해야 한다고 판단하는,
    메모리 리페어 해석 장치.
  6. 제1항에 있어서,
    상기 판단부는, 상기 행 스페어 영역 또는 상기 열 스페어 영역으로 치환해야 한다고 판단한 행 또는 열의 불량셀의 정보를 클리어하여, 상기 행방향 불량수 기억부, 상기 열방향 불량수 기억부, 상기 행방향 가중치 기억부 및 상기 열방향 가중치 기억부가 기억하는 값을 갱신하는,
    메모리 리페어 해석 장치.
  7. 제1항에 있어서,
    상기 피시험 메모리가 구비하는 각 메모리 영역의 불량셀의 정보를 기억하는 페일 메모리부; 및
    상기 페일 메모리부로부터 일부의 메모리 영역의 불량셀의 정보를 독출하여 기억하는 레지스터 매트릭스 회로
    를 더 포함하는,
    메모리 리페어 해석 장치.
  8. 제7항에 있어서,
    내부의 회로를 프로그래밍에 의해 구성할 수 있으며, 상기 레지스터 매트릭스 회로 및 상기 판단부가 프로그래밍에 의해 구성되는 프로그램 로직 디바이스부를 더 포함하는,
    메모리 리페어 해석 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 기재된 메모리 리페어 해석 장치; 및
    상기 피시험 메모리와의 사이에서 전기 신호를 주고 받아 상기 피시험 메모리를 시험하는 시험부
    를 포함하는,
    시험 장치.
  10. 제9항에 있어서,
    상기 시험부는, 상기 피시험 메모리의 각 메모리 영역의 시험을 순차적으로 실행하여, 시험 결과인 불량셀의 정보를, 메모리 영역마다 복수의 페일 메모리부를 순차적으로 전환하여 기억하고,
    상기 메모리 리페어 해석 장치는, 상기 복수의 페일 메모리부에 기억된 상기 메모리 영역마다의 불량셀의 정보에 기초하여, 상기 메모리 영역의 리페어 해석을 실행하는,
    시험 장치.
  11. 제10항에 있어서,
    상기 시험부는, 상기 피시험 메모리의 짝수 번째의 메모리 영역의 시험을 실행하여, 시험 결과인 불량셀의 정보를, 제2 페일 메모리부에 기억하는 동시에,
    상기 메모리 리페어 해석 장치는, 제1 페일 메모리부에 기억된 홀수 번째의 메모리 영역의 시험 결과의 정보에 기초하여, 해당 메모리 영역의 리페어 해석을 병행하여 실행하는
    시험 장치.
  12. 제11항에 있어서,
    상기 시험부는, 상기 피시험 메모리의 홀수 번째의 메모리 영역의 시험을 실행하여 시험 결과를 상기 제1 페일 메모리부에 기억하는 동시에,
    상기 메모리 리페어 해석 장치는, 상기 제2 페일 메모리부에 기억된 짝수 번째의 메모리 영역의 시험 결과의 정보에 기초하여, 해당 메모리 영역의 리페어 해석을 병행하여 실행하는,
    시험 장치.
  13. 제9항에 있어서,
    상기 메모리 리페어 해석 장치가 상기 행 스페어 영역 또는 상기 열 스페어 영역으로 치환해야 한다고 판단한 행 또는 열을, 판단한 순서로 치환하여 구제하는 구제부를 더 포함하는,
    시험 장치.
  14. 메모리 영역을 행방향으로 구제하는 행 스페어 영역 및 열방향으로 구제하는 열 스페어 영역을 구비하는 피시험 메모리의 메모리 리페어 해석 방법에 있어서,
    행마다 불량셀의 수를 산출하는 행방향 불량수 산출 단계;
    열마다 불량셀의 수를 산출하는 열방향 불량수 산출 단계;
    행마다 해당 행에 포함되는 불량셀이 위치하는 열의 불량셀 수의 합계를 산출하는 행방향 가중치 산출 단계;
    열마다 해당 열에 포함되는 불량셀이 위치하는 행의 불량셀 수의 합계를 산출하는 열방향 가중치 산출 단계; 및
    상기 행방향 불량수 및 상기 열방향 불량수가 더 큰 행 또는 열을 우선하여 상기 행 스페어 영역 또는 상기 열 스페어 영역으로 치환해야 한다고 판단하고,
    상기 행방향 불량수 및 상기 열방향 불량수가 더 큰 행 또는 열이 동일한 경우에는, 해당 행 또는 열에 대응하는 상기 행방향 가중치 및 상기 열방향 가중치의 합계가 더 작은 행 또는 열을 우선하여 상기 행 스페어 영역 또는 상기 열 스페어 영역으로 치환해야 한다고 판단하는 판단 단계
    를 포함하는,
    메모리 리페어 해석 방법.
KR1020120027715A 2011-04-06 2012-03-19 메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치 KR20120114156A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011084220A JP2012221521A (ja) 2011-04-06 2011-04-06 メモリリペア解析装置、メモリリペア解析方法、および試験装置
JPJP-P-2011-084220 2011-04-06

Publications (1)

Publication Number Publication Date
KR20120114156A true KR20120114156A (ko) 2012-10-16

Family

ID=46966033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120027715A KR20120114156A (ko) 2011-04-06 2012-03-19 메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치

Country Status (4)

Country Link
US (1) US20120257467A1 (ko)
JP (1) JP2012221521A (ko)
KR (1) KR20120114156A (ko)
TW (1) TW201243854A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408165B1 (ko) * 2021-10-01 2022-06-13 (주)케이테크놀로지 반도체 디바이스 테스터의 구제 해석 장치, 구제 해석 방법 및 반도체 디바이스 테스터

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10635515B2 (en) * 2017-12-06 2020-04-28 Sandisk Technologies Llc Recovery of partial memory die
US10991430B2 (en) * 2018-12-19 2021-04-27 Ememory Technology Inc. Non-volatile memory cell compliant to a near memory computation system
EP3985675B1 (en) 2020-08-18 2024-01-31 Changxin Memory Technologies, Inc. Method and device for repairing fail bits
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11791012B2 (en) * 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1978527B1 (en) * 2007-02-16 2010-10-13 Advantest Corporation Tester

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408165B1 (ko) * 2021-10-01 2022-06-13 (주)케이테크놀로지 반도체 디바이스 테스터의 구제 해석 장치, 구제 해석 방법 및 반도체 디바이스 테스터

Also Published As

Publication number Publication date
JP2012221521A (ja) 2012-11-12
US20120257467A1 (en) 2012-10-11
TW201243854A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
KR20120114156A (ko) 메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치
US6345004B1 (en) Repair analysis circuit for redundancy, redundant repairing method, and semiconductor device
US8037376B2 (en) On-chip failure analysis circuit and on-chip failure analysis method
JP3878062B2 (ja) メモリテスト情報を記憶する方法および装置
KR101211042B1 (ko) 고장 정보 저장장치 및 저장방법
JP2007220284A (ja) 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減
KR100897285B1 (ko) 멀티칩 및 그것의 리페어 방법
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
US7020033B2 (en) Semiconductor memory apparatus and self-repair method
US7016242B2 (en) Semiconductor memory apparatus and self-repair method
JP2012185895A (ja) 半導体集積回路、故障診断システム、および、故障診断方法
KR20130127711A (ko) 가상 결함 주소 생성 시스템, 리던던시 분석 시뮬레이션 시스템, 및 그 방법
KR20140029735A (ko) Ｅ-Ｆｕｓｅ를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법
KR100794947B1 (ko) 메모리 검사 장치
JP5210262B2 (ja) メモリテスト回路
JP5038788B2 (ja) 半導体装置
US8037379B1 (en) Prediction of impact on post-repair yield resulting from manufacturing process modification
JP4291286B2 (ja) メモリ救済方法、メモリテスト装置、プログラム、及び、記録媒体
JP2006286030A (ja) 半導体装置
CN105760263B (zh) 一种地址线故障检测的方法和装置
JP4911429B2 (ja) メモリ救済装置およびメモリ救済方法
JP2003045922A (ja) デバイス不良解析装置
JP4789993B2 (ja) メモリの不良救済解析方法及びこの解析方法を適用した不良救済解析器を搭載したメモリ試験装置
JP5279641B2 (ja) 試験装置およびその診断方法
CN112666443A (zh) 一种基于fpga的测试单元及其测试系统和测试方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right