JP5210262B2 - メモリテスト回路 - Google Patents
メモリテスト回路 Download PDFInfo
- Publication number
- JP5210262B2 JP5210262B2 JP2009180868A JP2009180868A JP5210262B2 JP 5210262 B2 JP5210262 B2 JP 5210262B2 JP 2009180868 A JP2009180868 A JP 2009180868A JP 2009180868 A JP2009180868 A JP 2009180868A JP 5210262 B2 JP5210262 B2 JP 5210262B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- output
- memory
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 234
- 238000012360 testing method Methods 0.000 title claims description 173
- 230000007547 defect Effects 0.000 description 22
- 230000008439 repair process Effects 0.000 description 17
- ZOKIJILZFXPFTO-UHFFFAOYSA-N 4-methyl-n-[4-[1-[4-(4-methyl-n-(4-methylphenyl)anilino)phenyl]cyclohexyl]phenyl]-n-(4-methylphenyl)aniline Chemical compound C1=CC(C)=CC=C1N(C=1C=CC(=CC=1)C1(CCCCC1)C=1C=CC(=CC=1)N(C=1C=CC(C)=CC=1)C=1C=CC(C)=CC=1)C1=CC=C(C)C=C1 ZOKIJILZFXPFTO-UHFFFAOYSA-N 0.000 description 12
- 102100025677 Alkaline phosphatase, germ cell type Human genes 0.000 description 9
- 101000574440 Homo sapiens Alkaline phosphatase, germ cell type Proteins 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 101100004188 Arabidopsis thaliana BARD1 gene Proteins 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本発明は、半導体集積回路に関し、特に、メモリのテストを実行するメモリテスト回路及びメモリテスト方法に関する。
近年、半導体集積回路の構成要素の中で、データの記憶を行うメモリの搭載数が増加している。このため、半導体集積回路の面積の大部分をメモリで占めるようになっている。このようなメモリの搭載数の増加に伴い、プロセスの微細化によるメモリの製造不良に対して、テスト品質の向上要求と歩留まりの向上要求が高まっている。
テスト品質を向上させる方法として、ＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）によるメモリのテスト（以下、メモリＢＩＳＴと称する）が広く知られている。このメモリＢＩＳＴに対して任意且つ複雑なテストアルゴリズムを適用させることにより、様々なメモリの不良検出が可能となっている。
また、歩留まりを向上させる方法として、メモリのデータ記憶領域の一部に予め冗長な記憶領域を確保しておき、不良が発生した記憶領域と冗長な記憶領域を置き換える構造（以下、リダンダンシ構造と称する）が一般的に採用されている。リダンダンシ構造を有するメモリのテストでは、冗長な記憶領域を含む全ての記憶領域をテスト対象としてメモリＢＩＳＴを適用するのが一般的である。
このような中、メモリＢＩＳＴでは、テスト対象のメモリに対して実速度でデータの書込みと読み出しが行えるという特徴を生かし、システムロジックからメモリに対してデータの書込みと読み出しを行う回路（ユーザ回路）の一部についても実速度でテストするというテスト範囲の拡大が要求されている。
図１は、従来のメモリテスト回路として、特開２００３−３６６９４号公報に記載された半導体装置の救済解析回路の構成を示すブロック図である。
従来のメモリテスト回路は、救済解析回路４と、ＡＬＰＧ（Ａｌｇｏｒｉｔｈｍｉｃ Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｏｒ、テスト信号発生回路）５を具備している。救済解析回路４、ＡＬＰＧ５は、メモリＢＩＳＴに搭載されたメモリテスト回路であり、メモリアレイ１に接続されている。メモリアレイ１は、実アレイ部２及び冗長部３を有している。ＡＬＰＧ５は、メモリアレイ１のテストを行うためのアドレス及び期待値などのテスト信号を生成する。
救済解析回路４は、比較回路６、アドレス処理部７、不良蓄積部８、救済解析部９を備えている。比較回路６は、実アレイ部２または冗長部３からの読出しデータと、ＡＬＰＧ５の期待値とを比較し、実アレイ部２または冗長部３の不良判定を行う。アドレス処理部７は、ＡＬＰＧ５からアドレス信号及び冗長部テスト信号が入力され、冗長部３に対する内部アドレスを発生する。不良蓄積部８は、比較回路６の判定により、メモリアレイ１の不良情報を格納する。不良蓄積部８は、実アレイサイズよりロウ、カラム方向にそれぞれ１ビットずつ拡張した不良アドレス蓄積部を有し、冗長部３に不良があった場合でも、実アレイ部２での不良と同時に格納できる構造となっている。従って、不良蓄積部８は、実アレイ部２の４倍の仮想メモリ書込み領域を持つ構成となる。救済解析部９は、不良蓄積部８に蓄えられた情報に基づいて救済解析を実行する。
メモリアレイ１の不良回路を冗長部の冗長回路で救済する救済解は、一時救済解解析部９に保持されるが、リード動作が行われるときに、救済解が冗長部３の不良の冗長回路を表す場合、一時救済解解析部９は、別の救済解を出力するようにする。
従来のメモリテスト回路の動作として、救済解析処理について説明する。図２は、図１のメモリアレイ１の不良部を示す概略図である。
ＡＬＰＧ５より実アレイ部２に対してメモリテストが実行され、図２に示されるように、実アレイ部２の一部に不良１０が発生したものとする。アドレス（０、０）をテストした時点で発生した不良１０は、比較回路６においてフェイルと判定される。このとき、ＡＬＰＧ５は、その信号レベル（論理レベル）が“Ｌ（ＬＯＷレベル）”である冗長部テスト信号と、アドレス（０、０）（ロウ、カラムアドレスそれぞれｎ、ｍビット）を表すアドレス信号とをアドレス処理部７に出力する。アドレス処理部７は、冗長部テスト信号“Ｌ”に応じて、アドレス信号が表すアドレス（０、０）の最上位を０として１ビット増やしたアドレス（０、０）（ロウ、カラムアドレスそれぞれｎ＋１、ｍ＋１ビット）を不良蓄積部８に出力する。不良蓄積部８には、アドレス（０、０）（ロウ、カラムアドレスともｎ＋１、ｍ＋１ビット）を表す不良アドレス情報が蓄えられる。
また、ＡＬＰＧ５より冗長部３に対してメモリテストが実行され、図２に示されるように、冗長部３の冗長ＲＯＷ０に不良１１が発生したものとする。このとき、ＡＬＰＧ５は、その信号レベルが“Ｈ（ＨＩＧＨレベル）”である冗長部テスト信号をアドレス処理部７に出力する。アドレス処理部７は、冗長部テスト信号“Ｈ”に応じて、アドレス信号が表すアドレス（０、０）の最上位を１とした（１０００・・・、０）（ロウ、カラムアドレスともにｎ＋１、ｍ＋１ビット）を不良蓄積部８に出力する。不良蓄積部８には、アドレス（１０００・・・、０）（ロウ、カラムアドレスともｎ＋１、ｍ＋１ビット）を表す不良アドレス情報が蓄えられる。
このように、救済解析処理の実行により、不良１０を冗長ＲＯＷ０で、不良１１を冗長ＲＯＷ１で救済する救済解が、一時救済解析部９内に保持されるが、冗長ＲＯＷ０には不良が存在するため、冗長ＲＯＷ１で不良１０を救済する最適解を出力する。
従来のメモリテスト回路では、その構成により、テスト対象となるメモリアレイのうちの実アレイ部のみを指し示すアドレスをインターフェイスとしている。従って、実アレイ部と冗長部とを区別してテストを行うことができない。このため、テスト品質が低下するという問題がある。
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明のメモリテスト回路は、実アレイ部と冗長部とを有するテスト対象メモリ（ＭＥＭＲ）をテストするものであって、入力データセレクタ（ＤＳＥＬ）と、入力データ切り替え回路（ＲＤＮＩＭ）と、出力データ切り替え回路（ＲＤＮＯＭ）と、メモリＢＩＳＴコンパレータ（ＭＢＣＭＰＭ）とを具備している。
本発明のメモリテスト回路は、ダイレクトメモリＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）モードとリダンダンシメモリＢＩＳＴモードとを実行する。
ダイレクトメモリＢＩＳＴモードにおいて、入力データ切り替え回路（ＲＤＮＩＭ）は、実アレイ部及び冗長部に対するデータを表すテストデータ（ＭＢＣＴＲＬＯ［９：０］）を出力テストデータ（ＲＤＩＳＥＬＩＯ［９：０］）としてテスト対象メモリ（ＭＥＭＲ）に出力する。メモリＢＩＳＴコンパレータ（ＭＢＣＭＰＭ）は、テスト対象メモリ（ＭＥＭＲ）からの読出データ（ＭＥＭＲＯ［９：０］）が表す値と、照合用期待値（ＣＯＭＰＶＡＬ［９：０］）とを照合し、それらの照合の結果をテスト結果（ＳＴＡＴＵＳ）として出力する。
リダンダンシメモリＢＩＳＴモードにおいて、入力データセレクタ（ＤＳＥＬ）は、リダンダンシメモリＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）モードにおいて、テストデータ（ＭＢＣＴＲＬＯ［９：０］）のうちの、冗長部に対するデータを除くテストデータ（ＭＢＣＴＲＬＯ［８：１］）を入力選択データ（ＤＳＥＬＯ［７：０］）として出力する。入力データ切り替え回路（ＲＤＮＩＭ）は、入力選択データ（ＤＳＥＬＯ［７：０］）と、リダンダンシコードを表す出力リダンダンシコード（ＲＤＮＣＳＥＬＯ［７：０］）とに基づいて、入力選択データ（ＤＳＥＬＯ［７：０］）に冗長ビット分を加えたデータ（ＲＤＮＩＯ［９：０］）を出力テストデータ（ＲＤＩＳＥＬＩＯ［９：０］）としてテスト対象メモリ（ＭＥＭＲ）に出力する。出力データ切り替え回路（ＲＤＮＯＭ）は、テスト対象メモリ（ＭＥＭＲ）からの読出データ（ＭＥＭＲＯ［９：０］）と、出力リダンダンシコード（ＲＤＮＣＳＥＬＯ［７：０］）とに基づいて、読出データ（ＭＥＭＲＯ［９：０］）から冗長ビット分を除いたデータ（ＲＤＮＯＯ［７：０］）を出力選択データ（ＲＤＩＳＥＬＯＯ［７：０］）として出力する。メモリＢＩＳＴコンパレータ（ＭＢＣＭＰＭ）は、出力選択データ（ＲＤＩＳＥＬＯＯ［７：０］）が表す値と、照合用期待値（ＣＯＭＰＶＡＬ［９：０］）のうちの、実アレイ部に対する期待値とを照合し、それらの照合の結果をテスト結果（ＳＴＡＴＵＳ）として出力する。
本発明のメモリテスト回路は、ダイレクトメモリＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）モードとリダンダンシメモリＢＩＳＴモードとを実行する。
ダイレクトメモリＢＩＳＴモードにおいて、入力データ切り替え回路（ＲＤＮＩＭ）は、実アレイ部及び冗長部に対するデータを表すテストデータ（ＭＢＣＴＲＬＯ［９：０］）を出力テストデータ（ＲＤＩＳＥＬＩＯ［９：０］）としてテスト対象メモリ（ＭＥＭＲ）に出力する。メモリＢＩＳＴコンパレータ（ＭＢＣＭＰＭ）は、テスト対象メモリ（ＭＥＭＲ）からの読出データ（ＭＥＭＲＯ［９：０］）が表す値と、照合用期待値（ＣＯＭＰＶＡＬ［９：０］）とを照合し、それらの照合の結果をテスト結果（ＳＴＡＴＵＳ）として出力する。
リダンダンシメモリＢＩＳＴモードにおいて、入力データセレクタ（ＤＳＥＬ）は、リダンダンシメモリＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）モードにおいて、テストデータ（ＭＢＣＴＲＬＯ［９：０］）のうちの、冗長部に対するデータを除くテストデータ（ＭＢＣＴＲＬＯ［８：１］）を入力選択データ（ＤＳＥＬＯ［７：０］）として出力する。入力データ切り替え回路（ＲＤＮＩＭ）は、入力選択データ（ＤＳＥＬＯ［７：０］）と、リダンダンシコードを表す出力リダンダンシコード（ＲＤＮＣＳＥＬＯ［７：０］）とに基づいて、入力選択データ（ＤＳＥＬＯ［７：０］）に冗長ビット分を加えたデータ（ＲＤＮＩＯ［９：０］）を出力テストデータ（ＲＤＩＳＥＬＩＯ［９：０］）としてテスト対象メモリ（ＭＥＭＲ）に出力する。出力データ切り替え回路（ＲＤＮＯＭ）は、テスト対象メモリ（ＭＥＭＲ）からの読出データ（ＭＥＭＲＯ［９：０］）と、出力リダンダンシコード（ＲＤＮＣＳＥＬＯ［７：０］）とに基づいて、読出データ（ＭＥＭＲＯ［９：０］）から冗長ビット分を除いたデータ（ＲＤＮＯＯ［７：０］）を出力選択データ（ＲＤＩＳＥＬＯＯ［７：０］）として出力する。メモリＢＩＳＴコンパレータ（ＭＢＣＭＰＭ）は、出力選択データ（ＲＤＩＳＥＬＯＯ［７：０］）が表す値と、照合用期待値（ＣＯＭＰＶＡＬ［９：０］）のうちの、実アレイ部に対する期待値とを照合し、それらの照合の結果をテスト結果（ＳＴＡＴＵＳ）として出力する。
以上により、本発明のメモリテスト回路では、テスト範囲を拡大するために、ダイレクトメモリＢＩＳＴモードとリダンダンシメモリＢＩＳＴモードとの２つのテスト経路を実現している。これにより、本発明の実施形態によるメモリテスト回路によれば、ダイレクトメモリＢＩＳＴモードにおいて、テスト対象メモリ（ＭＥＭＲ）の実アレイ部と冗長部との全てのビットを対象としたメモリＢＩＳＴを実行し、リダンダンシメモリＢＩＳＴモードにおいて、テスト対象メモリ（ＭＥＭＲ）の実アレイ部のビットのビットのみを対象としたメモリＢＩＳＴを実行することができる。このように、本発明のメモリテスト回路によれば、実アレイ部と冗長部とを区別してテストを行うことができる。従って、従来に比べてテスト品質が低下しない。
以下に添付図面を参照して、本発明の実施形態によるメモリテスト回路について詳細に説明する。
［構成］
図３は、本発明の実施形態によるメモリテスト回路を示すブロック図である。
図３は、本発明の実施形態によるメモリテスト回路を示すブロック図である。
本発明の実施形態によるメモリテスト回路は、テスト対象メモリＭＥＭＲに接続されている。そのメモリテスト回路とテスト対象メモリＭＥＭＲは半導体集積回路を構成する。
本発明の実施形態によるメモリテスト回路は、システムロジックＳＬと、テストアクセスポートコントローラＴＡＰＣと、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭと、入力データセレクタＤＳＥＬと、リダンコードセレクタＲＤＮＣＳＥＬと、入力データ切り替え回路ＲＤＮＩＭと、出力データ切り替え回路ＲＤＮＯＭと、メモリＢＩＳＴコンパレータＭＢＣＭＰＭとを具備している。
入力データ切り替え回路ＲＤＮＩＭは、リダン入力データ切り替え回路ＲＤＮＩと、リダンダイレクトデータセレクタＲＤＩＳＥＬＩとを具備している。出力データ切り替え回路ＲＤＮＯＭは、リダン出力データ切り替え回路ＲＤＮＯと、出力データセレクタＲＤＩＳＥＬＯとを具備している。
システムロジックＳＬは、実アレイ部に対するデータをデータＳＬＯ［７：０］として出力する。
本発明の実施形態によるメモリテスト回路は、ダイレクトメモリＢＩＳＴモードとリダンダンシメモリＢＩＳＴモードとを実行する。そのために、テストアクセスポートコントローラＴＡＰＣにはテストモード信号ＳＩＧが供給される。例えば、テストモード信号ＳＩＧの信号レベルがロウレベル（ＬＯＷレベル）である場合、リダンダンシメモリＢＩＳＴモードが実行され、テストモード信号ＳＩＧの信号レベルがハイレベル（ＨＩＧＨレベル）である場合、ダイレクトメモリＢＩＳＴモードが実行される。
ダイレクトメモリＢＩＳＴモードにおいて、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬ、リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬ、モード切替信号ＭＯＤＥが、それぞれ、アクティブ状態、アクティブ状態、インアクティブ状態に設定される。即ち、その信号レベルは、それぞれ、ＨＩＧＨレベル、ＨＩＧＨレベル、ＬＯＷレベルに設定される。
リダンダンシメモリＢＩＳＴモードにおいて、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬ、リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬ、モード切替信号ＭＯＤＥが、それぞれ、インアクティブ状態、アクティブ状態、アクティブ状態に設定される。即ち、その信号レベルは、それぞれ、ＬＯＷレベル、ＨＩＧＨレベル、ＨＩＧＨレベルに設定される。
テストアクセスポートコントローラＴＡＰＣは、ダイレクトメモリＢＩＳＴモードにおいて、制御信号ＴＡＰＳＩＧをメモリＢＩＳＴコントローラＭＢＣＴＲＬＭに出力する。
テストアクセスポートコントローラＴＡＰＣは、リダンダンシメモリＢＩＳＴモードにおいて、制御信号ＴＡＰＳＩＧをメモリＢＩＳＴコントローラＭＢＣＴＲＬＭに出力し、ダイレクトメモリＢＩＳＴモードが実行されたときのメモリＢＩＳＴテスト結果ＳＴＡＴＵＳから得られたリダンダンシコードを表すテスト用リダンダンシコードＴＲＤＮＣＯＤＥ［７：０］をリダンコードセレクタＲＤＮＣＳＥＬに出力する。
メモリＢＩＳＴコントローラＭＢＣＴＲＬＭは、テストアクセスポートコントローラＴＡＰＣからの制御信号ＴＡＰＳＩＧに応じて、実アレイ部及び冗長部に対するデータを表すテストデータＭＢＣＴＲＬＯ［９：０］を入力データセレクタＤＳＥＬ、リダンダイレクトデータセレクタＲＤＩＳＥＬＩに出力し、テストデータＭＢＣＴＲＬＯ［９：０］に対応する照合用期待値ＣＯＭＰＶＡＬ［９：０］をメモリＢＩＳＴコンパレータＭＢＣＭＰＭに出力する。
入力データセレクタＤＳＥＬは、モード切替信号ＭＯＤＥの信号レベルがＬＯＷレベルであるとき、システムロジックＳＬからのデータＳＬＯ［７：０］を選択し、入力選択データＤＳＥＬＯ［７：０］としてリダン入力データ切り替え回路ＲＤＮＩに出力する。入力データセレクタＤＳＥＬは、モード切替信号ＭＯＤＥの信号レベルがＨＩＧＨレベルであるとき、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからのテストデータＭＢＣＴＲＬＯ［９：０］のうちの、冗長部に対するデータ（冗長ビット）を除くテストデータＭＢＣＴＲＬＯ［８：１］を選択し、入力選択データＤＳＥＬＯ［７：０］としてリダン入力データ切り替え回路ＲＤＮＩに出力する。
リダンコードセレクタＲＤＮＣＳＥＬは、リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬの信号レベルがＬＯＷレベルであるとき、リダンダンシコードＲＤＮＣＯＤＥ［７：０］を選択し、出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］としてリダン入力データ切り替え回路ＲＤＮＩ、リダン出力データ切り替え回路ＲＤＮＯに出力する。リダンコードセレクタＲＤＮＣＳＥＬは、リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬの信号レベルがＨＩＧＨレベルであるとき、テストアクセスポートコントローラＴＡＰＣからのテスト用リダンダンシコードＴＲＤＮＣＯＤＥ［７：０］を選択し、出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］としてリダン入力データ切り替え回路ＲＤＮＩ、リダン出力データ切り替え回路ＲＤＮＯに出力する。
リダン入力データ切り替え回路ＲＤＮＩは、入力データセレクタＤＳＥＬからの入力選択データＤＳＥＬＯ［７：０］と、リダンコードセレクタＲＤＮＣＳＥＬからの出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］とに基づいて、入力選択データＤＳＥＬＯ［７：０］に冗長ビット分を加えたリダンダンシ入力データＲＤＮＩＯ［９：０］をリダンダイレクトデータセレクタＲＤＩＳＥＬＩに出力する。
リダンダイレクトデータセレクタＲＤＩＳＥＬＩは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＬＯＷレベルであるとき、リダン入力データ切り替え回路ＲＤＮＩからのリダンダンシ入力データＲＤＮＩＯ［９：０］を選択し、出力テストデータＲＤＩＳＥＬＩＯ［９：０］としてテスト対象メモリＭＥＭＲに出力する。リダンダイレクトデータセレクタＲＤＩＳＥＬＩは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＨＩＧＨレベルであるとき、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからのテストデータＭＢＣＴＲＬＯ［９：０］を選択し、出力テストデータＲＤＩＳＥＬＩＯ［９：０］としてテスト対象メモリＭＥＭＲに出力する。この出力テストデータＲＤＩＳＥＬＩＯ［９：０］により、テスト対象メモリＭＥＭＲから読出データＭＥＭＲＯ［９：０］が読み出される。
リダン出力データ切り替え回路ＲＤＮＯは、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］と、リダンコードセレクタＲＤＮＣＳＥＬからの出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］とに基づいて、読出データＭＥＭＲＯ［９：０］から冗長ビット分を除いたリダンダンシ出力データＲＤＮＯＯ［７：０］を出力データセレクタＲＤＩＳＥＬＯに出力する。
出力データセレクタＲＤＩＳＥＬＯは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＬＯＷレベルであるとき、リダン出力データ切り替え回路ＲＤＮＯからのリダンダンシ出力データＲＤＮＯＯ［７：０］を選択し、出力選択データＲＤＩＳＥＬＯＯ［７：０］としてメモリＢＩＳＴコンパレータＭＢＣＭＰＭに出力する。出力データセレクタＲＤＩＳＥＬＯは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＨＩＧＨレベルであるとき、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］（冗長ビット）を除いた読出データＭＥＭＲＯ［８：１］を選択し、出力選択データＲＤＩＳＥＬＯＯ［７：０］としてメモリＢＩＳＴコンパレータＭＢＣＭＰＭに出力する。
メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＬＯＷレベルであるとき、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］が表す値に対して、リダンダンシメモリＢＩＳＴモードに応じたモード期待値［９］、［０］を生成する。具体的には、メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］が表す値と、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベル（ＬＯＷレベル）が表す値“０”との論理ＡＮＤを施して、冗長部に対するモード期待値［９］、［０］を生成する。メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、モード期待値［９］、［０］と、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからの照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、冗長部に対する期待値とを照合し、それをマスクする。メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、出力データセレクタＲＤＩＳＥＬＯからの出力選択データＲＤＩＳＥＬＯＯ［７：０］が表す値と、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからの照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、実アレイ部に対する期待値とを照合し、それらの照合の結果をメモリＢＩＳＴテスト結果ＳＴＡＴＵＳとして出力する。
即ち、メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＬＯＷレベルであるときに、出力選択データＲＤＩＳＥＬＯＯ［７：０］の８ビットのみを対象とし、出力選択データＲＤＩＳＥＬＯＯ［７：０］が表す値と、照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、実アレイ部に対する期待値を照合し、照合の結果をメモリＢＩＳＴテスト結果ＳＴＡＴＵＳとして出力する。
メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＨＩＧＨレベルであるとき、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］が表す値に対して、ダイレクトメモリＢＩＳＴモードに応じたモード期待値［９］、［０］を生成する。具体的には、メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］が表す値と、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベル（ＨＩＧＨレベル）が表す値“１”との論理ＡＮＤを施して、冗長部に対するモード期待値［９］、［０］を生成する。メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、モード期待値［９］、［０］と、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからの照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、冗長部に対する期待値とを照合し、それをマスクする。メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、出力データセレクタＲＤＩＳＥＬＯからの出力選択データＲＤＩＳＥＬＯＯ［７：０］が表す値と、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからの照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、実アレイ部に対する期待値とを照合し、それらの照合の結果をメモリＢＩＳＴテスト結果ＳＴＡＴＵＳとして出力する。
即ち、メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＨＩＧＨレベルであるとき、冗長部に対する読出データＭＥＭＲＯ［９］、［０］及び出力選択データＲＤＩＳＥＬＯＯ［７：０］の全１０ビットを対象とし、冗長部に対する読出データＭＥＭＲＯ［９］、［０］及び出力選択データＲＤＩＳＥＬＯＯ［７：０］が表す値と、照合用期待値ＣＯＭＰＶＡＬ［９：０］とを照合し、照合の結果をメモリＢＩＳＴテスト結果ＳＴＡＴＵＳとして出力する。
図４は、テスト対象メモリＭＥＭＲの構成を示すブロック図である。
テスト対象メモリＭＥＭＲは、システムロジックＳＬからのアクセスとして必要な実アレイ部と、不良が発生したときの歩留まりを向上するための冗長部とを備えている。実アレイ部のデータビットは８ビットであり、冗長部のデータビット（冗長ビット）は２ビットであるものとする。実アレイ部（８ビット）は、第１の実アレイ部（４ビット）と、第２の実アレイ部（４ビット）とを含んでいる。冗長部（２ビット）は、第１の実アレイ部（４ビット）に対応する第１の冗長部（１ビット）と、第２の実アレイ部（４ビット）に対応する第２の冗長部（１ビット）とを含んでいる。
図５は、リダンダンシ入力データ切り替え回路ＲＤＮＩの構成と、テスト対象メモリＭＥＭＲとの接続関係の一例を示している。
リダンダンシ入力データ切り替え回路ＲＤＮＩは、第１〜２０のＡＮＤ回路と、第１〜１０のＯＲ回路とを備えている。第１〜２０のＡＮＤ回路は、第１、２入力端子と出力端子とを有している。第１〜２０のＡＮＤ回路のうちの第２、４、６、８、１０、１１、１３、１５、１７、１９のＡＮＤ回路の第２入力端子は反転入力端子である。第１〜１０のＯＲ回路は、第１、２入力端子と出力端子とを有している。
第１、３、５、７、９、１２、１４、１６、１８、２０のＡＮＤ回路は、それぞれ、その第１入力端子にＬＯＷレベルの信号、入力選択データＤＳＥＬＯ［７：０］のうちの入力選択データＤＳＥＬＯ［０］〜ＤＳＥＬＯ［７］、ＬＯＷレベルの信号が供給され、その第２入力端子にＬＯＷレベルの信号、出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］のうちの出力リダンダンシコードＲＤＮＣＳＥＬＯ［０］〜［７］、ＬＯＷレベルの信号が供給される。第２、４、６、８、１０、１１、１３、１５、１７、１９のＡＮＤ回路は、それぞれ、その第１入力端子に入力選択データＤＳＥＬＯ［７：０］のうちの入力選択データＤＳＥＬＯ［０］〜［３］、ＨＩＧＨレベルの信号、ＨＩＧＨレベルの信号、入力選択データＤＳＥＬＯ［４］〜［７］が供給され、その第２入力端子に出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］のうちの出力リダンダンシコードＲＤＮＣＳＥＬＯ［０］〜［３］、ＨＩＧＨレベルの信号、ＨＩＧＨレベルの信号、出力リダンダンシコードＲＤＮＣＳＥＬＯ［４］〜［７］が供給される。第１〜１０のＯＲ回路は、それぞれ、その第１入力端子に第１、３、５、７、９、１２、１４、１６、１８、２０のＡＮＤ回路の出力端子が接続され、その第２入力端子に第２、４、６、８、１０、１１、１３、１５、１７、１９のＡＮＤ回路の出力端子が接続され、その出力端子からリダンダンシ入力データＲＤＮＩＯ［９：０］のうちのリダンダンシ入力データＲＤＮＩＯ［０］〜［９］を第１の冗長部（１ビット）、第１の実アレイ部（４ビット）、第２の実アレイ部（４ビット）、第２の冗長部（１ビット）に出力する。
図６は、リダンダンシ出力データ切り替え回路ＲＤＮＯの構成と、テスト対象メモリＭＥＭＲとの接続関係の一例を示している。
リダンダンシ出力データ切り替え回路ＲＤＮＯは、第１〜１６のＡＮＤ回路と、第１〜８のＯＲ回路とを備えている。第１〜１６のＡＮＤ回路は、第１、２入力端子と出力端子とを有している。第１〜１６のＡＮＤ回路のうちの第１、３、５、７、１０、１２、１４、１６のＡＮＤ回路の第２入力端子は、反転入力端子である。第１〜８のＯＲ回路は、第１、２入力端子と出力端子とを有している。
第１〜１６のＡＮＤ回路の第１入力端子には、それぞれ、第１の冗長部（１ビット）、第１の実アレイ部（４ビット）、第２の実アレイ部（４ビット）、第２の冗長部（１ビット）からの読出データＭＥＭＲＯ［９：０］のうちの読出データＭＥＭＲＯ［０］、［１］、［１］、［２］、［２］、［３］、［３］、［４］、［５］、［６］、［６］、［７］、［７］、［８］、［８］、［９］が供給され、その反転入力端子に出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］のうちの出力リダンダンシコードＲＤＮＣＳＥＬＯ［０］〜ＲＤＮＣＳＥＬＯ［７］が供給される。第１〜１６のＡＮＤ回路の第２入力端子には、出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］のうちの出力リダンダンシコードＲＤＮＣＳＥＬＯ［０］、［０］、［１］、［１］、［２］、［２］、［３］、［３］、［４］、［４］、［５］、［５］、［６］、［６］、［７］、［７］が供給される。第１〜１０のＯＲ回路は、それぞれ、その第１入力端子に第１、３、５、７、１０、１２、１４、１６のＡＮＤ回路の出力端子が接続され、その第２入力端子に第２、４、６、８、９、１１、１３、１５のＡＮＤ回路の出力端子が接続され、その出力端子からリダンダンシ出力データＲＤＮＯＯ［７：０］のうちのリダンダンシ出力データＲＤＮＯＯ［０］〜ＲＤＮＯＯ［７］を出力する。
図７は、メモリＢＩＳＴコンパレータＭＢＣＭＰＭの構成を示している。
メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、ＡＮＤ回路と、期待値照合・マスク回路と、期待値照合回路とを備えている。ＡＮＤ回路は、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］が表す値と、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルが表す値との論理ＡＮＤを施して、冗長部に対するモード期待値［９］、［０］を生成する。期待値照合・マスク回路は、モード期待値［９］、［０］と、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからの照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、冗長部に対する期待値とを照合し、それをマスクする。期待値照合回路は、出力データセレクタＲＤＩＳＥＬＯからの出力選択データＲＤＩＳＥＬＯＯ［７：０］が表す値と、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからの照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、実アレイ部に対する期待値とを照合し、それらの照合の結果をメモリＢＩＳＴテスト結果ＳＴＡＴＵＳとして出力する。
［動作］
図８は、本発明の実施形態によるメモリテスト回路の動作を示すタイミングチャートである。
図８は、本発明の実施形態によるメモリテスト回路の動作を示すタイミングチャートである。
まず、ダイレクトメモリＢＩＳＴモードについて説明する。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬ、リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬ、モード切替信号ＭＯＤＥが、それぞれ、アクティブ状態、アクティブ状態、インアクティブ状態に設定される。即ち、その信号レベルは、それぞれ、ＨＩＧＨレベル、ＨＩＧＨレベル、ＬＯＷレベルに設定される。
テストアクセスポートコントローラＴＡＰＣは、テストモード信号ＳＩＧの信号レベルがＨＩＧＨレベルである場合、制御信号ＴＡＰＳＩＧをメモリＢＩＳＴコントローラＭＢＣＴＲＬＭに出力する。
メモリＢＩＳＴコントローラＭＢＣＴＲＬＭは、テストアクセスポートコントローラＴＡＰＣからの制御信号ＴＡＰＳＩＧに応じて、実アレイ部及び冗長部に対するデータを表すテストデータＭＢＣＴＲＬＯ［９：０］を入力データセレクタＤＳＥＬ、リダンダイレクトデータセレクタＲＤＩＳＥＬＩに出力し、テストデータＭＢＣＴＲＬＯ［９：０］に対応する照合用期待値ＣＯＭＰＶＡＬ［９：０］をメモリＢＩＳＴコンパレータＭＢＣＭＰＭに出力する。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＨＩＧＨレベルであるため、リダンダイレクトデータセレクタＲＤＩＳＥＬＩは、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからのテストデータＭＢＣＴＲＬＯ［９：０］を選択し、出力テストデータＲＤＩＳＥＬＩＯ［９：０］としてテスト対象メモリＭＥＭＲに出力する。この出力テストデータＲＤＩＳＥＬＩＯ［９：０］により、テスト対象メモリＭＥＭＲから読出データＭＥＭＲＯ［９：０］が読み出される。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＨＩＧＨレベルであるため、出力データセレクタＲＤＩＳＥＬＯは、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］（冗長ビット）を除いた読出データＭＥＭＲＯ［８：１］を選択し、出力選択データＲＤＩＳＥＬＯＯ［７：０］としてメモリＢＩＳＴコンパレータＭＢＣＭＰＭに出力する。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＨＩＧＨレベルであるため、メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］のうちの、冗長部に対する読出データＭＥＭＲＯ［９］、［０］、及び、出力データセレクタＲＤＩＳＥＬＯからの出力選択データＲＤＩＳＥＬＯＯ［７：０］の全１０ビットを対象とする。即ち、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］の全１０ビットを対象とする。メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、冗長部に対する読出データＭＥＭＲＯ［９］、［０］及び出力選択データＲＤＩＳＥＬＯＯ［７：０］が表す値と、照合用期待値ＣＯＭＰＶＡＬ［９：０］とを照合し、照合の結果をメモリＢＩＳＴテスト結果ＳＴＡＴＵＳとして出力する。
次に、リダンダンシメモリＢＩＳＴモードについて説明する。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬ、リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬ、モード切替信号ＭＯＤＥが、それぞれ、インアクティブ状態、アクティブ状態、アクティブ状態に設定される。即ち、その信号レベルは、それぞれ、ＬＯＷレベル、ＨＩＧＨレベル、ＨＩＧＨレベルに設定される。
テストアクセスポートコントローラＴＡＰＣは、テストモード信号ＳＩＧの信号レベルがＬＯＷレベルである場合、制御信号ＴＡＰＳＩＧをメモリＢＩＳＴコントローラＭＢＣＴＲＬＭに出力し、ダイレクトメモリＢＩＳＴモードが実行されたときのメモリＢＩＳＴテスト結果ＳＴＡＴＵＳから得られたリダンダンシコードを表すテスト用リダンダンシコードＴＲＤＮＣＯＤＥ［７：０］をリダンコードセレクタＲＤＮＣＳＥＬに出力する。
メモリＢＩＳＴコントローラＭＢＣＴＲＬＭは、テストアクセスポートコントローラＴＡＰＣからの制御信号ＴＡＰＳＩＧに応じて、実アレイ部及び冗長部に対するデータを表すテストデータＭＢＣＴＲＬＯ［９：０］を入力データセレクタＤＳＥＬ、リダンダイレクトデータセレクタＲＤＩＳＥＬＩに出力し、テストデータＭＢＣＴＲＬＯ［９：０］に対応する照合用期待値ＣＯＭＰＶＡＬ［９：０］をメモリＢＩＳＴコンパレータＭＢＣＭＰＭに出力する。
モード切替信号ＭＯＤＥの信号レベルがＨＩＧＨレベルであるため、入力データセレクタＤＳＥＬは、メモリＢＩＳＴコントローラＭＢＣＴＲＬＭからのテストデータＭＢＣＴＲＬＯ［９：０］のうちの、冗長部に対するデータ（冗長ビット）を除くテストデータＭＢＣＴＲＬＯ［８：１］を選択し、入力選択データＤＳＥＬＯ［７：０］としてリダン入力データ切り替え回路ＲＤＮＩに出力する。
リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬの信号レベルがＨＩＧＨレベルであるため、リダンコードセレクタＲＤＮＣＳＥＬは、テストアクセスポートコントローラＴＡＰＣからのテスト用リダンダンシコードＴＲＤＮＣＯＤＥ［７：０］を選択し、出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］としてリダン入力データ切り替え回路ＲＤＮＩ、リダン出力データ切り替え回路ＲＤＮＯに出力する。
リダン入力データ切り替え回路ＲＤＮＩは、入力データセレクタＤＳＥＬからの入力選択データＤＳＥＬＯ［７：０］と、リダンコードセレクタＲＤＮＣＳＥＬからの出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］とに基づいて、入力選択データＤＳＥＬＯ［７：０］に冗長ビット分を加えたリダンダンシ入力データＲＤＮＩＯ［９：０］をリダンダイレクトデータセレクタＲＤＩＳＥＬＩに出力する。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＬＯＷレベルであるため、リダンダイレクトデータセレクタＲＤＩＳＥＬＩは、リダン入力データ切り替え回路ＲＤＮＩからのリダンダンシ入力データＲＤＮＩＯ［９：０］を選択し、出力テストデータＲＤＩＳＥＬＩＯ［９：０］としてテスト対象メモリＭＥＭＲに出力する。この出力テストデータＲＤＩＳＥＬＩＯ［９：０］により、テスト対象メモリＭＥＭＲから読出データＭＥＭＲＯ［９：０］が読み出される。
リダン出力データ切り替え回路ＲＤＮＯは、テスト対象メモリＭＥＭＲからの読出データＭＥＭＲＯ［９：０］と、リダンコードセレクタＲＤＮＣＳＥＬからの出力リダンダンシコードＲＤＮＣＳＥＬＯ［７：０］とに基づいて、読出データＭＥＭＲＯ［９：０］から冗長ビット分を除いたリダンダンシ出力データＲＤＮＯＯ［７：０］を出力データセレクタＲＤＩＳＥＬＯに出力する。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＬＯＷレベルであるため、出力データセレクタＲＤＩＳＥＬＯは、リダン出力データ切り替え回路ＲＤＮＯからのリダンダンシ出力データＲＤＮＯＯ［７：０］を選択し、出力選択データＲＤＩＳＥＬＯＯ［７：０］としてメモリＢＩＳＴコンパレータＭＢＣＭＰＭに出力する。
リダンダイレクト切替信号ＲＤＮＤＩＳＥＬの信号レベルがＬＯＷレベルであるため、メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、出力データセレクタＲＤＩＳＥＬＯからの出力選択データＲＤＩＳＥＬＯＯ［７：０］の８ビットのみを対象とする。メモリＢＩＳＴコンパレータＭＢＣＭＰＭは、出力選択データＲＤＩＳＥＬＯＯ［７：０］が表す値と、照合用期待値ＣＯＭＰＶＡＬ［９：０］のうちの、実アレイ部に対する期待値を照合し、照合の結果をメモリＢＩＳＴテスト結果ＳＴＡＴＵＳとして出力する。
［効果］
以上の説明により、本発明の実施形態によるメモリテスト回路では、テスト範囲を拡大するために、ダイレクトメモリＢＩＳＴモードとリダンダンシメモリＢＩＳＴモードとの２つのテスト経路を実現している。これにより、本発明の実施形態によるメモリテスト回路によれば、ダイレクトメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部と冗長部との全てのビットを対象としたメモリＢＩＳＴを実行し、リダンダンシメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部のビットのビットのみを対象としたメモリＢＩＳＴを実行することができる。このように、本発明の実施形態によるメモリテスト回路によれば、実アレイ部と冗長部とを区別してテストを行うことができる。従って、従来に比べてテスト品質が低下しない。
以上の説明により、本発明の実施形態によるメモリテスト回路では、テスト範囲を拡大するために、ダイレクトメモリＢＩＳＴモードとリダンダンシメモリＢＩＳＴモードとの２つのテスト経路を実現している。これにより、本発明の実施形態によるメモリテスト回路によれば、ダイレクトメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部と冗長部との全てのビットを対象としたメモリＢＩＳＴを実行し、リダンダンシメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部のビットのビットのみを対象としたメモリＢＩＳＴを実行することができる。このように、本発明の実施形態によるメモリテスト回路によれば、実アレイ部と冗長部とを区別してテストを行うことができる。従って、従来に比べてテスト品質が低下しない。
なお、リダンダイレクト切替信号ＲＤＮＤＩＳＥＬ、リダンダンシコード切替信号ＲＤＮＣＯＤＥＳＥＬ、モード切替信号ＭＯＤＥの信号レベルは、それぞれ、ダイレクトメモリＢＩＳＴモードにおいて、ＨＩＧＨレベル、ＨＩＧＨレベル、ＬＯＷレベルに設定され、リダンダンシメモリＢＩＳＴモードにおいて、ＨＩＧＨレベル、ＨＩＧＨレベル、ＬＯＷレベルに設定されたが、これに限定されず、これらのレベルが逆でもよい。
ＳＬ システムロジック
ＳＬＯ［７：０］ データ
ＭＢＣＴＲＬＯ［９：０］ テストデータ
ＭＯＤＥ モード切替信号
ＤＳＥＬ 入力データセレクタ
ＤＳＥＬＯ［７：０］ 入力選択データ
ＲＤＮＩ リダン入力データ切り替え回路
ＲＤＮＩＯ［９：０］ リダンダンシ入力データ
ＲＤＩＳＥＬＩ リダンダイレクトデータセレクタ
ＲＤＩＳＥＬＩＯ［９：０］ 出力テストデータ
ＲＤＮＤＩＳＥＬ リダンダイレクト切替信号
ＭＥＭＲ テスト対象メモリ
ＭＥＭＲＯ［９：０］ データ出力信号
ＲＤＮＯ リダン出力データ切り替え回路
ＲＤＮＯＯ［７：０］ リダンダンシ出力データ
ＲＤＩＳＥＬＯ 出力データセレクタ
ＲＤＩＳＥＬＯＯ［７：０］ 出力選択データ
ＲＤＮＣＯＤＥＳＥＬ リダンダンシコード切替信号
ＲＤＮＣＯＤＥ［７：０］ リダンダンシコード
ＴＲＤＮＣＯＤＥ［７：０］ テスト用リダンダンシコード
ＲＤＮＣＳＥＬ リダンコードセレクタ
ＲＤＮＣＳＥＬＯ［７：０］ 出力リダンダンシコード
ＳＩＧ モード設定信号
ＴＡＰＣ テストアクセスポートコントローラ
ＴＡＰＳＩＧ 制御信号
ＭＢＣＴＲＬＭ メモリＢＩＳＴコントローラ
ＣＯＭＰＶＡＬ［９：０］ 照合用期待値
ＭＢＣＭＰＭ メモリＢＩＳＴコンパレータ
ＳＴＡＴＵＳ メモリＢＩＳＴ結果出力信号
ＲＤＮＩＭ 入力データ切り替え回路
ＲＤＮＯＭ 出力データ切り替え回路
ＳＬＯ［７：０］ データ
ＭＢＣＴＲＬＯ［９：０］ テストデータ
ＭＯＤＥ モード切替信号
ＤＳＥＬ 入力データセレクタ
ＤＳＥＬＯ［７：０］ 入力選択データ
ＲＤＮＩ リダン入力データ切り替え回路
ＲＤＮＩＯ［９：０］ リダンダンシ入力データ
ＲＤＩＳＥＬＩ リダンダイレクトデータセレクタ
ＲＤＩＳＥＬＩＯ［９：０］ 出力テストデータ
ＲＤＮＤＩＳＥＬ リダンダイレクト切替信号
ＭＥＭＲ テスト対象メモリ
ＭＥＭＲＯ［９：０］ データ出力信号
ＲＤＮＯ リダン出力データ切り替え回路
ＲＤＮＯＯ［７：０］ リダンダンシ出力データ
ＲＤＩＳＥＬＯ 出力データセレクタ
ＲＤＩＳＥＬＯＯ［７：０］ 出力選択データ
ＲＤＮＣＯＤＥＳＥＬ リダンダンシコード切替信号
ＲＤＮＣＯＤＥ［７：０］ リダンダンシコード
ＴＲＤＮＣＯＤＥ［７：０］ テスト用リダンダンシコード
ＲＤＮＣＳＥＬ リダンコードセレクタ
ＲＤＮＣＳＥＬＯ［７：０］ 出力リダンダンシコード
ＳＩＧ モード設定信号
ＴＡＰＣ テストアクセスポートコントローラ
ＴＡＰＳＩＧ 制御信号
ＭＢＣＴＲＬＭ メモリＢＩＳＴコントローラ
ＣＯＭＰＶＡＬ［９：０］ 照合用期待値
ＭＢＣＭＰＭ メモリＢＩＳＴコンパレータ
ＳＴＡＴＵＳ メモリＢＩＳＴ結果出力信号
ＲＤＮＩＭ 入力データ切り替え回路
ＲＤＮＯＭ 出力データ切り替え回路
Claims (1)
- 実アレイ部と冗長部とを有するテスト対象メモリをテストするメモリテスト回路であって、
リダンダンシメモリＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）モードにおいて、前記実アレイ部及び前記冗長部に対するデータを表すテストデータのうちの、前記冗長部に対するデータを除くテストデータを入力選択データとして出力する入力データセレクタと、
ダイレクトメモリＢＩＳＴモードにおいて、前記テストデータを出力テストデータとして前記テスト対象メモリに出力し、前記リダンダンシメモリＢＩＳＴモードにおいて、前記入力選択データと、リダンダンシコードを表す出力リダンダンシコードとに基づいて、前記入力選択データに冗長ビット分を加えたデータを前記出力テストデータとして前記テスト対象メモリに出力する入力データ切り替え回路と、
前記リダンダンシメモリＢＩＳＴモードにおいて、前記テスト対象メモリからの読出データと、前記出力リダンダンシコードとに基づいて、前記読出データから前記冗長ビット分を除いたデータを出力選択データとして出力する出力データ切り替え回路と、
前記ダイレクトメモリＢＩＳＴモードにおいて、前記読出データが表す値と照合用期待値とを照合し、それらの照合の結果をテスト結果として出力し、前記リダンダンシメモリＢＩＳＴモードにおいて、前記出力選択データが表す値と、前記照合用期待値のうちの、前記実アレイ部に対する期待値とを照合し、それらの照合の結果を前記テスト結果として出力するメモリＢＩＳＴコンパレータと
を具備するメモリテスト回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009180868A JP5210262B2 (ja) | 2009-08-03 | 2009-08-03 | メモリテスト回路 |
| US12/840,544 US8289792B2 (en) | 2009-08-03 | 2010-07-21 | Memory test circuit, semiconductor integrated circuit and memory test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009180868A JP5210262B2 (ja) | 2009-08-03 | 2009-08-03 | メモリテスト回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011034642A JP2011034642A (ja) | 2011-02-17 |
| JP2011034642A5 JP2011034642A5 (ja) | 2012-04-05 |
| JP5210262B2 true JP5210262B2 (ja) | 2013-06-12 |
Family
ID=43526863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009180868A Expired - Fee Related JP5210262B2 (ja) | 2009-08-03 | 2009-08-03 | メモリテスト回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8289792B2 (ja) |
| JP (1) | JP5210262B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6406888B2 (ja) * | 2014-06-17 | 2018-10-17 | キヤノン株式会社 | アナログデジタル変換回路の駆動方法、アナログデジタル変換回路、撮像装置、撮像システム、アナログデジタル変換回路の検査方法 |
| CN110231165B (zh) * | 2019-05-31 | 2020-03-31 | 西安交通大学 | 一种基于期望差异约束置信网络的机械设备故障诊断方法 |
| CN113409878A (zh) * | 2021-06-30 | 2021-09-17 | 芯天下技术股份有限公司 | 闪存错误信息检测方法、替换方法、装置、设备及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803453B2 (ja) * | 1992-04-09 | 1998-09-24 | 日本電気株式会社 | 半導体メモリ装置 |
| JPH09251796A (ja) * | 1996-03-15 | 1997-09-22 | Fujitsu Ltd | 半導体記憶装置及び半導体集積回路装置 |
| JP2003036694A (ja) | 2001-07-26 | 2003-02-07 | Mitsubishi Electric Corp | 半導体装置 |
| US7304901B2 (en) * | 2002-12-16 | 2007-12-04 | International Business Machines Corporation | Enabling memory redundancy during testing |
| US7484138B2 (en) * | 2006-06-09 | 2009-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for improving reliability of memory device |
-
2009
- 2009-08-03 JP JP2009180868A patent/JP5210262B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-21 US US12/840,544 patent/US8289792B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110026340A1 (en) | 2011-02-03 |
| US8289792B2 (en) | 2012-10-16 |
| JP2011034642A (ja) | 2011-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7949908B2 (en) | Memory repair system and method | |
| JP3962337B2 (ja) | システム・オン・チップ設計のための階層的ビルトイン・セルフテスト | |
| US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
| EP1416499B1 (en) | Self-repairing built-in self test for linked list memories | |
| JP3878062B2 (ja) | メモリテスト情報を記憶する方法および装置 | |
| US20100125766A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| JP4353329B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
| US20050166111A1 (en) | Memory built-in self test circuit with full error mapping capability | |
| US20070133325A1 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
| JP5611916B2 (ja) | 半導体集積回路 | |
| KR100760052B1 (ko) | 장애 발생 어드레스 저장 방법 및 메모리 장치 | |
| US7644323B2 (en) | Method and apparatus of build-in self-diagnosis and repair in a memory with syndrome identification | |
| JP2006302464A (ja) | 半導体記憶装置 | |
| US20130051158A1 (en) | Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit | |
| JP5210262B2 (ja) | メモリテスト回路 | |
| US20080013389A1 (en) | Random access memory including test circuit | |
| KR20030085466A (ko) | 반도체 집적 회로 장치 | |
| JP2008082976A (ja) | Ｆｂｍ生成装置、ｆｂｍ生成方法 | |
| US9557379B2 (en) | Semiconductor integrated circuit | |
| JP4761995B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JP4962277B2 (ja) | 半導体メモリ試験装置 | |
| JP2007184069A (ja) | メモリ検査装置 | |
| US20180259576A1 (en) | Implementing integrated circuit yield enhancement through array fault detection and correction using combined abist, lbist, and repair techniques | |
| US20070118778A1 (en) | Method and/or apparatus to detect and handle defects in a memory | |
| JP2006268886A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |