CN1440570A - 存储单元阵列中失效存储单元的实际位置的自动判定与显示 - Google Patents
存储单元阵列中失效存储单元的实际位置的自动判定与显示 Download PDFInfo
- Publication number
- CN1440570A CN1440570A CN01812247A CN01812247A CN1440570A CN 1440570 A CN1440570 A CN 1440570A CN 01812247 A CN01812247 A CN 01812247A CN 01812247 A CN01812247 A CN 01812247A CN 1440570 A CN1440570 A CN 1440570A
- Authority
- CN
- China
- Prior art keywords
- label
- memory cell
- memory
- zone
- enlarged image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 203
- 238000003860 storage Methods 0.000 claims description 69
- 238000013500 data storage Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 12
- 238000002372 labelling Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 18
- 238000013461 design Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- User Interface Of Digital Computer (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种计算机系统(300)，其根据测试站产生的失效存储单元标号信息而自动判定与显示存储器IC(集成电路)电路小片放大图像上的存储单元阵列中失效的存储单元的实际位置。标号信息包含任何区段标号、I/O标号、列标号、与行标号的组合。存储器IC电路小片包含多个区段，且区段标号对应于其中具有失效存储单元的区段。区段包含多个I/O(输入/输出)区域，其中I/O标号指定在具有区段标号的区段内、其中具有失效存储单元的I/O区域。I/O区域包含多个水平传导结构与垂直传导结构。列标号指定连接至失效存储单元的垂直传导结构，且行标号指定连接至失效存储单元的水平传导结构，其中I/O区域具有I/O标号。计算机系统(300)接收标号信息并在计算机系统(300)的GUI(图形用户界面)(310)上自动判定与显示存储器IC电路小片的第一放大图像与对应于被突出显示的区段标号的区段、和/或对应于区段标号的区段的第二放大图像与对应于被突出显示的I/O标号的I/O区域、和/或对应于I/O标号的I/O区域的第三放大图像与对应于被突出显示的列标号的垂直传导结构和/或对应于行标号的水平传导结构的任何组合。
Description
技术领域
本发明一般地涉及IC(集成电路)封装制造时的IC(集成电路)电路小片测试，更明确地说，涉及一种方法与系统，用以在具有存储单元阵列的存储器IC(集成电路)电路小片放大图像中，自动判定与显示存储单元阵列中失效存储单元的实际位置。
背景技术
参照图1，一种存储器IC(集成电路)电路小片具有制造于其中的存储器装置，该存储器装置譬如为非易失性闪存装置，此非易失性闪存装置包含闪速存储单元阵列20，如电子领域一般技术人员所知。在图1中，第一闪速存储单元22与第二闪速存储单元24形成闪速存储单元的第一行，且第三闪速存储单元26与第四闪速存储单元28形成闪速存储单元的第二行。第一闪速存储单元22与第三闪速存储单元26形成闪速存储单元的第一列，且第二闪速存储单元24与第四闪速存储单元28形成闪速存储单元的第二列。
一个用于典型非易失性存储器装置的存储单元阵列具有更多的闪速存储单元(例如数百万个闪速存储单元)与更多的闪速存储单元行与列。然而为简化说明起见，图1所示的四个存储单元22、24、26、28处于两列乘以两行的矩阵中。
参照图2，其显示了闪速存储单元22、24、26、与28的其中之一的剖面图100。闪速存储单元为一种用于非易失性闪存装置的浮动栅极MOS(金属氧化物半导体)类型装置，如电子领域一般技术人员所知。闪速存储单元的横截面100包含通常由多晶硅构成的控制栅极102。漏极结104以例如砷(As)或磷(P)的结掺杂剂加以掺杂，形成于半导体基底106中。以结掺杂剂做了掺杂的源极结108形成于半导体基底106中。
控制电介质结构形成于半导体基底106内的控制栅极区域110上，该控制栅极区域110配置于漏极结104与源极结108之间。控制电介质结构包含配置于半导体基底106上的第一电介质层112、配置于第一电介质层112上的第二电介质层114、与配置于第二电介质层114上的第三电介质层116。在控制电介质结构的一个示例中，第一电介质层112由二氧化硅(SiO2)所构成，第二电介质层114由氮化硅(SiN)所构成，且第三电介质层116由二氧化硅(SiO2)所构成。第一场氧化物(fieldoxide)118形成于漏极结104中，且第二场氧化物120形成于源极结108中，以隔绝由第一、第二、与第三电介质层112、114、与116所构成的栅极电介质结构及控制栅极102。
参照图1与图2，在一列中的每个存储单元的漏极结连接在一起而形成位线，如电子领域一般技术人员所知。在图1中，举例来说，存储单元22与26的第1列连接至第一位线32，且存储单元24与28的第2列连接至第二位线34。在一行中的每个存储单元的控制栅极连接在一起而形成字线，如电子领域一般技术人员所知。在图1中，举例来说存储单元22与24的第1行连接至第一字线42，而存储单元26与28的第2行连接至第二字线44。
参照图2，在闪存装置的存储单元的编程操作或擦除操作时，载荷子注入第二电介质层114或由第二电介质层114注出。此第二电介质层114内载荷子的数量变化改变控制栅极102的阈值电压，如电子领域一般技术人员所知。例如，当注入第二电介质层114的载荷子为电子时，阈值电压便上升。另一种则是，当由第二电介质层114注出的载荷子为电子时，阈值电压便下降。
当偏压经由控制栅极端点122(即连接至控制栅极102的字线)施加于控制栅极102时，载荷子由漏极结104至控制电介质结构而注入或注出第二电介质层114，如电子领域一般技术人员所知。例如，当大约+12伏特的偏压施加于控制栅极端点122以编程存储单元时，电子由漏极结104，通过热载子注入效应，注入第二电介质层114，如电子领域一般技术人员所知。另一种则是，当大约-12伏特的偏压施加于控制栅极端点122以擦除存储单元时，电子通过热载子注入效应，由第二电介质层114注出并注入漏极结104，如电子领域一般技术人员所知。
为了由存储单元读取数字位信息，将一个大约5.0伏特的栅极-源极电压与大约1.5伏特的漏极-源极电压施加于存储单元。借此偏压，存储单元依据存储单元是否被编程与擦除，而传导电流或不传导电流。这两种情况被用作储存数字位信息于闪速存储单元100中的两种状态，如电子领域一般技术人员所知。
在制造非易失性闪存装置的过程中，测试用于非易失性闪存装置的存储器IC电路小片的适当功能。用以测试存储器IC电路小片功能的系统为熟习IC封装制造的一般技术人员所熟知。在此测试中，此测试系统输出无法正确工作的失效存储单元的标号信息，以指出位于存储器IC电路小片上的这种失效存储单元的实际位置。
存储器IC电路小片的标号信息在存储器IC电路小片的集成电路配置期间产生，且此标号信息记录在设计记录中，如集成电路设计的一般技术人员所知。例如，参照图3，存储单元阵列制造于存储器IC电路小片202上。图3的存储器IC电路小片202包含多个接触焊垫(contact pad)204、206、208、210、212、214、216、218、220、与222，以提供至制造于存储器IC电路小片202上的闪存集成电路节点的连接。一个典型存储器IC电路小片包含更多接触焊垫，但为描述简明起见，在图3中显示了十个接触焊垫204、206、208、210、212、214、216、218、220、与222。
进一步参照图3，在存储器IC电路小片202上，存储单元阵列分成多个区段，包含第一区段232、第二区段234、第三区段236、与第四区段238。一个典型存储器IC电路小片包含更多区段，但为描述简明起见，在图3中显示了四个区段232、234、236、与238。设计存储器IC电路小片202具有多个区段的原因是在存储器IC电路小片202配置期间，每个区段的配置可压模(stampted)以简化存储器IC电路小片202的配置，此为集成电路设计的一般技术人员所公知。因此，存储器IC电路小片202上的每个区段232、234、236、与238，都具有大致上相同的配置。
参照图3与图4，每个区段具有制造于其中的对应存储单元阵列。参照图4，例如第一区段232，其包含多个存储单元行与多个存储单元列。参照图1，在同一行存储单元中的每个存储单元的控制栅极均连接至对应于该行的字线。参照图4，同一行存储单元的字线由包含第一水平传导结构242、第二水平传导结构244、第三水平传导结构246、与第四水平传导结构248的水平传导结构形成。
水平传导结构可以由例如多晶硅所构成，当该水平传导结构形成连接至同一行存储单元的每个存储单元控制栅极的字线时。一个区段通常具有更多的水平传导结构，如数千个水平传导结构，以形成较多行存储单元。然而，为描述简明起见，在图4中显示了四个水平传导结构242、244、246、与248。
同样地，参照图1，同一列存储单元的每个存储单元的漏极连接至对应于该列的位线。参照图4的垂直传导结构250示例(为描述简明起见，在图4中的其它垂直传导结构并未标以数字标号)。一个垂直传导结构典型地为一条金属线，如集成电路设计的一般技术人员所知。
一个区段典型地包含比显示于图4的更多数量的垂直传导结构(如数千个垂直传导结构)，但为描述简明起见，在图4显示了较少垂直传导结构。区段232典型地分为多个输入/输出(I/O)区域，包括第一I/O区域262、第二I/O区域264、第三I/O区域266、与第四I/O区域268(显示于图4的虚线中)。每个I/O区域于其中具有一组垂直传导结构图案。一个典型区段232具有更多的I/O区域，因为一个区段内有更多的垂直传导结构，但为描述简明起见，在图4中显示了4个I/O区域262、264、266、与268。此外，一个典型I/O区域具有比图4所示更多的垂直传导结构，但为描述简明起见，在图4中的每个I/O区域内显示了6个垂直传导结构。
设计区段232具有多个I/O区域的原因是在存储器IC电路小片202配置期间，每个I/O区域的配置可压模以简化存储器IC电路小片202的配置，如集成电路设计的一般技术人员所知。因此，每个I/O区域262、264、266、与268大致上具有相同的配置。此外，制备至少一个垂直传导结构，作为两相邻I/O区域间的冗余区域，从而使相邻I/O区域可由外观上彼此区别。例如，于图4，第一垂直传导结构272形成位于第一I/O区域262与第二I/O区域264间的第一冗余区域，第二垂直传导结构274形成位于第二I/O区域264与第三I/O区域266间的第二冗余区域，且第三垂直传导结构276形成位于第三I/O区域266与第四I/O区域268间的第三冗余区域。
在测试具有存储单元阵列的存储器IC电路小片时，测试站通过输出失效存储单元的区段标号、I/O标号、行标号、与列标号而指出失效存储单元的实际位置。参照图3，区段标号表示其中具有失效存储单元的区段232、234、236、与238中的其中一个。参照图4，I/O标号表示其中具有失效存储单元，且位于对应于区段标号的区段内的I/O区域262、264、266、与268中的其中一个。列标号表示连接至失效存储单元漏极，且位于对应于I/O标号的I/O区域内的垂直传导结构的其中之一。行标号指出连接至失效存储单元控制栅极的水平传导结构242、244、246、与248的其中之一。
当测试站判定标号信息，包括失效存储单元的区段标号、I/O标号、行标号与列标号，操作者定位连接至此失效存储单元的水平传导结构与垂直传导结构，从而判定存储器IC电路小片上失效存储单元的实际位置。进一步测试可在失效存储单元上执行，以判定对应于失效存储单元的水平传导结构与垂直传导结构位置，及存储器IC电路小片上失效存储单元的实际位置，从而更进一步地判定存储单元失效原因。根据存储单元失效原因的判定，可采取修正行动以避免于制造存储器IC电路小片时产生失效存储单元。
在原有技术中，当测试站输出失效存储单元的区段标号、I/O标号、行标号、列与标号的标号信息时，操作者研究如何配置存储器IC电路小片的设计记录，以将标号信息转换至存储器IC电路小片上的失效存储单元实际位置。操作者察看存储器IC电路小片的放大图像，且计算水平传导结构与垂直传导结构，以人工方式转换失效存储单元的区段标号、I/O标号、行标号、与列标号的标号信息至存储器IC电路小片上失效存储单元的实际位置。
这种失效存储单元实际位置的人工判定需要操作者计算数千个水平传导结构与垂直传导结构。结果，原有技术以人工判定失效存储单元的实际位置既耗时且又易于产生人为错误。
因此，需要有一种机制来自动地判定与显示存储器IC(集成电路)电路小片放大图像上的存储单元阵列的失效存储单元实际位置。
发明内容
因此，从本发明的一般概念上说，是使用软件应用与计算机系统，根据测试站产生的失效存储单元标号信息，自动判定与显示存储器IC(集成电路)电路小片放大图像上的存储单元阵列的失效存储单元实际位置。
从本发明的一般概念上说，计算机系统的数据处理器接收对应于存储器IC电路小片的存储器IC(集成电路)电路小片名称。数据处理器亦接收区段标号。存储器IC电路小片包含多个区段，且失效存储单元位于对应于区段标号的区段内。数据处理器由数据储存单元，检索对应于存储器IC电路小片名称的存储器IC电路小片第一放大图像。数据处理器将区段标号映射至一区段，该区段对应于存储器IC电路小片的第一放大图像上的区段标号，并且可以显示存储器IC电路小片的第一放大图像，且对应于区段标号的区段在GUI(图形用户界面)上被突出显示。
在本发明另一实施例中，数据处理器接收一个I/O(输入/输出)标号。对应于区段标号的区段包含多个I/O(输入/输出)区域，且失效存储单元位于对应于I/O标号的I/O区域内。数据处理器由数据储存单元，检索对应于区段标号的区段第二放大图像。数据处理器将I/O标号映射至一I/O区域，该区域对应于区段标号的区段的第二放大图像上的I/O标号，并显示对应于区段标号的区段第二放大图像，且对应于I/O标号的I/O区域在GUI(图形用户界面)上被突出显示。
在本发明又一实施例中，数据处理器接收列标号。对应于I/O标号的I/O区域包含多个存储单元列。每一列存储单元具有一垂直传导结构，该垂直传导结构连接至本列中多个存储单元的每个存储单元的节点，且失效存储单元位于对应于列标号的存储单元列内。数据处理器由数据储存单元，检索对应于I/O标号的I/O区域的第三放大图像。数据处理器将列标号映射至对应于I/O标号的I/O区域的第三放大图像上的列标号的垂直传导结构，该数据处理器并显示对应于I/O标号的I/O区域的第三放大图像，且对应于列标号的垂直传导结构在GUI(图形用户界面)上被突出显示。
在本发明的再一个实施例中，数据处理器接收行标号。对应于I/O标号的I/O区域包含多个存储单元行，且每一行存储单元具有一水平传导结构，该水平传导结构连接至本行中多个存储单元的每个存储单元的节点。失效存储单元位于对应于行标号的存储单元行内。数据处理器从数据储存单元来检索对应于I/O标号的I/O区域的第三放大图像。数据处理器将行标号映射至对应于I/O标号的I/O区域的第三放大图像上的行标号的水平传导结构。该数据处理器并显示对应于I/O标号的I/O区域的第三放大图像，且对应于行标号的水平传导结构于GUI(图形用户界面)上被突出显示。
当存储器IC电路小片为由浮动栅极MOS(金属氧化物半导体)存储单元阵列所构成的非易失性闪存装置时，本发明具有特殊的优点。在此情况下，水平传导结构可以为连接至浮动栅极MOS存储单元每列的控制栅极的多晶硅线，且垂直传导结构可以为连接至浮动栅极MOS存储单元每行的漏极的金属线。
以此方式，在相对短暂的时间内(例如一分钟的若干分之一)，根据失效存储单元的标号信息，将水平传导结构的实际位置、垂直传导结构的实际位置、以及存储器IC电路小片的放大图像上的失效存储单元的实际位置自动加以判定，并显示于GUI(图形用户界面)上。因此，操作者避免了原有技术人工判定过程中要计算数以千计传导结构的耗时工作。此外，本发明避免了原有技术人工判定过程中的人为错误。
通过考虑下列结合附图所做的的本发明详细说明，将可更加了解本发明上述的与其它的特征及优点。
附图简单说明
图1显示一个示例性非易失性存储器装置的存储单元阵列；
图2显示图1中的一个存储单元的剖面图，该存储单元制造于半导体基底内；
图3显示具有多个区段的存储器IC(集成电路)电路小片的配置的示例；
图4显示图3的区段的示例，具有多个I/O区域，每个I/O区域具多个水平传导结构与多个垂直传导结构；
图5显示一个计算机系统的各组件，其根据本发明的一实施例而执行各序列软件，从而根据测试站所产生的标号信息，自动判定与显示存储器IC(集成电路)电路小片放大图像上的存储单元阵列的失效存储单元实际位置；
图6根据本发明的一实施例显示一流程图，说明软件使用的操作步骤，根据所测试站产生的标号信息，自动判定与显示存储器IC(集成电路)电路小片放大图像上的存储单元阵列的失效存储单元实际位置；
图7根据本发明的一实施例来说明一个下拉菜单的使用，该下拉菜单由操作者用于在GUI(图形用户界面)上输入存储器IC电路小片名称；
图8根据本发明的一实施例来显示由操作者在GUI(图形用户界面)上进行标号信息的输入，该标号信息包括失效存储单元的区段标号、I/O标号、行标号、与列标号；
图9根据本发明的一实施例说明存储器IC电路小片的放大图像的显示，该存储器IC电路小片具有对应于在GUI(图形用户界面)上被突出显示的区段标号的区段；
图10根据本发明的一实施例说明对应于区段标号的区段的放大图像的显示，其中I/O区域对应于在GUI(图形用户界面)上被突出显示的I/O标号；及
图11根据本发明的一实施例说明对应于I/O标号的I/O区域放大图像的显示，其中对应于行标号的水平传导结构与对应于列标号的垂直传导结构在GUI(图形用户界面)上被突出显示；
此处提及的附图用于使说明清楚，并非一定依照尺寸描绘。图1至图11中，具有相同参考编号的组件表示具有相似结构与功能的组件。
发明实施方式
参照图5，示例性计算机系统300的方块图包含数据处理器302与数据储存单元304。数据储存单元304可以包含计算机系统300的静态储存装置——例如ROM(只读存储器)装置、计算机系统300的主要存储器——例如RAM(随机存取存储器)装置、和/或任何其它种类的数据储存装置——例如磁盘或光盘，如电子领域一般技术人员所知。数据储存单元304储存数据处理器302所要执行的数据与指令，且亦可于数据处理器302执行指令时储存暂时变量，如电子领域一般技术人员所知。
计算机系统300亦包含外部数据输入装置，例如键盘306与鼠标308，该外部数据输入装置为电子领域一般技术人员所公知。此外，计算机系统300亦包含显示器310，例如GUI(图形用户界面)屏幕，如电子领域一般技术人员所知。
于本发明的一般概念，根据测试站产生的失效存储单元标号信息，使用计算机系统300来自动判定与显示存储器IC(集成电路)电路小片放大图像上的存储单元阵列的失效存储单元实际位置。计算机系统300的数据处理器302执行包含在数据储存单元304内的指令序列。这些指令可从另一计算机可读取媒介——例如磁盘或光盘——而编程至计算机系统300的主存储器或写入计算机系统300的主存储器。这些指令序列的执行使得数据处理器302完成本发明在此所述的实施例的各步骤。
图6显示一流程图，其包含本发明的实施例的一般步骤，用以根据测试站所产生的失效存储单元标号信息，自动判定与显示存储器IC(集成电路)电路小片放大图像上的存储单元阵列的失效存储单元实际位置。
许多种类的存储器IC电路小片被制造来提供不同的存储容量。不同种类的存储器IC电路小片具有不同的配置。例如，提供较高存储容量的非易失性存储器IC电路小片会具有较大的电路小片尺寸，具有较多数目的区段，其中每一个区段也较大。参照图5与图6，本发明的实施例的操作包含由数据处理器302接收存储器IC电路小片的存储器IC电路小片名称的步骤，该存储器IC电路小片具有所要定位的失效存储单元(图6中步骤402)。
参照图7，数据处理器302可在于GUI(图形用户界面)屏幕310上提供一个下拉菜单312，显示存储器IC电路小片名称。操作者使用键盘306或鼠标308，从下拉菜单312上选择存储器IC电路小片名称。以图7的下拉菜单312为例，可能的存储器IC电路小片名称为ACC4888″、DOC9867″、LS1432”、KHJJ0011″、与TFJI0000″。用于产生下拉菜单312的编程应用程序，例如出自位于加州旧金山Macromedia，Inc.的Authorware Professional Macromedia Program，则为软件编程的一般技术人员所熟知，且可在市场上得到。
参照图6，失效存储单元的标号信息由数据处理器302所接收(图6的步骤404)。如本文所述，参照图3与图4，标号信息可包含存储单元阵列内的失效存储单元的区段标号、I/O标号、列标号、与行标号。参照图8，根据本发明一实施例，操作者可使用键盘306而将这类标号信息输入到GUI(图形用户界面)屏幕310上。在本发明另一实施例中，产生此失效存储单元标号信息的测试站将此标号信息送至数据处理器302。
参照图6，数据处理器302接着由数据储存单元304检索存储器IC电路小片的第一放大图像，该存储器IC电路小片对应于所述存储器IC电路小片名称(图6的步骤406)。对应于不同放大倍率并对应于存储器IC电路小片的不同位置，而产生存储器IC电路小片的放大图像的系统，则为IC封装制造的一般技术人员所公知。此外，用以储存此存储器IC电路小片放大图像于计算机系统300的数据储存单元304的装置，则为电子领域一般技术人员所公知。不同的存储器IC电路小片的放大图像被产生并储存于数据储存单元304内。
参照图6，数据处理器302接着将区段标号映射至对应于存储器IC电路小片的第一放大图像上的区段标号的区段(图6的步骤408)。将信息映射至图形图像上的一区域的编程应用程序，例如出自位于加州旧金山的Macromedia，Inc.的Authorware Professional MacromediaProgram，则为软件编程一般技术人员所公知，并可在市场上得到。此应用程序用以进行编程，将区段标号映射至对应于存储器IC电路小片的第一放大图像上的区段标号的区段。
参照图9，数据处理器302将存储器IC电路小片的第一放大图像显示在GUI(图形用户界面)屏幕310上，其中对应于区段标号的区段被突出显示(图6的步骤410)。在图9中，例如图3的存储器IC电路小片202假设区段标号是对应于第三区段236的3″。在此情况下，图3的存储器IC电路小片202放大图像显示于GUI(图形用户界面)屏幕310上，其中第三区段236被突出显示。
参照图6，数据处理器302接着由数据储存单元304(图6的步骤412)检索对应于区段标号的区段的第二放大图像。第二放大图像为对应于区段标号的区段的图形图像，具有比整个存储器IC电路小片的第一放大图像更高的放大倍率。
数据处理器接着将I/O标号映射至一I/O区域，该I/O区域对应于区段的第二放大图像上的I/O标号，该区段对应于区段标号(图6的步骤414)。编程应用程序，例如出自加州旧金山的Macromedia，Inc.的Authorware Professional Macromedia Program，将信息映射至图形图像上的一区域，此为软件编程一般技术人员所公知并可在市场上商业上得到。这种编程应用程序用以进行编程，将I/O标号映射至对应于区段标号的区段的第二放大图像上的I/O标号的I/O区域。
如本文中参照图4所述，一个区段包含多个I/O区域。I/O标号对应于其中含有失效存储单元的I/O区域。参照图10，数据处理器302将对应于区段标号的区段的第二放大图像350显示于GUI(图形用户界面)屏幕310上，其中对应于I/O标号的I/O区域被突出显示(图6的步骤416)。在图10中，例如图4的区段232，假设I/O标号是对应于区段232内的第四I/O区域268的4″。在此情况下，图4的区段232的放大图像显示于GUI(图形用户界面)屏幕310上，其中第四I/O区域268被突出显示。
参照图6，数据处理器302接着由数据储存单元304检索对应于I/O标号的I/O区域的第三放大图像(图6的步骤418)。第三放大图像为对应于I/O标号的I/O区域的图形图像，具有比对应于区段标号的区段的第二放大图像更高的放大倍率。
数据处理器接着将列标号映射至一垂直传导结构，该垂直传导结构对应于I/O标号的I/O区域的第三放大图像上的列标号(图6的步骤420)。编程应用程序，例如出自位于加州旧金山的Macromedia，Inc.的Authorware Professional Macromedia Program，将信息映射至图形图像上的一区域，这种编程应用程序为软件编程一般技术人员所公知，且可在市场上得到。该应用程序用以进行编程，将列标号映射至对应于I/O标号的I/O区域的第三放大图像上的列标号的垂直传导结构。
如本文参照图4所述，一个I/O区域包含多个垂直传导结构，而每个垂直传导结构连接至一列MOS型闪速存储单元的漏极。列标号对应于连接至具有失效存储单元的该列闪速存储单元的垂直传导结构。
参照图11，数据处理器302将对应于I/O标号的I/O区域的第三放大图像显示于GUI(图形用户界面)屏幕310上，其中对应于列标号的垂直传导结构被突出显示(图6的步骤422)。例如在图11中，左边I/O区域352与右边I/O区域354为一冗余区域356所分隔(区域352、354、与356位于图11虚线内)。左边I/O区域352为对应于I/O标号的I/O区域，具有位于其中的失效存储单元，且这一I/O区域352的第三放大图像显示于GUI(图形用户界面)屏幕310上。一个冗余区域形成于两相邻I/O区域之间，使得相邻的各I/O区域在I/O区域的放大图像内可以从视觉上彼此区别开。
参照图11，每个I/O区域具有一组垂直传导结构，其中相邻两组垂直传导结构之间具有更远的间隔，从而使相邻各组垂直传导结构可以在I/O区域的放大图像内从视觉上彼此区别开。在图11的示例中，I/O区域352具有含有十个垂直传导结构的第一组362与含有十个垂直传导结构的第二组364(其中各传导结构组362与364位于图11中的虚线内)。垂直传导结构的第一组362与第二组364相邻，且为相对更远的间隔所分隔。在图11的示例中，列标号由垂直传导结构第二组364的左边映射至第五垂直传导结构，且对应于列标号的该垂直传导结构在GUI(图形用户界面)屏幕310上被突出显示。
参照图6，数据处理器302亦将行标号映射至水平传导结构，该水平传导结构对应于I/O标号的I/O区域的第三放大图像上的行标号(图6的步骤424)。编程应用程序，例如出自位于加州旧金山Macromedia，Inc.的Authorware Professional Macromedia Program，将信息映射至图形图像上的一区域，此为软件编程一般技术人员所公知，且在市场上可得到。此应用程序用以进行编程，将行标号映射至对应于I/O标号的I/O区域的第三放大图像上的行标号的水平传导结构。
如本文中参照图4所述，一个I/O区域包含多个水平传导结构，其中每个水平传导结构连接至一行MOS(金属氧化物半导体)型存储单元的控制栅极。行标号对应于连接至具有失效存储单元的该行存储单元的水平传导结构。
参照图11，数据处理器302显示I/O区域的第三放大图像于GUI(图形用户界面)屏幕310上，该I/O区域对应于I/O标号，其中对应于行标号的水平传导结构被突出显示(图6的步骤426)。在图11中，举例来说，行标号由顶部映射至第四水平传导结构，其中对应于该行标号的这一水平传导结构在GUI(图形用户界面)屏幕310上被突出显示。
通过这种方式，产生存储器IC电路小片的第一放大图像，其中对应于区段标号的区段被突出显示(举例来说如图9所示)。此外，产生对应于区段标号的区段的第二放大图像，其中对应于I/O标号的I/O区域被突出显示(举例来说如图10所示)。此外，产生对应于I/O标号的I/O区域的第三放大图像，其中对应于列标号的垂直传导结构与对应于行标号的水平传导结构被突出显示(例如图11所示)。
计算机系统300根据存储器IC电路小片的失效存储单元的标号信息而自动产生上述放大图像。通过这种方式，在相对短的时间间隔内(例如一分钟的若干分之一)，根据失效存储单元的标号信息，而将存储器IC电路小片放大图像上的水平传导结构、垂直传导结构、与失效存储单元的实际位置自动判定与显示于GUI(图形用户界面)上。因此，操作者避免了原有技术中人工判定过程的计算数以千计的传导结构的耗时工作。此外，本发明避免了原有技术人工判定过程中的人为错误。
当存储器IC电路小片在另一测试系统的显微镜下，以进一步判定失效存储单元的失效原因时，操作者即接着使用上述图像，以辅助判定位于存储器IC电路小片上的失效存储单元结构的实际位置。根据所判定的存储单元失效的原因，可采取修正动作以避免于存储器IC电路小片的制造中产生失效存储单元。
以上所述仅为示例，并非意在进行限定。例如，本发明所述为存储器IC电路小片的示例配置。然而，本发明可应用于各种存储器IC电路小片的各种类型的配置，而这对于本领域一般技术人员而言，根据本文叙述是显而易见的。
此外，本发明可用于产生存储器IC电路小片的第一放大图像与对应于被突出显示的区段标号的区段、和/或对应于区段标号的区段的第二放大图像与对应于被突出显示的I/O标号的I/O区域、和/或对应于I/O标号的I/O区域的第三放大图像与对应于被突出显示的列标号的垂直传导结构和/或对应于行标号的水平传导结构的任何组合。
此外，如本领域技术人员将会理解的，本文所描述的结构可通过相同方式制造或使用，而无论其位置与方向。因此，应了解本文中所使用的名称与词组例如左边、顶端、行、与列，系关于结构中各部分彼此的相对位置与方向，而并非意图建议任何相对于外界物体的特定绝对方向为必须或必要。
本发明仅由所附权利要求与其等效方案所限定。
Claims (10)
1.一种方法，用以自动判定与显示在存储器IC(集成电路)电路小片上的存储单元阵列中的失效存储单元的实际位置，所述方法包含步骤有：
由数据处理器接收对应于该存储器IC电路小片的存储器IC(集成电路)电路小片名称；
由该数据处理器接收区段标号，其中该存储器IC电路小片包含多个区段，且其中该失效的存储单元位于对应于该区段标号的区段内；
由该数据处理器从数据储存单元检索对应于该存储器IC电路小片名称的该存储器IC电路小片的第一放大图像；以及
由该数据处理器将该区段标号映射至对应于该存储器IC电路小片的该第一放大图像上的该区段标号的区段。
2.如权利要求1的方法，其进一步包含有步骤：
由该数据处理器显示该存储器IC电路小片的该第一放大图像，而对应于该区段标号的该区段在GUI(图形用户界面)上被突出显示。
3.如权利要求1的方法，其进一步包含有步骤：
由该数据处理器来接收I/O(输入/输出)标号，其中对应于该区段标号的该区段包含多个I/O(输入/输出)区域，且其中该失效的存储单元位于对应于该I/O标号的一个I/O区域内；
由该数据处理器从该数据储存单元检索对应于该区段标号的该区段的第二放大图像；
由该数据处理器将该I/O标号映射至对应于该区段标号的该区段的该第二放大图像上的该I/O标号的I/O区域；以及
由该数据处理器显示对应于该区段标号的该区段的该第二放大图像，而对应于该I/O标号的该I/O区域在GUI(图形用户界面)上被突出显示。
4.如权利要求3的方法，其进一步包含有步骤：
由该数据处理器接收列标号，其中对应于该I/O标号的该I/O区域包含多个存储单元列；
且其中存储单元的每一列具有一垂直传导结构，该垂直传导结构连接至该列内该多个存储单元中的每个存储单元的节点，且其中该失效的存储单元位于对应于该列标号的存储单元列内；
由该数据处理器从该数据储存单元检索对应于该I/O标号的该I/O区域的第三放大图像；
由该数据处理器将该列标号映射至对应于该I/O标号的该I/O区域的该第三放大图像上的该列标号的垂直传导结构；以及
由该数据处理器显示对应于该I/O标号的该I/O区域的该第三放大图像，而对应于该列标号的该垂直传导结构在该GUI(图形用户界面)上被突出显示。
5.如权利要求3的方法，其进一步包含有步骤：
由该数据处理器接收行标号，其中对应于该I/O标号的该I/O区域包含多个存储单元行；
且其中存储单元的每一行具有一水平传导结构，该水平传导结构连接至该行内该多个存储单元中的每个存储单元的节点，且其中该失效的存储单元位于对应于该行标号的存储单元行内；
由该数据处理器从该数据储存单元检索对应于该I/O标号的该I/O区域的第三放大图像；
由该数据处理器将该行标号映射至对应于该I/O标号的该I/O区域的该第三放大图像上的该行标号的水平传导结构；以及
由该数据处理器显示对应于该I/O标号的该I/O区域的该第三放大图像，而对应于该行标号的该水平传导结构在该GUI(图形用户界面)上被突出显示。
6.一种计算机系统，包括：
处理器；及
数据储存单元，其中储存有对应于多个存储器IC(集成电路)电路小片名称中的每个存储器IC(集成电路)电路小片名称的分别的一组多个图像；
且其中该数据储存单元有储存于其中的指令序列，且其中由该处理器执行该指令序列，使得该处理器通过执行下列步骤而自动判定与显示在存储器IC(集成电路)电路小片上的存储单元阵列中失效的存储单元的实际位置：
接收对应于具有该失效的存储单元的该存储器IC电路小片的存储器IC(集成电路)电路小片名称；
接收区段标号，其中该存储器IC电路小片包含多个区段，且其中该失效的存储单元位于对应于该区段标号的区段内；
从该数据储存单元检索对应于该存储器IC电路小片名称的该存储器IC电路小片的第一放大图像；以及
将该区段标号映射至对应于该存储器IC电路小片的该第一放大图像上的该区段标号的区段。
7.如权利要求6的计算机系统，其中该数据处理器进一步执行下列步骤：
显示该存储器IC电路小片的该第一放大图像，而对应于该区段标号的该区段在该计算机系统的GUI(图形用户界面)上被突出显示。
8.如权利要求6的计算机系统，其中该数据处理器进一步执行下列步骤：
接收I/O(输入/输出)标号，其中对应于该区段标号的该区段包含多个I/O(输入/输出)区域，且其中该失效的存储单元位于对应于该I/O标号的I/O区域内；
从该数据储存单元检索对应于该区段标号的该区段的第二放大图像；
将该I/O标号映射至对应于该区段标号的该区段的该第二放大图像上的该I/O标号的I/O区域；以及
显示对应于该区段标号的该区段的该第二放大图像，而对应于该I/O标号的该I/O区域在GUI(图形用户界面)上被突出显示。
9.如权利要求8的计算机系统，其中该数据处理器进一步执行下列步骤：
接收行标号，其中对应于该I/O标号的该I/O区域包含多个存储单元列；
且其中存储单元的每一列具有一垂直传导结构，该垂直传导结构连接至该列内该多个存储单元中的每个存储单元的节点，且其中该失效的存储单元位于对应于该列标号的存储单元列内；
从该数据储存单元检索对应于该I/O标号的该I/O区域的第三放大图像；
将该列标号映射至对应于该I/O标号的该I/O区域的该第三放大图像上的该列标号的垂直传导结构；以及
显示对应于该I/O标号的该I/O区域的该第三放大图像，具有对应于该列标号的该垂直传导结构在该GUI(图形用户界面)上被突出显示。
10.如权利要求8的计算机系统，其中该数据处理器进一步执行下列步骤：
接收行标号，其中对应于该I/O标号的该I/O区域包含多个存储单元行；
且其中存储单元的每一行具有一水平传导结构，该水平传导结构连接至该行内该多个存储单元中的每个存储单元的节点，且其中该失效的存储单元位于对应于该行标号的存储单元行内；
从该数据储存单元检索对应于该I/O标号的该I/O区域的第三放大图像；
将该行标号映射至对应于该I/O标号的该I/O区域的该第三放大图像上的该行标号的水平传导结构；以及
显示对应于该I/O标号的该I/O区域的该第三放大图像，而对应于该行标号的该水平传导结构在该GUI(图形用户界面)上被突出显示。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/609,793 | 2000-07-03 | ||
| US09/609,793 US6560729B1 (en) | 2000-07-03 | 2000-07-03 | Automated determination and display of the physical location of a failed cell in an array of memory cells |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1440570A true CN1440570A (zh) | 2003-09-03 |
Family
ID=24442352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01812247A Pending CN1440570A (zh) | 2000-07-03 | 2001-06-08 | 存储单元阵列中失效存储单元的实际位置的自动判定与显示 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6560729B1 (zh) |
| EP (1) | EP1307912A2 (zh) |
| JP (1) | JP4698119B2 (zh) |
| KR (1) | KR20030019553A (zh) |
| CN (1) | CN1440570A (zh) |
| AU (1) | AU2001268294A1 (zh) |
| BR (1) | BR0112154A (zh) |
| TW (1) | TW494520B (zh) |
| WO (1) | WO2002003450A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110879931A (zh) * | 2018-09-05 | 2020-03-13 | 长鑫存储技术有限公司 | 可视化的存储器芯片修补分析程式检验方法和装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842534B1 (en) * | 2000-09-28 | 2005-01-11 | Itt Manufacturing Enterprises, Inc. | Detecting material failures in ground locations |
| JP4246979B2 (ja) * | 2002-09-05 | 2009-04-02 | 株式会社日立製作所 | 装置管理システム |
| US6801470B2 (en) * | 2002-12-23 | 2004-10-05 | Intel Corporation | Digital regulation circuit |
| US7418367B2 (en) | 2003-10-31 | 2008-08-26 | Hewlett-Packard Development Company, L.P. | System and method for testing a cell |
| JP6657797B2 (ja) * | 2015-10-30 | 2020-03-04 | 富士ゼロックス株式会社 | 印刷システム、表示制御装置及びプログラム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876685A (en) | 1987-06-08 | 1989-10-24 | Teradyne, Inc. | Failure information processing in automatic memory tester |
| JPH04278556A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | Ｌｓｉの外観不良解析システム |
| JP3256555B2 (ja) * | 1991-03-18 | 2002-02-12 | 株式会社日立製作所 | 半導体メモリ不良解析システムと不良セル表示出力方法 |
| JP3526894B2 (ja) * | 1993-01-12 | 2004-05-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US5943437A (en) * | 1995-10-09 | 1999-08-24 | Kabushiki Kaisha Kobe Seiko Sho | Method and apparatus for classifying a defect on a semiconductor wafer |
| US5720031A (en) | 1995-12-04 | 1998-02-17 | Micron Technology, Inc. | Method and apparatus for testing memory devices and displaying results of such tests |
| JPH09270200A (ja) * | 1996-03-29 | 1997-10-14 | Ando Electric Co Ltd | メモリセルアレイ不良解析装置及び不良解析方法 |
| JPH10104314A (ja) * | 1996-09-27 | 1998-04-24 | Ando Electric Co Ltd | ウェハ不良解析装置 |
| JPH10125092A (ja) | 1996-10-22 | 1998-05-15 | Advantest Corp | フラッシュメモリ試験装置 |
| JPH11238395A (ja) | 1998-02-20 | 1999-08-31 | Advantest Corp | メモリ試験装置 |
| KR100278926B1 (ko) * | 1998-05-25 | 2001-01-15 | 김영환 | 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법 |
| US6367042B1 (en) * | 1998-12-11 | 2002-04-02 | Lsi Logic Corporation | Testing methodology for embedded memories using built-in self repair and identification circuitry |
| US6294918B1 (en) * | 1999-09-23 | 2001-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for locating weak circuit having insufficient driving current in IC chips |
-
2000
- 2000-07-03 US US09/609,793 patent/US6560729B1/en not_active Expired - Fee Related
-
2001
- 2001-06-08 KR KR10-2003-7000076A patent/KR20030019553A/ko not_active Application Discontinuation
- 2001-06-08 BR BR0112154-5A patent/BR0112154A/pt not_active Application Discontinuation
- 2001-06-08 WO PCT/US2001/018729 patent/WO2002003450A2/en not_active Application Discontinuation
- 2001-06-08 EP EP01946216A patent/EP1307912A2/en not_active Withdrawn
- 2001-06-08 CN CN01812247A patent/CN1440570A/zh active Pending
- 2001-06-08 JP JP2002507433A patent/JP4698119B2/ja not_active Expired - Fee Related
- 2001-06-08 AU AU2001268294A patent/AU2001268294A1/en not_active Abandoned
- 2001-06-26 TW TW090115368A patent/TW494520B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110879931A (zh) * | 2018-09-05 | 2020-03-13 | 长鑫存储技术有限公司 | 可视化的存储器芯片修补分析程式检验方法和装置 |
| CN110879931B (zh) * | 2018-09-05 | 2022-04-05 | 长鑫存储技术有限公司 | 可视化的存储器芯片修补分析程式检验方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004503041A (ja) | 2004-01-29 |
| WO2002003450A3 (en) | 2002-04-25 |
| AU2001268294A1 (en) | 2002-01-14 |
| BR0112154A (pt) | 2003-07-01 |
| EP1307912A2 (en) | 2003-05-07 |
| WO2002003450A2 (en) | 2002-01-10 |
| US6560729B1 (en) | 2003-05-06 |
| TW494520B (en) | 2002-07-11 |
| JP4698119B2 (ja) | 2011-06-08 |
| KR20030019553A (ko) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1427419A (zh) | 非易失性半导体存储器和操作方法 | |
| US7983084B2 (en) | Three-dimensionally stacked nonvolatile semiconductor memory | |
| CN1199184C (zh) | Mtj堆栈式单元存储器检测方法及装置 | |
| CN1141491A (zh) | 非易失性半导体存储装置 | |
| CN1146921C (zh) | 用于可编程逻辑的可编程非易失双向开关 | |
| CN1140929C (zh) | 采用不接触技术减小单元面积的非易失半导体存储器 | |
| CN1949522A (zh) | 非易失性存储单元与集成电路 | |
| CN103455384A (zh) | 包括非易失性存储器件的存储设备及修复方法 | |
| CN1277724A (zh) | 只读存储器和只读存储器件 | |
| CN101124544A (zh) | 用于在可重编程非易失性存储器中拷贝数据的方法 | |
| CN1399282A (zh) | 用于基于二极管的固态存储器的可编程地址逻辑 | |
| CN1113609A (zh) | 半导体集成电路器件 | |
| CN1210720C (zh) | 半导体存储器元件 | |
| CN1440570A (zh) | 存储单元阵列中失效存储单元的实际位置的自动判定与显示 | |
| McConnell et al. | An experimental 4 Mb flash EEPROM with sector erase | |
| KR960000723B1 (ko) | Eeprom | |
| CN1212452A (zh) | 三维只读存储器 | |
| CN1286118C (zh) | 半导体存储器件 | |
| CN1262015C (zh) | 超延迟编程rom及制造方法 | |
| CN100543867C (zh) | 使用三层金属互连的闪存架构 | |
| US6735115B2 (en) | Nonvolatile semiconductor memory device having divided bit lines | |
| CN1179365C (zh) | 非易失性半导体存储器件 | |
| CN1209819C (zh) | 分离式位线结构的非挥发性半导体存储单元 | |
| JP2663651B2 (ja) | 半導体記憶集積回路 | |
| CN1242417C (zh) | 半导体存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |