CN1262015C - 超延迟编程rom及制造方法 - Google Patents

超延迟编程rom及制造方法 Download PDF

Info

Publication number
CN1262015C
CN1262015C CNB018114105A CN01811410A CN1262015C CN 1262015 C CN1262015 C CN 1262015C CN B018114105 A CNB018114105 A CN B018114105A CN 01811410 A CN01811410 A CN 01811410A CN 1262015 C CN1262015 C CN 1262015C
Authority
CN
China
Prior art keywords
line
memory cell
transistor
rom
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018114105A
Other languages
English (en)
Other versions
CN1437767A (zh
Inventor
帕特里斯·帕里斯
布鲁斯·L·莫顿
沃尔特·J·西欧塞克
马克·奥罗拉
罗伯特·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1437767A publication Critical patent/CN1437767A/zh
Application granted granted Critical
Publication of CN1262015C publication Critical patent/CN1262015C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/34—Source electrode or drain electrode programmed
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5617—Multilevel ROM cell programmed by source, drain or gate contacting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种嵌入多层集成电路中的ROM包括多行晶体管存储单元。对于较小面积，行中每个晶体管可选地与行中相邻晶体管共享一个终端，由此，相邻的晶体管共享源极和漏极中的一个。多个接触线，每个接触线连接到每个公共终端，用作单元的地址终端。多个金属层由填充通路连接到其它漏极或源极终端，并且包括定义各个其它终端的金属衬垫的最后金属层。填充通路将所选金属衬垫连接到所选信号线以提供所选单元的“1”输出，而没有由填充通路连接到金属衬垫的信号线提供所选单元的“0”输出。

Description

超延迟编程ROM及制造方法
技术领域
一般而言，本发明涉及只读存储器(ROM)，更特别地，涉及ROM和一种用于制造ROM的方法，其中ROM能够在制造过程中非常晚的时间编程。
背景技术
大多数，如果不是全部，嵌入式微控制器部件在单板上具有只读存储器(ROM)模块。在工程开发过程中，系统设计师典型地使用嵌入式非易失性存储器(NVM)来调试他们的微控制器代码。但是，一旦系统和代码发布给用户使用并且开始批量生产，经常用ROM替代NVM。这直接通过小片尺寸减少(编程ROM可能是小片尺寸非常重要的部分)和间接通过较低的探测和测试成本来减少成本。
越来越多地，用户发现他们加到微控制器系统的价值的一个基本部分在于他们嵌入微控制器运行的代码的知识产权(例如，软件，算法等)。因此，供应商需要建立在所有其他方面(CPU，数字模块，模拟模块，I/O等)相同的，但是在ROM中存储不同代码的小片。为了他们生产线的最大灵活性，制造商意欲在制造过程中将向ROM中放入代码推迟得尽可能晚。在ROM编程之后的晶片的普通产品清单将不能服务所有的用户。
推迟向ROM中放入代码的另一个原因是用户有时希望更新他们的代码和算法。当这些代码改变和矫正时，用户期待最小的周期时间。代码存入ROM越早，代码更新的周期时间越长。
同时，这些压力驱使制造商设计在制造过程中越来越晚的阶段编程ROM的方法。在有效面积形成时编程ROM仍然使用(例如美国专利4,021,781，4,151,020，和4,208,726)，但是具有较晚编程的ROM日益流行。延迟ROM编程的方法在ILD0(第一交互层介电层)沉积前通过离子注入技术实现。这一过程的实例在美国专利4,230,505，4,342,100，4,390,971和5,585,297中公开。在某些过程中，通过内腐蚀ILD0区域注入(美国专利5,514,609)，通过使用金属作为掩膜(美国专利4,384,399)，使用高能量注入或者通过使用电子束(美国专利4,272,303和4,591,891)，编程ROM中的数据可以推迟到过程中稍晚些的时候。编程也推迟到触点形成时(美国专利4,326,329，4,219,836，5,494,842，和5,471,416)。在这最后一种方法中，ROM使用到阵列中晶体管栅极的触点来编程。一些推迟编程直到后端较晚时的ROM设计导致大的位单元尺寸。
许多面向高性能应用的现代过程具有多至五层的金属。增加互连层的数目可能与平面化技术象化学机械抛光(CMP)一起使用。增加的后端周期时间意味着在接近于ILD0沉积步骤的ROM编程不再是过程中的“延迟”。为了保持低的用户ROM代码改变周期时间，ROM编程必须移到过程中更晚的时间。进一步，必须保持小的位单元尺寸，并且如果可能甚至减小。
因此，极其渴望提供克服这些问题的方法和结构，这些方法和结构花费不多并易于执行，安装和使用。进一步，在某些具体应用中，该结构具有基本上减小的芯片面积。
发明内容
本发明的第一方面提供了一种嵌入多层集成电路中的只读存储器，包括：半导体衬底，半导体衬底具有在第一方向形成于其上的多个开关晶体管，其中多个开关晶体管中的每个开关晶体管作为一个存储单元，并且在第一方向的多个开关晶体管定义一行存储单元；多个预充电线，这些信号线连接到多个开关晶体管，多个预充电线中的每个预充电线连接到多个开关晶体管中对应开关晶体管的相关第一端子，并且多个预充电线中的每个预充电线用作存储单元行中至少一个存储单元的一个触点端子；多个导电衬垫，其中每个导电衬垫连接到存储单元行对应开关晶体管的相关第二端子；第一信号线，沿第一方向走线，并用作存储单元行的第一输出端子；第二信号线，沿第一方向走线，并用作存储单元行的第二输出端子；填充通路，选择性地将多个导电衬垫连接到第一和第二信号线以对存储单元行编程。
本发明的第二方面提供了一种制造嵌入多层集成电路中的只读存储器的方法，包括：提供一个半导体衬底；在半导体衬底中，在第一方向形成多个开关晶体管，其中多个开关晶体管中的每个开关晶体管作为一个存储单元使用，并且在第一方向的多个开关晶体管定义一行存储单元；形成多个预充电线，多个预充电线中的每个预充电线连接到多个开关晶体管中对应开关晶体管的相关第一端子，并且多个预充电线中的每个预充电线用作存储单元行中至少一个存储单元的一个触点端子；形成多个导电衬垫，其中每个导电衬垫连接到存储单元行对应开关晶体管的相关第二端子；形成第一信号线和第二信号线，其中第一信号线沿第一方向走线，并用作存储单元行的第一输出端子，第二信号线沿第一方向走线，并用作存储单元行的第二输出端子；选择性地形成通路，以选择性地将多个导电衬垫连接到第一和第二信号线以对存储单元行编程。
附图说明
图1是依照本发明一种实施方案的ROM阵列的平面图，其中部分截去。
图2是从图1剖面线2-2看到剖面图，其中部分截去。
图3是从图1剖面线3-3看到剖面图，其中部分截去。
图4是依照本发明另一种实施方案的ROM阵列的平面图，其中部分截去。
图5是从图4剖面线5-5看到剖面图，其中部分截去。
图6是从图4剖面线6-6看到剖面图，其中部分截去。
图7是依照本发明又一种实施方案的ROM阵列的平面图，其中部分截去。
图8是从图7剖面线8-8看到剖面图，其中部分截去。
图9是从图7剖面线9-9看到剖面图，其中部分截去。
图10是从图7剖面线10-10看到剖面图，其中部分截去。
图11是从图7剖面线11-11看到剖面图，其中部分截去。
图12是依照本发明又一种实施方案的剖面图。
具体实施方式
如将在下面详细说明，本公开内容涉及一种只读存储器(ROM)阵列，这种只读存储器(ROM)阵列优选地作为集成电路的一部分而实施，例如处理器的一个完成的ROM或ROM部分等等。总的来看，这种ROM包括半导体衬底，在半导体衬底上形成多个开关晶体管，其中每个开关晶体管逻辑上并且可能几何上排列于一个阵列中，这个阵列具有第一和第二维，开关晶体管担当存储单元。
每个存储单元进一步包括一个控制端子例如栅极或基极引出端以及第一和第二受控端子例如漏极和源极或者发射极和集电极。在本优选实施方案中，控制端子和一个受控端子担当存储单元的地址线或信号线，以便提供用于选择性地启用给定存储单元的方法。
第二受控端子，漏极或集电极，由填充通路选择性地连接到一个或多个鉴定线或读线或位线，优选地连接到第一和第二鉴定线，由此，每个存储单元编码与各个鉴定线相对应的多种状态。出于各种性能的原因，这些状态通常是对应于没有或零个鉴定线连接到受控端子的状态和对应于各个鉴定线连接到受控端子的各个状态。而且，这种ROM优选地包括两个或多个导电互连层，其中第一或较早或较低层包括一个和可能全部两个地址线。这些地址线优选地沿着阵列的第一逻辑或列维来定向，其中列中的每个单元共享相同的地址线。
第二和较晚导电层包括第一和第二鉴定线中的一个和优选地第一和第二两个鉴定线。优选地，鉴定线将沿着阵列的第二逻辑或行维来定向，行中的每个存储单元共享相同的鉴定线。这通过在过程中非常晚的阶段来提供，填充所选通道，有利地允许ROM制造过程的最晚阶段来确定ROM编程。ROM可以进一步包括第三，第四等鉴定线，这些鉴定线每个都选择性地连接到第二受控端子，其中这些额外的鉴定线可以选择地形成于较早或倒数第二导电层。注意，用第一，第二和第三鉴定线，存储单元可以编码与存储单元相对应的多个位，特别地，4种状态适合于编码2位每单元。这些概念的每一个和更多内容将对于依照本发明的各种实施方案参考附图来详细说明。
从而，图1是依照本发明一种实施方案的只读存储器(ROM)10的平面图。ROM 10优选地依照标准制造技术嵌入在多层集成电路中，作为该电路的一个整体部分。再参考沿着图1的剖面线2-2取得的图2，ROM 10包括半导体衬底11，在半导体衬底上形成多个(在本图中为七个)开关晶体管12，13，14，15，16，17和18。应该认识到的是，晶体管12，13，14，15，16，17和18只是晶体管阵列中一个单行的一部分，而四行的一部分在上面图1的平面图中说明。类似地，晶体管12，70，71，72是晶体管阵列中一个单列的一部分或片断，而七列的一部分在图1中说明。现在将更详细地说明，每个晶体管担当一个存储单元，其中晶体管12，13，14，15，16，17和18定义存储单元的一行(或一行的部分)，而12，70，71，72定义存储单元的一列(一列的部分)。在这一具体实施方案中，使用了NMOS晶体管，但是本领域技术人员应该认识到，可以使用其它导电性和类型的晶体管。应该进一步认识到，虽然沿着剖面线2-2取得的ROM 10的部分作为存储单元一行的一部分来描述，以及沿着剖面线3-3取得的ROM 10的部分作为存储器单元一列的一部分来描述，但这是任意的定义。换句话说，沿着剖面线2-2取得的ROM 10的部分可以作为存储单元一列的一部分来描述，以及沿着剖面线3-3取得的ROM10的部分可以作为存储器单元一行的一部分来描述。
晶体管12，13，14，15，16，17，18，70，71和72可以使用任何方便的技术来制造。例如，在这一实施方案中，一层栅极氧化物在衬底11的表面上形成，并且使用普通制作布线图案技术来形成栅极20，21，22，23，24，25和26。控制端子或栅极20，21，22，23，24，25和26是，例如，多晶硅，它可以掺杂以提高导电性。进一步，每个栅极20，21，22，23，24，25和26可以形成长条型的导电材料，这一长条形导电材料垂直于图2的纸面延伸晶体管阵列或子阵列长度，使得阵列或子阵列中的晶体管也可以按列排列。漏极27，28，29和30和源极31，32，33和34使用标准自对准注入技术来形成。
这里应该注意，受控端子或漏极27，28，29和30和其它受控端子或源极31，32，33和33沿着图2中的行交替，使得行中的每个晶体管(例如晶体管12，13，14，15，16，17和18)与行中的相邻晶体管共享公共的端子。例如，行的第一相邻晶体管对12和13共享源极端子31，而行中交替或第二相邻晶体管对13和14共享漏极端子28，等等。这样，每行中的第一相邻晶体管对(也就是，12/13，14/15，16/17)共享源极端子，而每行中的交替相邻晶体管对(也就是，13/14，15/16，17/18)共享漏极端子。
公共端子概念是可选的并且包括于这一实施方案中以进一步减小存储面积。但是，如果不考虑衬底面积，可以制造单独的晶体管，而不是晶体管共享公共端子。应该进一步认识到，在使用MOS存储单元或晶体管的优选实施方案中，称作源极或漏极的各个端子是任意的，因为晶体管在操作中本质上是对称的。因为这一原因，在本领域中这些端子经常称作源极/漏极，并且在这里可以称作受控端子。在NMOS晶体管的操作中，源极通常表示两个端子中连接到较低电势的端子或者当单元或晶体管启用或导通时电流将流向的端子，而漏极连接到正电势。
每个漏极端子27，28，29和30连接到第一信号线，第一信号线在这一实施方案中指定为“预充电”线。应该注意，第一信号线可能在某些操作模式中用作“预充电”线，而在其它操作模式中可能不是。一般地，在操作过程中，“预充电”线连接到某个公共电势，例如接地，以完成通过每个晶体管或存储单元的电路。在图1，2和3中说明的实施方案中，“预充电”线36，37，38和39形成于第一金属层中并且垂直于图2的纸面延伸，以便平行于阵列中的每列晶体管而延伸(参看图1)。对应于各个晶体管的各个漏极由触点40连接到相邻的一个“预充电”线36，37，38和39。注意由晶体管12，70，71和72形成的晶体管列的部分或片断共享一条公共导电材料例如多晶硅或金属，以形成各个晶体管的栅极20，并且类似地共享公共“预充电”或第一信号线36。这里应该认识到，一旦晶体管阵列形成，整个阵列覆盖一层绝缘材料(例如氧化硅)，然后这层绝缘材料(可选地平面化并且)制作布线图案以形成触点40(其他触点将马上说明)的孔。这些孔用导电材料填充第一金属层的部分以形成触点40(最优地，其它触点)。用于填充通路的适当材料包括金属，多晶硅，等等。然后第一金属层沉积以形成触点40，41(如果是金属)和预充电线36，37，38和39，以及包括于第一金属层中的任何其它的触点或连接线。
除了触点40分别将“预充电”线36，37，38和39连接到漏极27，28，29和30之外，触点41电学地将源极31，32，33和34连接到第一金属层中的线42。依赖于ROM 10嵌入的具体集成电路(以及集成电路中金属层的数目’n’)，多个’n-1’层通过填充导电材料的导电通路连接到共享的源极端子31，32，33和34并彼此连接。因此，通路称作填充通路。应该认识到，导电层最一般地由金属形成并且将在这里称作金属层，但是其它导电材料(例如掺杂半导体材料)也可以用于某些具体应用中。
再参考沿着剖面线3-3的剖面图图3，可以看到，多个导电衬垫45，46，47和48，对应于晶体管12，70，71和72的各个共享源极端子31等，形成于多个金属层的最后金属层(金属层n-1)。导电衬垫45，46，47和48一般地形成矩形形状，其中长轴在图3的纸平面中并横过图3的纸平面以减小芯片面积。
多个读出线或鉴定线或第二信号线50，51，52，53，54，55和56从金属层n形成，并且由通道60连接到导电衬底45，46，47和48中所选的一些，通道60选择性用导电材料填充；因此被填充的通道称作填充通路。可以在图1中很好地看到，鉴定线50，51，52，53，54，55和56一般地平行于晶体管行而延伸，其中两个鉴定线与晶体管阵列中的每行晶体管相关联。例如，特别地参考图1和图3，可以看到，鉴定线50和51与包括晶体管12，13，14，15等的一行晶体管相关联，在图1或图3中没有显示，鉴定线52和53与包括晶体管70的下一行晶体管相关联，鉴定线54和55与包含晶体管71的下一行晶体管相关联，等等。填充通路60将导电衬垫中所选的一些连接到多个鉴定线中所选的一些，以定义一行存储单元的第一逻辑输出。通过观察图1，在第一行晶体管中，填充通路60将导电衬垫45中所选的一些连接到鉴定线50和51中所选的一些。例如，只有鉴定线50连接到导电衬垫45，而鉴定线52和53都连接到导电衬垫46。并且，鉴定线50和51都连接到第一行晶体管中的第二导电衬垫，而只有鉴定线52连接到第二行晶体管中的第二导电衬垫。
因此，为了读出存储于ROM 10中的信息(忽略可能包括于多个金属层1～n-1中的任何编址或其它特殊连接)，阵列中的各个存储单元可以通过激活构成单元的晶体管来编址。取晶体管12作为特例，编址通过将“预充电”线36连接到公共电势，例如接地，并向栅极20提供适当的电势来完成。通过向鉴定线50加适当的电势并测量电流，可以确定在导电衬垫45和鉴定线50之间的填充通路60的存在或不存在。在本实例中，电流将流动，因为填充通路60存在，也就是，将鉴定线50连接到源极31的通路填充了一种导电材料。类似地，晶体管70可以通过适当地向第一信号线或预充电线36和栅极20加偏压并使用第二信号线或鉴定线52和53来编址。在这一实例中，电流将流向每个鉴定线，因为存在将鉴定线连接到导电衬垫46的填充通路60。
晶体管13通过将“预充电”线37连接到公共电势，例如接地，并向栅极21提供适当的电势来编址。通过向鉴定线51加适当的电势并测量电流，可以确定在导电衬垫45和鉴定线51之间的填充通路60的存在或不存在。在本实例中，电流将不流动，因为没有填充通路60存在(参看图1和3)所以，也就是，将鉴定线51连接到源极31的通路没有填充导电材料。
晶体管14通过将“预充电”线37连接到公共电势例如接地并向栅极22提供适当的电势来编址，并且通过连接鉴定线50和51来读取，如上所述。晶体管15通过连接“预充电”线38并向栅极23提供上述适当的电势来编址，并且通过连接鉴定线50和51来读取，如上所述。晶体管14和15都具有与它们相关联的填充通路60，使得在执行读操作时，电流将流向两个鉴定线。阵列中的每个单元以类似或相似的方式读取。在本实施方案中，电流或者填充通路60的存在指定为逻辑’1’，而填充通路60的不存在或者没有电流指定为逻辑’0’。本领域技术人员应该认识到，特殊的逻辑输出可以依赖于后继装置来反转。
图4说明依照本发明另一种实施方案的一种只读存储器(ROM)110。在这一实施方案中，类似于图1-3中的元件以类似的数字指定，并在参考数字上加一个1以指示不同的实施方案。一般地，ROM 110类似于ROM 10，除了多个预充电线136，137，138和139形成于衬底111中，例如，作为漏极端子127，128，129和130的延伸(例如，掺杂整个线而不是仅仅各个的漏极端子)。(或者通过直接在衬底111的表面上包括多晶硅或其它半导体材料。)在任何情况下，“预充电”线136，137，138和139垂直于沿着剖面线5-5的剖面图图5的纸面而延伸。在这一实施方案中，“预充电”线可以仅在阵列或块的边缘接触。可以在图4中看到，栅极线，从而晶体管可以移得更近，这导致减少ROM 110的面积。但是，ROM 110的性能可能相对于ROM 10减少，因为由半导电的“预充电”线产生更高的阻抗，但是ROM 110的性能可以通过短接等来增加。
因此，在ROM 10或者ROM 110中，到金属层n-1的所有互连层可以在编程之前完成。在金属层n-1完成后的某一方便时间，一层绝缘材料在金属层n-1上沉积并平面化。应该注意到，平面化步骤是可选的。包括期望编程信息(也就是，每个填充通路60或160存在或不存在)的掩膜用来形成与导电衬垫联系的填充通路60或160。这里应该认识到，依赖于使用的具体制造技术，填充通路60和160可以作为金属层n-1，n的一部分来形成，或者用其它材料形成(我们称？？插塞，参看17页)，在所描述的过程中几乎没有改变。在填充通路60或160形成之后，最后的金属层n沉积并腐蚀，并且钝化层沉积并腐蚀以完成ROM。
从上面的描述中应该认识到，在实际上已经制造完整的ROM之后，ROM 10或ROM 110以特殊信息来编程。因此，将来增加互连层数将对编程的延迟几乎没有或没有任何影响，因为在互连层完成之后才执行那一步骤。进一步，任何特殊代码的后端周期时间可以基本上减小，因为ROM在所有方面都是相同的直到编程步骤。并且，保持小的位单元大小，甚至在某些应用中减小。因此，用户代码可以在实际上最后时间来改变，而基本上不变更周期时间。
读取ROM 10或者ROM 110的一种方法如下：
A.将所有的“预充电”线充电到VD，Read；
B.解码将要读取的字节/块的地址；
C.将所选的栅电极充电到VG，Read；
D.通过上面确定的任何方法读出适当的鉴定线。
在这一方法中，没有填充通路(60或160)的单元其鉴定线将不连接到它们的“预充电”线，并且将不会被带到VD，Read。这些单元可以从具有完整填充通路的单元的鉴定线区别。因此，该方法允许区别两位状态。
读取ROM 10或者ROM 110的另一种方法如下：
A.将待读取数据的鉴定线充电到VD，Read；
B.将“预充电”线充电到VG，Read；
C.解码那一行中数据的地址；
D.将所选栅极充电到VG，Read；
E.通过上面确定的任何方法读出适当的鉴定线。
以这种顺序，没有填充通路的单元的“预充电”线将不连接到它们的鉴定线，而电流将在相应的鉴定线中流动。
转向图7，其说明依照本发明另一种实施方案的只读存储器(ROM)210的平面图。在这一实施方案中，描述了类似于图1-3和图4-6中的元件，并且整体ROM 210以类似的方式操作或者可以以类似的方式操作。因此，下面的讨论将主要集中在区别，以及说明图7-12需要的最少讨论。一般地，ROM 210类似于ROM 10构造，除了在金属层n-2(和/或如果期望的其它金属层，参看图12)包括额外的鉴定线，马上将更详细地说明这一点。然后，额外的鉴定线通过由填充通路将它们(或不将它们)联结，附着或连接到导电衬垫来编程。本领域技术人员应该认识到，填充通路依赖于使用的具体过程可以在金属层n-2和金属层n-1的形成之间或者在金属层n-1的形成过程中作为独立的插塞而形成。
在图7中说明的实施方案中，为了方便只说明晶体管对213，214，215和216，并且为了清楚省略了一些层(例如在图7的左边部分省略较高的金属层)；但是，参考图8-12将看到，提供了晶体管(在本实施方案中为NMOS晶体管，虽然可以使用其它导电性或类型的晶体管)的完整阵列。参考晶体管对215作为例子，再参考沿着剖面线8-8的剖面图图8，提供了半导体衬底211，半导体衬底211在这一实施方案中是p掺杂类型。在半导体衬底上以行和列制造多个开关晶体管对213，214，215和216以形成阵列。因为每个开关晶体管对基本上类似，将只详细讨论一对215。
参考图7和8，可以看到晶体管对215包括公共源极端子220，而漏极端子221和222从源极端子220在其两边隔开。间隔形成具有栅极端子226位于重叠位置的第一通道区域225和具有栅极端子229位于重叠位置的第二通道区域228。在图7中可以很好地看到，公共源极端子和相邻开关晶体管对213，214，215和216中的其它公共源极端子由地址线230连接到一起，地址线230优选地为公共源极区域220的延伸。当公共源极端子为每个开关晶体管对揭开时，应该认识到，可以连接该端子，所以公共端子是漏极端子，如果期望。同样，对应于一列晶体管中各个晶体管的各个栅极端子由地址线，例如连接栅极端子226的线231和连接栅极端子229的线232来连接到一起。这些地址线231和232优选地是栅极端子226和229垂直于图9纸面的延伸。在本实施方案中线231和232由多晶硅形成，但是也可以在第一金属层中形成和/或连接，如果期望。进一步，场氧化物235，或者其它绝缘方法，例如沟槽电离，位于相邻漏极端子之间并环绕相邻漏极端子，以隔离晶体管对并阻止平行和无关电流通路的形成。这里应该注意，共享公共端子的晶体管对作为优选实施方案来说明，但是也可以独立地制造各个晶体管而没有共享的端子和/或没有公共的地址线231和232，如果对于某种具体应用期望的话。
多个导电层(在这一实施方案中是1～n-2层)顺序地形成并连接。一般地，这些导电层与通常在相关集成电路的制造过程中形成的导电层相一致，并且可以包括相关集成电路所期望的或所需要的基本上任意数目。多个导电层又填充导电材料等的通路连接到各个开关晶体管对213，214，215和216的各个漏极(例如221和222)并且彼此连接。在图8和11中，这多个导电层以位于各个漏极端子上并电学上连接到各个漏极端子的金属列239来说明。另外，在这一实施方案中，多个平行的位线240形成于金属层n-2中，处于彼此隔开并与列239隔开的关系，这在图10和11中可以很好地看到。可选地，可以包括栅极带237(在图8中没有显示)并将其周期性地连接到地址线231，232从而栅极端子229，226。
多个导电层的最后一个导电层(在这一实施方案中为n-1层)沉积并形成，以定义对应于各个漏极端子，并与通过相关列239与相关漏极端子接触的导电衬垫241。导电衬垫241具有稍微拉长的结构(参看图7)以覆盖在相关位线240上，如在图11中说明的。填充通路242，也就是，填充导电材料的通路，选择性地在位线240和所选的导电衬垫241之间形成。如在上文中说明的，填充通路242依赖于使用的具体过程可以在金属层n-2和金属层n-1的形成之间或者在金属层n-1的形成过程中作为独立的插塞而形成。一般地，在这一具体实例中，包括填充通路用”0”表示，而省略填充通路242用”1”表示。
以类似的方式，一对填充通路243和244，也就是，充满导电材料的通路，选择性地在导电衬垫241和一对位线246和247之间形成或不形成。位线246和247形成于金属层n中，而填充通路243和244依赖于使用的具体过程可以在金属层n和n-1的形成之间作为独立插塞或者作为金属层n或金属层n-1的一部分而形成。此外，在这一具体实施方案中，包括填充通路243或244分别与位线246或247一起指示”0””输出，而省略填充通路243或244分别与位线246或247一起指示”1”输出。在这一实施方案中，ROM 210编程的一部分在多个金属层(也就是，接触层到金属层n-1)形成的过程中完成，也就是填充通路242的形成。但是，只要包括填充通路243和244，编程都在多个金属层形成之后发生。简而言之，所有编程仅随填充通路243和244以及位线246和247的形成然后发生。
一般地，位线240，246和247，也可以称作鉴定线或信号线，延伸到ROM 210块的边缘，或者延伸到ROM 210或提供外部触点或端子的开关晶体管阵列的边缘。因此，三个鉴定线，或信号线或位线被放置，使得它们可以通过填充通路242，243或244选择性地连接到ROM 210中每行单元的每个单元(开关晶体管)。并且，晶体管对213，214，215(特别地栅极228，229)和216等的栅极通过字或地址线231和232按列连接，地址线231和232可以由例如多晶硅等来形成。晶体管阵列中的每个晶体管具有三个位线和与之相关联的三个可能填充通路，从而提供由四种不同状态编码的两位数据。为了下面操作说明的方便，位线246指定为BL0，位线247指定为BL1，并且位线240指定为BL2。
在ROM 210的一种优选操作方法中，对应于每个晶体管对的公共源极或信号线(例如对应于晶体管对215的源极220)由地址线230接地。晶体管阵列中各个晶体管可以通过向连接到待编址晶体管栅极的地址线231或232提供激活电势，并随后向待读取位线BL0，BL1和BL2提供“读”电压来编址。当位线或信号线BL0被激活或读取时，如果填充通路243存在，电流将流过所选晶体管，在这一实例中用”0”表示。如果填充通路243不存在，电流将不流过所选晶体管，在这一实例中用”1”表示。类似地，当各个位线或信号线BL1和BL2被激活，如果填充通路244和242存在或不存在，将分别读取”0”或”1”。
在一种优选操作方法中，电压或电流检测用来同时检测位线BL0，BL1和BL2。在这一编码操作中，在三个鉴定线或位线上产生四种状态。这一具体实例的四种状态在下面的表1中显示。
                         表1
  BL0   BL1   BL2
 状态0：状态1：状态2：状态3：   1011   1101   1110  没有填充通路填充通路在243填充通路在244填充通路在242
上面四种状态表示表示两位数据。正是这种编码允许较大整体单元的制造，但是由于编码，每位的单元都较小。用更多的鉴定线或位线，可以编码更多的状态。没有编程(没有填充通路)的鉴定线或位线是一种状态，而每个填充通路表示另一种状态。当更多金属层在集成电路中(或ROM中)使用，获得相同的密度但是编码更多的位。但是，额外的位将编程在制造过程中进一步推前。
可以看到，包括额外位线240和最优地填充通路242，为ROM 210中(也就是，在ROM 10或110上，分别在图1和4中说明)每个晶体管提供额外存储位。图7的实施方案(也就是ROM 210)具有需要ROM 10或110每位大约一半芯片或集成电路面积的优点。该实施方案具有在制造过程中需要两个编程阶段的缺点。并且，第一编程阶段在较早的金属层沉积的过程中，也就是，在制造过程中较早的时候执行。但是，在许多应用中，基本上减小的每位芯片面积足以弥补较早的编程。在某些具体应用中，在较早金属层中包括甚至更多鉴定线以进一步增加可存储于每个单元中的存储位的数目可能是方便的。
从所描述的各种附图和实施方案中将认识到，在新ROM中面积节省的主要来源是在多层集成电路中三或更多金属层的有效利用率。在传统的ROM中，目标在于产生尽可能小的位单元，大小由单元的有效面积和编程机制来控制。短接或复合读出放大器随后检测传统单元可以源或汇的电流。
在这里所描述的新ROM中，不产生特殊的单元，因为可以使用标准晶体管。因为每个新单元可以提供两位数据，实际上，设备可以获得两倍的面积。简而言之，每位的面积基本上减半，所以每个单元的面积可以加倍并且模块仍与现有技术的ROM具有相同的大小。因此，在新ROM中开发较小的单元比目前公开或创新的编程方法具有较小的负担。进一步，因为新ROM单元结构，单元大小是受限于金属的并且不由有效面积支配。并且，新ROM中单元激活面积的大小可以增加或减小，增加/减小设备的电流汇/源及提高速度能力而不影响阵列效率。这使得电路设计更容易且风险更小，因为可以产生更简单的检测机制以达到非常低功率或者非常高速度的ROM。进一步，没有过程风险或额外的过程成本，因为新ROM在优选实施方案中使用国产NMOS或PMOS低电压设备或者在另一过程中使用任何国产设备。另外，对于不同的应用，单元可以容易地重新设定目标而不改变阵列效率，因为有效面积可以独立地确定大小。
因此，嵌入多层集成电路中的只读存储器的几种实施方案以及制造方法已经公开。在一些实施方案中，编程与最后金属层的沉积一起执行，然后钝化ROM。这提供了一种ROM，它是标准的直到实际上最后过程步骤，使得代码中最后时间的改变对用户周期时间将几乎没有影响。在一些实施方案中，编程与两个或更多金属层，最优地最后金属层的沉积一起执行，并且制造稍微复杂一些，但每位的芯片面积基本上减小。
当我们已经显示并描述了本发明的具体实施方案时，本领域技术人员将想到进一步的修改和改进。因此，我们期望应该认识到，本发明不局限于所示的特殊形式，并且我们打算在附加的权利要求书中覆盖不背离于本发明精神和范围的所有修改。例如ROM编程可以通过将一些编程通路移到其它层例如在图12中所示，在比图11中所示实施方案中所描述的制造过程的更早阶段来开始。其它实例包括使用更多金属线或层或者使用更多位线来在每个晶体管编码更多位。

Claims (7)

1.一种嵌入多层集成电路中的只读存储器，包括：
半导体衬底(11)，半导体衬底具有在第一方向形成于其上的多个开关晶体管(12，13，14，15，16，17，18)，其中多个开关晶体管中的每个开关晶体管作为一个存储单元，并且在第一方向的多个开关晶体管定义一行存储单元；
多个预充电线(36，37，38，39)，所述多个预充电线连接到多个开关晶体管，多个预充电线中的每个预充电线连接到多个开关晶体管中对应开关晶体管的相关第一端子，并且多个预充电线中的每个预充电线通过触点(40)与存储单元行中至少一个存储单元连接；
多个导电衬垫(45，46，47，48)，其中每个导电衬垫连接到存储单元行对应开关晶体管的相关第二端子；
第一鉴定线(50)，沿第一方向走线，并用作存储单元行的第一输出端子；
第二鉴定线(51)，沿第一方向走线，并用作存储单元行的第二输出端子；
填充通路(60)，选择性地将多个导电衬垫连接到第一和第二鉴定线以对存储单元行编程。
2.权利要求1的只读存储器，其中存储单元行中的每个晶体管(13)与存储单元行中的相邻晶体管(14)共享所述多个预充电线(36，37，38和39)中的一条预充电线(37)，其中存储单元行中的相邻晶体管对(13，14)共享源极(28)。
3.权利要求1的只读存储器，其中多个预充电线包括掺杂半导体材料。
4.权利要求1的只读存储器，其中多个导电衬垫和填充通路包括金属。
5.一种制造嵌入多层集成电路中的只读存储器的方法，包括：
提供一个半导体衬底(11)；
在半导体衬底中，在第一方向形成多个开关晶体管(12，13，14，15，16，17，18)，其中多个开关晶体管中的每个开关晶体管作为一个存储单元使用，并且在第一方向的多个开关晶体管定义一行存储单元；
形成多个预充电线(36，37，38，39)，多个预充电线中的每个预充电线连接到多个开关晶体管中对应开关晶体管的相关第一端子，并且多个预充电线中的每个预充电线通过触点(40)与存储单元行中的至少一个存储单元连接；
形成多个导电衬垫(45，46，47，48)，其中每个导电衬垫连接到存储单元行对应开关晶体管的相关第二端子；
形成第一鉴定线(50)和第二鉴定线(51)，其中第一鉴定线沿第一方向走线，并用作存储单元行的第一输出端子，第二鉴定线沿第一方向走线，并用作存储单元行的第二输出端子；
选择性地形成通路(60)，以选择性地将多个导电衬垫连接到第一和第二鉴定线以对存储单元行编程。
6.权利要求5的方法，其中存储单元行中的每个开关晶体管(13)与存储单元行中的相邻晶体管(14)共事所述多个预充电线(36，37，38和39)中的一条预充电线(37)，其中存储单元行中的相邻晶体管对(13，14)共享源极(28)。
7.权利要求5的方法，还包括用金属形成多个导电衬垫和通路。
CNB018114105A 2000-05-19 2001-04-11 超延迟编程rom及制造方法 Expired - Lifetime CN1262015C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/575,846 US6355550B1 (en) 2000-05-19 2000-05-19 Ultra-late programming ROM and method of manufacture
US09/575,846 2000-05-19

Publications (2)

Publication Number Publication Date
CN1437767A CN1437767A (zh) 2003-08-20
CN1262015C true CN1262015C (zh) 2006-06-28

Family

ID=24301938

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018114105A Expired - Lifetime CN1262015C (zh) 2000-05-19 2001-04-11 超延迟编程rom及制造方法

Country Status (7)

Country Link
US (2) US6355550B1 (zh)
JP (1) JP4873819B2 (zh)
KR (1) KR100794482B1 (zh)
CN (1) CN1262015C (zh)
AU (1) AU2001251549A1 (zh)
TW (1) TW507204B (zh)
WO (1) WO2001091185A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214529B4 (de) * 2002-04-02 2006-07-27 Infineon Technologies Ag ROM-Speicheranordnung
DE10254155B4 (de) * 2002-11-20 2010-12-09 Infineon Technologies Ag Maskenprogrammierbares ROM-Bauelement
GB0406038D0 (en) * 2004-03-17 2004-04-21 Cambridge Silicon Radio Ltd Method for reading rom cell
US7324364B2 (en) * 2006-02-27 2008-01-29 Agere Systems Inc. Layout techniques for memory circuitry
US20110013443A1 (en) * 2009-07-20 2011-01-20 Aplus Flash Technology, Inc. Novel high speed two transistor/two bit NOR read only memory
KR20120000281A (ko) 2010-06-25 2012-01-02 삼성전자주식회사 마스크 롬
JP2013247278A (ja) * 2012-05-28 2013-12-09 Toshiba Corp スイッチ回路
US20160358909A1 (en) * 2015-06-04 2016-12-08 Marvell World Trade Ltd. Systems and methods for increasing packing density in a semiconductor cell array
CN107690702A (zh) * 2015-06-04 2018-02-13 马维尔国际贸易有限公司 用于增加半导体单元阵列中的组装密度的系统和方法
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021781A (en) 1974-11-19 1977-05-03 Texas Instruments Incorporated Virtual ground read-only-memory for electronic calculator or digital processor
US4151020A (en) 1977-01-26 1979-04-24 Texas Instruments Incorporated High density N-channel silicon gate read only memory
US4390971A (en) 1978-03-20 1983-06-28 Texas Instruments Incorporated Post-metal programmable MOS read only memory
US4384399A (en) 1978-03-20 1983-05-24 Texas Instruments Incorporated Method of making a metal programmable MOS read only memory device
US4219836A (en) 1978-05-18 1980-08-26 Texas Instruments Incorporated Contact programmable double level polysilicon MOS read only memory
US4326329A (en) 1978-05-18 1982-04-27 Texas Instruments Incorporated Method of making a contact programmable double level polysilicon MOS read only memory
US4591891A (en) 1978-06-05 1986-05-27 Texas Instruments Incorporated Post-metal electron beam programmable MOS read only memory
US4272303A (en) 1978-06-05 1981-06-09 Texas Instruments Incorporated Method of making post-metal ion beam programmable MOS read only memory
US4208726A (en) 1978-06-12 1980-06-17 Texas Instruments Incorporated Programming of semiconductor read only memory
US4342100A (en) 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
US4230505A (en) 1979-10-09 1980-10-28 Rca Corporation Method of making an impatt diode utilizing a combination of epitaxial deposition, ion implantation and substrate removal
JPH02144965A (ja) * 1988-11-28 1990-06-04 Hitachi Ltd 半導体記憶装置
EP0376568A3 (en) * 1988-12-27 1991-01-09 Texas Instruments Incorporated Read-only memory cell and method of forming same
JPH0736425B2 (ja) * 1989-01-31 1995-04-19 株式会社東芝 半導体記憶装置
JP2647188B2 (ja) * 1989-03-20 1997-08-27 株式会社東芝 半導体装置の製造方法
JP2640184B2 (ja) * 1990-08-28 1997-08-13 三菱電機株式会社 読出専用半導体記憶装置
JP3085472B2 (ja) * 1991-03-05 2000-09-11 株式会社日立製作所 半導体集積回路装置及びその形成方法
US5514609A (en) 1994-05-13 1996-05-07 Mosel Vitelic, Inc. Through glass ROM code implant to reduce product delivering time
US5471416A (en) 1994-11-14 1995-11-28 National Semiconductor Corporation Method of programming a CMOS read only memory at the second metal layer in a two-metal process
US5585297A (en) 1995-05-25 1996-12-17 United Microelectronics Corporation Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby
FR2749434B1 (fr) * 1996-05-31 1998-09-04 Dolphin Integration Sa Matrice de memoire rom compacte
US6166409A (en) * 1996-09-13 2000-12-26 Alliance Semiconductor Corporation Flash EPROM memory cell having increased capacitive coupling
TW307048B (en) 1996-11-22 1997-06-01 United Microelectronics Corp High density read only memory structure and manufacturing method thereof
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4004103B2 (ja) * 1997-07-01 2007-11-07 日本テキサス・インスツルメンツ株式会社 マスクｒｏｍ
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
KR100277904B1 (ko) * 1998-09-29 2001-02-01 김영환 마스크 롬 및 그 제조방법
US6438030B1 (en) * 2000-08-15 2002-08-20 Motorola, Inc. Non-volatile memory, method of manufacture, and method of programming

Also Published As

Publication number Publication date
JP4873819B2 (ja) 2012-02-08
JP2003534663A (ja) 2003-11-18
WO2001091185A3 (en) 2002-03-28
CN1437767A (zh) 2003-08-20
KR100794482B1 (ko) 2008-01-16
WO2001091185A2 (en) 2001-11-29
US6355550B1 (en) 2002-03-12
US20020042182A1 (en) 2002-04-11
KR20020097486A (ko) 2002-12-31
US6498066B2 (en) 2002-12-24
AU2001251549A1 (en) 2001-12-03
TW507204B (en) 2002-10-21

Similar Documents

Publication Publication Date Title
JP3452465B2 (ja) Ｅｅｐｒｏｍ及びこれのプログラミング方法
CN1262015C (zh) 超延迟编程rom及制造方法
US20010040831A1 (en) Dual floating gate programmable read only memory cell structure and method for its fabrication and operation
EP0741415A1 (en) Flash-EEPROM memory with contactless memory cells
US9418743B1 (en) 3D NAND memory with decoder and local word line drivers
US20020153555A1 (en) Nonvolatile semiconductor memory
CN108694971A (zh) 三维半导体存储器装置
JPH08340095A (ja) メモリ・アレイの製作方法、プログラム方法及びメモリ・アレイ
US7898856B2 (en) Memory cell heights
CN1210720C (zh) 半导体存储器元件
JPH08506452A (ja) 超高密度交互金属仮想接地ｒｏｍ
CN101276842A (zh) 半导体存储器件、其制造方法以及采用该半导体存储器件的装置
JP2022522969A (ja) スタックメモリアレイを有するメモリにおけるドライバ配置
CN1753189A (zh) 具有沟槽侧壁晶体管的非易失性存储器件及其制造方法
JP2021002629A (ja) 記憶装置
JP2006511940A (ja) 横型フローティングスペーサを備えたマルチレベルメモリセル
CN115000045A (zh) 用于半导体装置的竖直接触件
CN1407615A (zh) 薄膜晶体管存储器件
JP2001511308A (ja) 冗長エレメントとして単一ポリシリコンフローティングゲートトランジスタを使用するメモリ冗長回路
US8178927B2 (en) Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same
TW201933352A (zh) 半導體元件
CN110364198B (zh) 编码型快闪存储器及其制造方法
EP1170798B1 (en) Non-volatile memory matrix architecture
JP2021141276A (ja) 半導体記憶装置
JP3260761B2 (ja) フラッシュ・イーピーロム集積回路構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040813

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040813

Address after: Texas in the United States

Applicant after: FreeScale Semiconductor

Address before: Illinois Instrunment

Applicant before: Motorola, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060628