TW494520B - Automated determination and display of the physical location of a failed cell in an array of memory cells - Google Patents
Automated determination and display of the physical location of a failed cell in an array of memory cells Download PDFInfo
- Publication number
- TW494520B TW494520B TW090115368A TW90115368A TW494520B TW 494520 B TW494520 B TW 494520B TW 090115368 A TW090115368 A TW 090115368A TW 90115368 A TW90115368 A TW 90115368A TW 494520 B TW494520 B TW 494520B
- Authority
- TW
- Taiwan
- Prior art keywords
- mark
- memory cell
- memory
- area
- row
- Prior art date
Links
- 230000000875 corresponding effect Effects 0.000 claims description 99
- 238000013500 data storage Methods 0.000 claims description 20
- 239000003550 marker Substances 0.000 claims description 13
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 3
- 239000011257 shell material Substances 0.000 claims 2
- 238000012360 testing method Methods 0.000 abstract description 16
- 230000006870 function Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 235000012054 meals Nutrition 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- User Interface Of Digital Computer (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
494520 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(1) [技術領域] 本發明係廣泛地關於1C(積體電路)封裝製造時之1C (積體電路)小晶片測試,更明確地,係關於一種方法與系 統,以自動判定與顯示記憶胞陣列中失敗之記憶胞之實際 位置於具記憶胞陣列之記憶體1C(積體電路)小晶片放大影 像。 [背景技藝] 參照第1圖,一種記憶體1C(積體電路)小晶片具有製 造於其中譬如非揮發性快閃記憶體裝置之記憶體裝置,此 非揮發性快閃記憶體裝置包含快閃記憶胞陣列20,此為熟 習電子學之一般技藝者所熟知。於第1圖中,第一快閃記 憶胞22與第二快閃記憶胞24形成快閃記憶胞之第一列, 且第二快閃記憶胞2 6與第四快閃記憶胞2 8形成快閃記憶 胞之第二列。第一快閃記憶胞22與第三快閃記憶胞26形 成快閃記憶胞之第一行,且第二快閃記億胞24與第四快閃 記憶胞2 8形成快閃記憶胞之第二行。 一個用於典型非揮發性記憶體裝置之記憶胞陣列具 更多快閃記憶胞(例如數百萬個快閃記憶胞)與更多快閃記 隐胞列與行。然而,位於具兩列與兩行矩陣裡之四個記憶 胞22、24、26、與28描繪於第i圖,作為清楚說明。 參照第2圖,顯示快閃記憶胞22、24、%、與28其 中之的検截面圖式10〇。快閃記憶胞為一種用於非揮發 性决閃圯憶體裝置之浮動閘極M〇s(金屬氧化物半導體)類 型裝置,此為熟習電子學之一般技藝者所熟知。快閃記憶 --------^---------^ (請先閱讀背面之注意事項再填寫本頁) «_ 本紙張尺料家鮮(CNS)A4規格⑵0 297公釐) 1 91839 494520
五、發明說明(2 ) 胞之橫截面1 00包含典型地由多晶矽構成之控制閘極 經濟部智慧財產局員工消費合作社印製 1 。摻雜接面掺質[例如珅(As)或碟(p)]之没極接面1Q4, 形成於半導體基板106裡。一個摻雜接面摻質之源極接面 1〇8,形成於半導體基板106裡。 控制電介質結構形成於,半導體基板106裡之控制問 極區域110上,此基板106置於沒極接面104與源極接面 108間。控制電介質結構包含疊置於半導體基板ι〇6上之 第一電介質層112,置於第一電介質層112上之第二電介 質層114,與置於第二電介質層114上之第三電介質層 Π6。於控制電介質結構之一個範例裡,第一電介質層112 由二氧化矽(Si02)所構成,第二電介質層114由氮化矽(SiN) 所構成,及第三電介質層116由二氧化矽(Si〇2)所構成。 第一%氧化物118形成於没極接面1〇4裡,且第二場氧化 物120形成於源極接号1〇8裡,以隔絕由第一、第二、與 第三電介質層112、114、與116所構成之閘極電介質結構 及控制閘極1 02。 參照第1圖與第2圖,同一行每個記憶胞之汲極接面 連接在一起以形成位元線,此為熟習電子學之一般技藝者 所熟知。於第1圖中,舉例來說,記憶胞22與26的第1 行連接至第一位元線32,且記憶胞24與28的第2行連接 至第二位元線34。同一列每個記憶胞之控制閘極連接在一 起以形成字元線,此為熟習電子學之一般技藝者所熟知。 於第1圖中,舉例來說記憶胞22與24之第1列連接至第 一字元線42,且記憶胞26與28之第2列連接至第二字元 --------------^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度顧+國國家標準(CNS)A4規格(210 X 297公爱) 2 91839 494520 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(3 ) 線44 〇 參照第2圖,於快閃記憶體裝置之記憶胞之程式操作 或拭除操作時,電荷載子注入第二電介質層ιΐ4或由第二 :介質層114注出。此第二電介質層114内電荷載子之數 置變化改變控制閘極1〇2之臨限電壓,此為熟習電子學之 :般技藝者所熟知。例如,當注入第二電介質層ιΐ4之電 荷載子為電子時,臨限電愿便上升。另一種則是, 二電介質層U4注出之電荷載子為電子時,臨限電; 降。 當偏壓經由控制閘極端點122(即連接至控制閘極1〇2 之字元線)施加於控制閘極1〇2時,電荷載子由汲極接面 1 〇4主入或注出第二電介質層i i 4至控制電介質結構,此 為熟習電子學之一般技藝者所熟知。例如,當接近+ 12伏 特之偏壓施加於控制閘極端點122以程式化記憶胞時,電 子由汲極接面104,藉由熱載子注入效應,注入第二電介 質層114,此為熟習電子學之一般技藝者所熟知。另一種 則是,當接近-12伏特之偏壓施加於控制閘極端點122以 拭除記憶胞,電子藉由熱載子注入效應,由第二電介質層 114注出並注入汲極接面1〇4,此為熟習電子學之一般技藝 者所熟知。 為了由記憶胞讀取數位位元資訊,一個接近5 〇伏特 之閘極-源極電壓與接近1 · 5伏特之没極-源極電壓施加於 記憶胞。藉此偏壓,記憶胞依據記憶胞是否被程式化與拭 除’而傳導電流或不傳導電流。此兩種情況作為儲存數 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^---------線 j (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 494520 五、發明說明(4 ) 位元資訊於快閃記憶胞100裡之兩種狀態,此為熟習電子 學之一般技藝者所熟知。 於製造非揮發性快閃記憶體裝置過程中 衣置程T ’測試用於非 揮發性快閃記憶體裝置之記憶體IC小晶片的適當功能。用 以測試記憶體1C小晶片功能之系統為熟習1C封裝製b造之 一般技藝者所熟知。於此測試中,此測試系統產生無法正 確運作之失敗記憶胞的標記資訊,以指出位於記憶體IC 小晶片上之此失敗記憶胞的實際位置。 記憶體1C小晶片之標記資訊於記憶體1C小晶片之積 體電路配置中發明,且此標記資訊紀錄於設計書冊,此為 熟習積體電路設計之一般技藝者所熟知。例如,參^照第3 圖,記憶胞陣列製造於記憶體1C小晶片202上。第3圖之 記憶體1C小晶片202包含複數個接觸鋒墊204、206、208、 210、212、214、216、218、220、與 222,以提供至製造 於s己憶體IC小晶片2 0 2上之快閃記憶體積體電路節點的連 接。一個典型記憶體1C小晶片包含更多接觸銲墊,但十個 接觸銲墊 204、206、208、210、212、214、216、218、220、 與222描繪於第3圖以清楚說明。 進一步參照第3圖,記憶胞陣列分成複數個區段,包 含第一區段232、第二區段234、第三區段236、與第四區 段238,於記憶體1C小晶片202上。一個典型記憶體π 小晶片包含更多區段,但四個區段232、234、236、與238 則描繪於第3圖以清楚說明。設計記憶體1C小晶片202 具複數個區段之原因為記憶體1C小晶片202配置時,每個 --------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 91839 五、發明說明(5 區段之配置可鑄模以簡化記憶體IC小晶片2〇2配置,此為
熟習積體電路設計之一般技藝者所熟知。因此,記憶體IC -----:—I----—— (請先閱讀背面之注意事項再填寫本頁) 小晶片202上之每個區段232、234、236、與238具大致 上相同配置。 參照第3圖與第4圖,每個區段具個別記憶胞陣列製 這於其中。參照第4圖,例如第一區段232,包含複數個 記憶胞列與複數個記憶胞行。參照第丨圖,同一列記憶胞 之每個§己憶胞控制閘極連接至此列之字元線。參照第4 圖,同一列記億胞之字元線由包含第一水平傳導結構 242 '第二水平傳導結構244、第三水平傳導結構246、與 第四水平傳導結構248之水平傳導結構形成。 --線 水平傳導結構可以由例如多晶矽所構成,當該水平傳 導結構形成連接至同一列記憶胞之每個記憶胞控制閘極的 子7〇線時。一個區段典型地具更多水平傳導結構如數千個 水平傳導結構以形成較多數量之記憶胞列。然而,四個水 平傳導結構242、244、246、與248顯示於第4圖以作為 清楚說明。 經濟部智慧財產局員工消費合作社印製 同樣地,參照第1圖,同一行記憶胞之每個記憶胞之 及極連接至此行之位元線。參照第4圖之垂直傳導結構25〇 範例(但第4圖之其他垂直傳導結構並無標示數字標記以 作為清楚說明)。一個垂直傳導結構典型地為一條金屬線, 此為熟習積體電路設計之一般技藝者所熟知。 一個區段典型地包含比顯示於第4圖之更多數量的垂 直傳導結構(如數千個垂直傳導結構),但較少垂直傳導結 適用中國國家標準(CNS)A4規格(210 X 297公餐) 5 91839 494520 A7
五、發明說明(6 ) (請先閱讀背面之注意事項再填寫本頁) 構顯示於第4圖以作為清楚說明。區段232典型地分為複 數個ι/ο(輸入/輸出)區域包含第一 1/〇區域262、第二ι/〇 區域264、第三I/O區域266、與第四1/〇區域268(顯示於 第4圖之虚線裡)。每個I/O區域具規定垂直傳導結構圖樣 於其中。一個典型區段232具更多1/〇區域因為一個區段 裡有更多垂直傳導結構,但4個I/O區域262、264、266 ' 與268描繪於第4圖以作為清楚說明。此外,一個典型1/〇 區域具比第4圖所顯示有更多垂直傳導結構,但6個垂直 傳導結構顯示於第4圖中之每個1/〇區域裡,以作為清楚 說明。 經濟部知?慧財產局員工消費合作社印製 没计區段232具複數個1/〇區域之原因為記憶體1(^小 晶片202配置時,每個I/O區域之配置可鑄模以簡化記憶 體1C小晶片202配置,此為熟習積體電路設計之一般技藝 者所熟知。因此,每個I/O區域262、264、266、與268 丨大致上具相同配置。此外,至少一個垂直傳導結構作為兩 相鄰I/O區域間之冗餘區域,使得相鄰1/〇區域可由外觀 上彼此區別。例如,於第4圖,第一垂直傳導結構272形 成位於第一 I/O區域262與第二I/O區域264間之第一冗 餘區域,第二垂直傳導結構274形成位於第二1/〇區域264 與第三I/O區域266間之第二冗餘區域,且第三垂直傳導 結構276形成位於苐三1/〇區域266與第四I/O區域268 間之第三冗餘區域。 於測試具記憶胞陣列之記憶體1C小晶片時,測試站 藉由輸出失敗記憶胞之區段標記、I/O標記、列標記、與 本紙張尺度適冢標準(CNS)A4規格⑽χ撕公餐y 6 91839 494520 A7 _ _ - B7 五、發明說明(7 ) (請先閱讀背面之注意事項再填寫本頁) 行標記指出失敗記憶胞之實際位置。參照第3圖,區段標 記表示具失敗記憶胞於其中之區段232、234、236、與238 中之一個。參照第4圖,I/O標記表示具失敗記憶胞於其 中,且位於對應於區段標記之區段裡的1/〇區域262、264、 266、與268中之一個。行標記表示連接至失敗記憶胞汲 極,且位於對應於I/O標記之丨/〇區域裡的垂直傳導結構 其中之一。列標記指出連接至失敗記憶胞控制閘極之水平 傳導結構242、244、246、與248其中之·〇 線 當測試站判定標記資訊,包含失敗記憶胞之區段標 記、I/O標記、列標記與行標記,操作者定位連接至此失 敗兄憶胞之水平傳導結構與垂直傳導結構以判定記憶體 i C小片上失敗δ己憶胞之實際位置。進一步測試可於失敗 記憶胞執行以判疋對應於失敗記憶胞之水平傳導結構與垂 直傳導結構位置,及記憶體1C小晶片上失敗記憶胞之實際 位置,以更進一步地判定記憶胞失敗原因。判定記憶胞失 敗原因,可採取修正行動以避免於製造記憶體IC小晶片時 失敗記憶胞之產生。 經濟部智慧財產局員工消費合作社印製 於先刖技藝,當測試站輸出失敗記憶胞之區段標記、 I/O標記、列標記·、與行標記之標記資訊時,操作者於設 計書研究記憶體1C小晶片如何被配置,以轉換標記資訊至 記憶體1C小晶片上之失敗記憶胞實際位置。操作者察看記 憶體1C小晶片之放大影像且計算水平傳導結構與垂直傳 導結構,以人工方式轉換失敗記憶胞之區段標記、I/O標 記、列標記、與行標記之標記資訊至記憶體Ic小晶片上失
7 91839 4^4520
五、發明說明(8 ) 敗記憶胞之實際位置。 經濟部智慧財產局員工消費合作社印製 此丨人工判定失敗記憶胞之實際位置需操作者計算數 千個水平傳導結構與垂直傳導結構。結果,先前技藝以人 工判定失敗記憶胞之實際位置為耗時且易於產生人為錯 誤。 因此,需有一個裝置以自動判定與顯示記憶體1C(積 體電路)小晶片放大影像上之記憶胞陣列之失敗記憶胞實 際位置。 [發明之揭示] 本發明之一般概念,乃使用軟體應用與電腦系統,由 測試站產生之失敗記憶胞標記資訊,自動判定與顯示記憶 體1C(積體電路)小晶片放大影像上之記憶胞陣列之失敗記 憶胞實際位置。 於本發明之一般概念,電腦系統之資料處理器接收對 應於記憶體1C小晶片之記憶體1C(積體電路)小晶片名 稱。資料處理器亦接收區段標記。記憶體1C小晶片包含複 數個區段,且失敗記憶胞位於對應於區段標記之區段裡。 資料處理器由資料儲存單位,擷取對應於記憶體1C小晶片 名稱之記憶體1C小晶片第一放大影像。資料處理器將區 段標記寫映至一區段,該區段對應於記憶體1C小晶片之第 一放大影像上之區段標記,並且可以顯示記憶體1C小晶片 之第一放大影像,且對應於區段標記之區段於GUI(圖形使 用者介面)上被反白。 於本發明另一實施例,資料處理器接收一個1/〇(輸入 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 8 — — — — — — — — — — — — · 11 — 111 · 1111III» (請先閱讀背面之注意事項再填寫本頁) A7 A7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 --------- B7__ 五、發明說明(9 ) /輸出)標記。對應於區段標記之區段包含複數個1/〇《輸入/ 輸出)區域,且失敗記憶胞位於對應於1/〇標記之1/〇區域 裡。資料處理器由資料餘存單位,擷取對應於區段標記之 區段第二放大影像。資料處理器將1/〇標記寫映至一 1/〇 區域’該區域對應於區段標記之區段第二放大影像上之1/〇 標記’並顯示對應於區段標記之區段第二放大影像,且對 應於I/O標記之I/O區域於GUI(圖形使用者介面)上被反 白。 於本發明再另一之實施例,資料處理器接收行標記。 對應於I/O標記之I/O區域包含複教個記憶胞行。記憶胞 每一行具有連接至同一行複數個記憶胞中每個節點之垂直 傳導結構,且失敗記憶胞位於對應於行標記之記憶胞行 裡。資料處理器由資料儲存單元,擷取對應於1/0標記之 I/O區域之第三放大影像。資料處理器將行標記寫映至對 應於I/O標記之1/0區域之第三放大影像上之行標記之垂 直傳導結構,該資料處理器並顯示對應於1/0標記之1/0 區域之第二放大影像’且對應於行標記之垂直傳導結構於 GUI(圖形使用者介面)上被反白。 於本發明另一實施例,資料處理器接收列標記。對應 於I/O標記之I/O區域包含複數個記憶胞列,且記憶胞每 一列具有一連接至同一列複數個記憶胞中每個節點之水平 傳導結構。失敗記憶胞位於對應於列標記之記憶胞列裡。 資料處理器由資料儲存單元,擷取對應於1/0標記之1/0 區域之第三放大影像。資料處理器將列標記寫映至對應於 (請先閱讀背面之注意事項再填寫本頁) ▼裝 訂---------線
,經濟部智慧財產局員工消費合作社印製 494520 A7 --—------gz _ 五、發明說明(1〇 ) ' '~"" I/O標m/o區域之第三放大影像上之列標記之水平傳 導結構。該資料處理器並顯示對應於1/〇標記之ι/〇區域 之第三放大影像,且對應於列標記之水平傳導結構於 GUI(圖形使用者介面)上被反白。 當記憶體ic小晶片為由浮動閘極M〇s(金屬氧化物半 導體)記憶胞陣列所構成之非揮發性快閃記憶體裝置時,本 發明具特殊的優點。於此情形,水平傳導結構可以為連接 至浮動閘極MOS記憶胞每列之控制閘極的多晶矽線,且 垂直傳導結構可以為連接至浮動閘極M〇§記憶胞每行之 ί及極的金屬線。 以此方式,於相當短暫時間裡(例如一分鐘之部分), 由失敗記憶胞之^記負訊’將水平傳導結構、垂直傳導結 構、與記憶體1C小晶片放大影像上之失敗記憶胞實際位置 自動判定與顯示於GUI(圖形使用者介面)。因此,操作者 避免先前技藝以人工判定方式,計算數千個傳導結構之耗 時工作。此外,本發明避免先前技藝以人工判定方式之人 為錯誤。 藉由考慮下列附有圖式之本發明詳細說明,將可更加 瞭解本發明這些與其他特徵及優點。 [圖式之簡單說明] 第1圖顯示一個非揮發性記憶體裝置範例之記憶胞陣 列; 第2圖顯示製造於半導體底座裡,第1圖之其中之一 記憶胞的橫截面圖; I --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公茇) 10 91839 494520 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明(11 ) 第3圖顯示具有複數個區段之記憶體ic(積體電路)小 晶片的配置之範例; 第4圖顯示第3圖之區段之範例,具有複數個I/。區 域,每個I/O區域具複數個水平傳導結構與複數個垂直傳 導結構; 第5圖係根據本發明之一實施例顯示一套電腦系統之 零件,以執行軟體使用之順序,由測試站產生之標記資訊, 自動判定與顯示記憶體1C(積體電路)小晶片放大影像上之 記憶胞陣列之失敗記憶胞實際位置; 第6圖係根據本發明之一實施例顯示一流程圖,說明 軟體使用之操作步驟,由測試站產生之標記資訊,自動判 定與顯示記憶體1C(積體電路)小晶片放大影像上之記憶胞 陣列之失敗記憶胞實際位置; 第7圖係根據本發明之一實施例說明使用一下拉功能 選單由操作者於圖形使用者介面(GUI)輸入記憶體ic小晶 片名稱; 第8圖係根據本發明之一實施例顯示由操作者於圖形 使用者介面(GUI)輸入標記資訊包括失敗記憶胞之區段標 記、I/O標記、列標記、與行標記; 第9圖係根據本發明之一實施例說明顯示記憶體ic 小晶片之放大影像,且對應於區段標記之區段於(圖形 使用者介面)上被反白; 第1 〇圖係根據本發明之一實施例說明顯示對應於區 段標記之區段放大影像,且對應於1/0標記之1/0區域於 (請先閱讀背面之注意事項再填寫本頁) -n i« 1· n n I^OJ· n n n 線. 本紙張尺度義巾_家鮮(CNS)A4規格⑵〇 297公釐) 11 91839 494520 A7 ---------Β7 _ 五、發明說明(U) GUI(圖形使用者介面)上被反白;及 第11圖係根據本發明之一實施例說明顯示對應於1/〇 標記之I/O區域放大影像,且對應於列標記之水平傳導結 構與對應於行標記之垂直傳導結構於GUI(圖形使用者介 面)上被反白; 此處提及之圖式乃用於清楚說明,並不需依照尺寸描 繪。第1圖至第11圖具相同參考數字之元件表示具相似結 構與功能之元件。 [元件符號說明] ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 20 快閃記憶體陣列 22 > 24 、 26 、 28 快閃記憶胞 32、 34 位元線 42 - 44 字元線 100 記憶胞(截面圖) 102 控制閘極 104 汲極接面 106 基板 108 源極接面 110 閘極區域 112 、114 、 116 電介質層 118 、12 0場氧化物 122 控制閘極端點 202 小晶片 204、206、208、210、212、214、216、 218、220、222 接觸銲墊 232 、234 、 236 ' 238 區段 242 > 244 > 246 > 248 水平傳導結構 250 、272 、 274 、 276 垂直傳導結構 262 、264 > 266 \ 268 、 352 、3 54 輸入/輸出(I/O)區域 300 電腦系統 302 資料處理器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公芨) 12 91839 A7 B7 五、發明說明(13 ) 304 資料儲存單元 308 306 310 350 362 鍵盤 顯示器 放大影像 垂直傳導結構群 經濟部智慧財產局員工消費合作社印製 滑鼠 312 功能選單 356 冗餘區域 362、364 [實行本發明之模式] 參照第5圖,電腦系統範例3〇〇之方塊圖包含資料處 理益302與資料儲存單位3〇4。資料儲存單位可以包 各電腦系統300之靜態儲存裝置,例如唯讀記憶體(r〇m) 裝置,電腦系統300之主要記憶體,例如隨機存取記憶體 (RAM)裝置,及/或任何其他種類之資料儲存裝置例如軟式 磁碟片或光碟片,此為熟習電子學之一般技藝者所熟知。 2料儲存單位3〇4儲存資料處理器3〇2欲執行之資料與指 令,且亦可於資料處理器3〇2執行指令時儲存暫時變數, 此為熟習電子學之一般技藝者所熟知。 電腦系統300亦包含外部資料輸入裝置例如鍵盤3〇6 ”二鼠308 ’此為熟習電子學之一般技藝者所熟知。此外, 取系統300亦包含顯示器3 1〇例如圖形使用者介面(〇υ工) 螢幕,此為熟習電子學之一般技藝者所熟知。 _ :本發月之般概念,根據測試站產生之失敗記憶胞 一:資Λ電腦系統3〇〇用以自動判定與顯示記憶體(積 體電路)小晶片放大影像上之記憶胞陣列之失敗記憶胞實 際位置。電腦系統3〇〇之資料處理器3〇2執行位於資料儲 人單4 304裡之指令順序。此指令可由另一電腦可讀取媒 I 如軟式磁碟片或光碟片,將其程式化至電腦系統300 (21G x 297 公爱 _) (請先閲讀背面之注意事項再填寫本頁) •線- 13 91839 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製
494520 五、發明說明(14 之主要纪憶體或寫入電腦系統300之主要記憶體。執行此 指令順序使得資料處理器302執行敘述於本發明之實施例 之步驟。 第6圖顯示一張流程圖包含本發明之實施例之一般步 驟’由測試站產生之失敗記憶胞標記資訊,自動判定與顯 不記憶體1C(積體電路)小晶片放大影像上之記憶胞陣列之 失敗記憶胞實際位置。 許多種類之記憶體1C小晶片被製造以提供不同記憶 容量。不同種類記憶體1C小晶片具不同配置。例如,提供 較高記憶容量之非揮發性記憶磁IC小晶片具較大之小晶 片尺寸與具較多數目之較大區段。參照第5圖與第6圖, 本發明之實施例之操作包含由資料處理器302接收記憶體 1C小曰曰片之記憶體1C小晶片名稱的步驟此記憶體小晶 片具有需定位之失敗記憶胞(第6圖之步驟402)。 參照第7圖,資料處理器302提供一個下拉功能選單 3 12於圖形使用者介面螢幕3 i 〇,顯示記憶體ic小晶片名 稱。操作者使用鍵盤3 06或滑鼠308,由下拉功能選單312 選擇記憶體1C小晶片名稱。例如第7圖之下拉功能選單 312,記憶體ic小晶片名稱可以為ACC4888,,、DOC9867,,、 LS1432’’、KHJJ0011,,、與 TFJI0000,,。應用程式,例如 位於加州舊金山 Macromedia,Inc·之 Authorware Professional Macromedia Program 產生下拉功能選單 312, 為熟習軟體程式之一般技藝者所熟知與商業上可取得。 參照第6圖,失敗記憶胞之標記資訊由資料虛 — — — — — — — — — 1— -III — — — — ·11111111 (請先閱讀背面之注意事項再填寫本頁) 494520 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(15 ) 3 〇2(第6圖之步驟404)所接收。如本文中所述,參照第3 圖與第4圖,標記資訊可包含記憶胞陣列裡之失敗記憶胞 之區段標記、I/O標記、行標記、與列標記。參照第8圖, 根據本發明一實施例操作者可使用鍵盤3〇6輸入此標記資 訊於圖形使用者介面(GUI)螢幕310。於本發明另一實施 例’產生此失敗記憶胞標記資訊之測試站將此標記資訊送 至資料處理器302。 參照第6圖,資料處理器302接著由資料儲存單位 3〇4(第6圖之步驟406),擷取對應於記憶體IC小晶片名稱 之纪憶體1C小晶片第一放大影像。產生不同放大倍率與記 億體ic小晶片不同位置之記憶體IC小晶片放大影像之系 統,為熟習1C封裝製造之一般技藝者所熟知。此外,用以 儲存此記憶體1C小晶片放大影像於電腦系統3〇〇之資料儲 存單位304之裝置,此為熟習電子學之一般技藝者所熟 知。資料儲存單位304產生並儲存不同記憶體IC小晶片之 放大影像。 參照第6圖,資料處理器302接著將區段標記寫映至 對應於記憶體1C小晶片之第一放大影像上之區段標記之 區段(第6圖之步驟408)。應用程式,例如加州舊金山 Macromedia, Inc.^ Authorware Professional Macromedia Program,將資訊繪製至圖形影像上之一區域,此為熟習軟 體程式之一般技藝者所熟知與商業上可取得。此應用程式 用以程式化,將區段標記繪製至對應於記憶體ic小晶片之 第一放大影像上之區段標記之區段。 ‘紙張尺度適用中國國家標準(CNS) A4規格⑵Q χ 297公爱 15 91839 ---------------------^------ (請先閱讀背面之注意事項再填寫本頁} 線 « 494520 五、發明說明(16 (請先閱讀背面之注意事項再填寫本頁) 參照第9圖,資料處理器3〇2顯示記憶體小晶片 之第一放大影像上於GUI(圖形使用者介面)螢幕31〇,且對 應於區& 4示記之區段被反白(第6圖之步驟41〇)^於第9 圖例如第3圖之5己憶體1C小晶片202,假設區段標記3,, 對應於第三區段236。於此情形,第3圖之記憶體IC小晶 片202放大影像顯示於圖形使用者介面(GUI)螢幕31〇,且 第三區段236被反白。 參照第6圖,資料處理器302接著由資料儲存單元3〇4 (第6圖之步驟412),擷取對應於區段標記之區段第二放大 衫像。第二放大影像為對應於區段標記之區段圖形影像, 且比整個s己憶體1C小晶片之第一放大影像較高之放大倍 率。 資料處理器接著將I/O標記寫映至對應於區段標記之 區&第一放大影像上之I/O標記之I/O區域(第6圖之步驟 經濟部智慧財產局員工消費合作社印製 414)。應用程式,例如加州舊金山Macromedia,Inc.之 Authorware Professional Macromedia Program,將資訊寫映 至圖形影像上之一區域,此為熟習軟體程式之一般技藝者 所熟知與商業上可取得。此應用程式用以程式化,將1/〇 標記寫映至對應於區段標記之區段第二放大影像上之1/() 標記之I/O區域。 如本文中所述並參照第4圖,一個區段包含複數個;[/〇 區域。對應於I/O區域之I/O標記具失敗記憶胞於其中。 參照第10圖,資料處理器302顯示對應於區段標記之區段 第二放大影像350於圖形使用者介面之螢幕310,且對應 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) \& 91839 494520 A7 五、發明說明(Π)
於I/O標記之I/O區域被反白(第6圖之步驟416)。於第W (請先閱讀背面之注意事項再填寫本頁) 圖,例如第4圖之區段232,假設I/O標記4”對應於區段 232裡之第四I/O區域268。於此情形,第4圖之區段232 之放大影像顯示於圖形使用者介面之螢幕31〇,且第四"〇 區域268被反白。 參照第6圖,資料處理器302接著由資料儲存單元3〇4 (第6圖之步驟418),擷取對應於1/〇標記之1/〇區域之第 三放大影像。第三放大影像為對應於1/〇標記之1/〇區域 圖形影像,具有比對應於區段標記之區段第二放大影像較 高之放大倍率。 資料處理斋接著將行標記寫映至對應於j/O標記之 I/O區域之第三放大影像上之行標記之垂直傳導結構(第6 圖之步驟420)。應用程式,例如加州舊金山Macr〇media, Inc.之 Authorware Pr0fessi〇Ilal Macr〇media Pr〇gram,將資 « 經濟部智慧財產局員工消費合作社印製 訊寫映至圖形影像上之一區域,此為熟習軟體程式之一般 技藝者所熟知與商業上可取得。此應用程式用以程式化, 將行標纪寫映至對應於1/〇標記之1/〇區域第三放大影像 上之行標記之垂直傳導結構。 如本文中所述並參照第4圖,一個1/〇區域包含複數 個垂直傳導結構,而每個垂直傳導結構連接至M〇s型快 閃記憶胞行之没極。行標記對應於連接至具失敗記憶胞之 快閃記憶胞行之垂直傳導結構。 參照第11圖,資料處理器302顯示對應於1/〇標記之 I/O區域第三放大影像於圖形使用者介面之螢幕31〇,且對 494520
經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明(18) 應於行標記之垂直傳導結構被反白(第6圖之步驟422)。於 第11圖’例如,左邊I/O區域352與右邊1/〇區域354藉 由一冗餘區域356所分隔(區域352、354、與356位於第 U圖虛線裡)。左邊I/O區域352為對應於1/〇標記之1/〇 區域’具有失敗記憶胞於其中,且此1/〇區域352之第三 放大影像顯示於圖形使用者介面之螢幕31〇。一個冗餘區 域形成於兩相鄰I/O區域間使得相鄰1/〇區域於1/〇區域 之放大影像裡可以視覺區別彼此。 參照第11圖,每個1/0區域具一群垂直傳導結構,且 垂直傳導結構之兩相鄰群間具有更遠的間隔,使得垂直傳 導結構相鄰群於1/0區域之放大影像裡可以視覺區別彼 此。於第11圖之範例,]70區域352具有含有十個垂直傳 導結構之第一群362與含有十個垂直傳導結構之第二群 364(傳導結構群362與364位於第u圖之虛線裡)。垂直 傳導結構之第一群362與第二群364彼此相鄰且由相對地 更遠之間隔所分隔。於第n圖之範例,行標記由垂直傳導 結構第二群364之左邊繪製至第五垂直傳導結構,且對應 於行標記之此垂直傳導結構於圖形使用者介面之螢幕 被反白。 參照第6圖,資料處理器3〇2亦將列標記寫映至對應 於I/O標記之I/O區域之第三放大影像上之列標記之水平 傳導結構(第6圖之步驟424)。應用程式,例如加州舊金山
Macromedia, Inc.^ Authorware Professional Macromedia
Program,將資訊寫映至圖形影像上之一區域,此為熟習軟 本紙張尺度適用T關冢標準(CNS)A4規格(2_1〇 X 297公爱) ^ ^---------^ (請先閲讀背面之注意事項再填寫本頁) 494520 A7 — -----上7 —__ 五、發明說明(19) 體程式之一般技藝者所熟知與商業上可取得。此應用程式 用以程式化,將列標記寫映至對應於1/〇標記之1/〇區域 之第二放大衫像上之列標記之水平傳導结構。 如本文中所述並參照第4圖,一個1/〇區域包含複數 個水平傳導結構,每個水平傳導結構連接至M〇s(金屬氧 化物半導體)型記憶胞之列之控制閘極。列標記對應於連接 至具失敗記憶胞之記憶胞列之水平傳導結構。 參照第11圖,資料處理器302顯示對應於1/()標記之 I/O區域第二放大景々像上於圖形使用者介面之螢幕且 對應於列標記之水平傳導結構被反白(第6圖之步驟 426)。於第11圖,例如,列標記由頂端繪製至第四水平傳 導結構,且對應於列標記之此水平傳導結構於圖形使用者 介面之榮幕310被反白。 以此方式,產生記憶體1C小晶片之第一放大影像, 且對應於區段標記之區段被反白(例如第9圖所描繪)。此 外’產生對應於區段標$之區段第二放大影像,且對應於 I/O標記之I/O區域被反白(例如第圖所描繪)。再者, 產生對應於I/O標記之I/O區域第三放大影像,且對應於 行標記之垂直傳導結構與對應於列標記之水平傳導結構被 反白(例如第11圖所描繪)。 電腦系統300由記憶體1C小晶片之失敗記憶胞之標 記資訊自動產生此放大影像。以此方式,於相當短暫時間 裡(例如一分鐘之部分),由失敗記憶胞之標記資訊,將記 憶體1C小晶片放大影像上之水平傳導結構、垂直傳導結 ------------ (請先閱讀背面之注意事項再填寫本頁) 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公餐) 19 91839
49452U 本紙張尺度適用中_家標準規格⑽χ 297公爱_ A7 五、發明說明(2〇) 構、與失敗記憶胞之實際位置自動判定與顯示於圖形使用 者介面。因此,操作者避免先前技藝以人工判定方式,計 算數千個傳導結構之耗時工作。此外,本發明冑免先前技 蟄以人工判定方式之人為錯誤。 s圮憶體1C小晶片於另一測試系統之顯微鏡下以進 步判疋失敗記憶胞失敗之原因,操作者接著使用此影像 作為標的以判定位於記憶體IC小晶片上之失敗記憶胞結 構之貝際位i。由判定記憶胞失敗之原目,可採取修正動 作以避免於記憶體IC小晶片製造中產生失敗記憶胞。 上述僅為範例而並非意圖限制。例如, 記憶諸小晶片配置之範例。然而,本發明可與用= 記憶體1C小晶片之不同種類之配置,此對於熟習本文敛述 之一般技藝者是顯而易知的。 此外,本發明可產生由記憶體1C小晶片之第一放大 影像,具有對絲區段標記之區段被反白,及/或對應於區 段標記之區段之第二放大影像具有對應於1/0標記之1/() 區域被反白,及/或對應於1/0標記之1/0區域之第三放大 影像具有對應於行標記之垂直傳導結構及/或對應於列標 έ己之水平傳導結構被反白之任何組合。 此外’對於瞭解本發明之技藝者,本文所描述之結構 可以相同方式製造或使用’不管其位置與方向。因此,需 瞭解本文中所使用之名稱與片語例如左邊、頂端、行、與 列,乃關於結構不同部分彼此相對位置與方向,且並非意 圖建議任何相對於外界物體之特定絕對方向為必須或必 91839 ^--------* t---------線 (請先閱讀背面之注意事項再填寫本頁) 494520 A7 ____B7___ 91 五、發明說明() 要。 本發明僅由下列申請專利範圍所定義之與其相等物 定限 所 (請先閱讀背面之注意事項再填寫本頁)
-裝--------訂---------線L 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 21 91839
Claims (1)
- 經*濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 I甲%專利範圍 •一種自動判定與顯示記憶體1C(積體電路)小晶片上記 隐跑陣列中之失敗之記憶胞之實際位置的方法,此方法 包含步驟有·· 由資料處理器,接收對應於該記憶體1C小晶片之 記憶體1C(積體電路)小晶片名稱; 由該資料處理器,接收區段標記,其中該記憶體 Ic小晶片包含複數個區段,且其中該失敗之記憶胞位 :對應於該區段標記之區段内; 由該資料處理器,從資料儲存單元,擷取對應於該 。己憶體1C小晶片名稱之該記憶體1C小晶片之第一放大 影像;以及 由該資料處理器,寫映該區段標記至對應於該記憶 體1c小晶片之該第一放大影像上之該區段標記之區 段。 •如申請專利範圍第1項之方法,更包含有步驟: 由該資料處理器,顧示該記憶體Ic小晶片之該第 放大景> 像,具有對應於該標記區段之該區段於圖形使 用者介面(GUI)上被反白。 .如申請專利範圍第1項之方法,更包含有步驟: 由該資料處理器,接收1/0(輸入/輪出)標記,其中 對應於該區段標記之該區段包含複數個1/0(輸入/輸出) 區域,且其中該失敗之記憶胞位於對應於談1/()標記之 一個I/O區域裡; 由該資料處理器,由資料儲存單元,擷取對應於該 ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 494520 六、申請專利範圍 區段標記之該區段之第二放大影像; 由該資料處理器,宫咏 ^ 冩映該υ〇標記至對應於該區段 才示έ己之該區段之該筮-冰丄 該第—放大影像上之該I/O標記之I/O 區域;以及 由該資料處理器’顯示對應於該區段標記之該區段 之該第二放大影像’具有對應於該I/O標記之該1/0區 域於圖形使用者介面上被反白。 4.如申_範圍第3項之方法,更包含有步驟: 由心貝料處理15,接收行標記,其中對應於該I/O 標記之該I/O區域包含複數個記憶胞行; 、且其中5己憶胞之每一行具有連接至各該行中各該 複數個記憶胞之節點之垂直傳導結構,且其中該失敗之 記憶胞位於對應於該行標記之記憶胞行裡; 線 由、資料處理器,從該資料儲存單元,擷取對應於 該I/O標記之該1/0區域之第三放大影像; 由該貝料處理器,寫映該行標記至對應於該I/O標 記之該I/O區域之該第三放大影像上之該行標記之垂直 傳導結構;以及 。、由該資料處理器’顯示對應於該UO標記之該 區域之該第二放大影像,具有對應於該行標記之該垂直 傳導結構於圖形使用者介面上被反白。 5·如申請專利範圍第3項之方法,更包含有步驟: 由該貢料處理器,接收列標記,其中對應於該I/O 標記之該1/0區域包含複數個記憶胞列; 本紙張尺度適用中國國家標準 494520 A8 B8 C8經濟部智慧財產局員工消費合作社印製 C8 - ———————— __ D8 六、申請專麵 ' " 從該資料儲存單TL,擷取對應於該記憶體IC小晶 片名稱之該記憶體IC小晶片之第一放大影像;以及 繪製該區段標記至對應於該記憶體IC小晶片之該 第一放大影像上之該區段標記之區段。 7. 如申請專利範圍第6項之電腦系統’其中該資料處理器 更執行步驟有: 顯示該記憶體1C小晶片之該第一放大影像,具有 對應於該區段標記之該區段於該電腦系統之圖形使用 者介面(GUI)上被反白。 8. 如申請專利範圍第6項之電腦系統,其中該資料處理器 更執4于步驟有: 接收1/0(輸入/輪出)標記,其中對應於該區段標記 之該區段包含複數個1/0(輪入/輸出)區域,且其中該失 敗之記憶胞位於對應於該I/O標記之I/O區域裡; 從該資料儲存單元,擷取對應於該區段標記之該區 段之第二放大影像; 寫映該I/O標記至對應於該區段標記之該區段之 該第二放大影像上之該U0標記之1/〇區域;以及 顯示對應於該區段標記之該區段之該第二放大影 像’具有對應於該I/O標記之該I/O區域於圖形使用者 介面上被反白。 9·如申請專利範圍第8項之電腦系統,其中該資料處理器 更執行步驟有: 接收行標記,其中對應於該I/O標記之該I/O區域 (請先閱讀背面之注意事項再填寫本頁)本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公髮) 25 91837 經濟部智慧財產局員工消費合作社印製494520 A8 --—--- - D8 六、申請專利Ιϊΐ ' 一' 包含複數個記憶胞行; 且其中記憶胞之每一行具連接至各該行中各該複 數個記憶胞之節點之垂直傳導結構,且其中該失敗之記 憶胞位於對應於該行標記之記憶胞行裡; 從該資料儲存單元,擷取對應於該1/〇標記之該 I/O區域之第三放大影像; 寫映該行標記至對應於該1/0標記之該1/0區域之 該第三放大影像上之該行標記之垂直傳導結構;以及 顯示對應於該I/O標記之該1/0區域之該第三放大 影像,具有對應於該行標記之該垂直傳導結構於圖形使 用者介面上被反白。 ι〇·如申請專利範圍第8項之電腦系統,其中該資料處理器 更執行步驟有: 接收列標記,其中對應於該I/O標記之該1/〇區域 包含複數個記憶胞列; 且其中記憶胞之每一列具有連接至各該列中各該 複數個記憶胞之節點之水平傳導結構,且其中該失敗之 記憶胞位於對應於該列標記之記憶胞列裡; 從該資料儲存單元,擷取對應於該I/O標記之該 I/O區域之第三放大影像; 寫映該列標記至對應於該I/O標記之該1/0區域之 該第三放大影像上之該列標記之水平傳導結構;以及 顯示對應於該I/O標記之該I/O區域之該第三放大 影像’具有對應於該列標記之該水平傳導結構於圖形使 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐)ΙΙΙΙΙΙΙ — — — » ·11 (請先閱讀背面之注意事項再填寫本頁) 訂· •線· 26 494520 A8 B8 C8 D8 六、申請專利範圍用者介面上被反白 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/609,793 US6560729B1 (en) | 2000-07-03 | 2000-07-03 | Automated determination and display of the physical location of a failed cell in an array of memory cells |
Publications (1)
Publication Number | Publication Date |
---|---|
TW494520B true TW494520B (en) | 2002-07-11 |
Family
ID=24442352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090115368A TW494520B (en) | 2000-07-03 | 2001-06-26 | Automated determination and display of the physical location of a failed cell in an array of memory cells |
Country Status (9)
Country | Link |
---|---|
US (1) | US6560729B1 (zh) |
EP (1) | EP1307912A2 (zh) |
JP (1) | JP4698119B2 (zh) |
KR (1) | KR20030019553A (zh) |
CN (1) | CN1440570A (zh) |
AU (1) | AU2001268294A1 (zh) |
BR (1) | BR0112154A (zh) |
TW (1) | TW494520B (zh) |
WO (1) | WO2002003450A2 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6842534B1 (en) * | 2000-09-28 | 2005-01-11 | Itt Manufacturing Enterprises, Inc. | Detecting material failures in ground locations |
JP4246979B2 (ja) * | 2002-09-05 | 2009-04-02 | 株式会社日立製作所 | 装置管理システム |
US6801470B2 (en) * | 2002-12-23 | 2004-10-05 | Intel Corporation | Digital regulation circuit |
US7418367B2 (en) | 2003-10-31 | 2008-08-26 | Hewlett-Packard Development Company, L.P. | System and method for testing a cell |
JP6657797B2 (ja) * | 2015-10-30 | 2020-03-04 | 富士ゼロックス株式会社 | 印刷システム、表示制御装置及びプログラム |
CN110879931B (zh) * | 2018-09-05 | 2022-04-05 | 长鑫存储技术有限公司 | 可视化的存储器芯片修补分析程式检验方法和装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4876685A (en) | 1987-06-08 | 1989-10-24 | Teradyne, Inc. | Failure information processing in automatic memory tester |
JPH04278556A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | Lsiの外観不良解析システム |
JP3256555B2 (ja) * | 1991-03-18 | 2002-02-12 | 株式会社日立製作所 | 半導体メモリ不良解析システムと不良セル表示出力方法 |
JP3526894B2 (ja) * | 1993-01-12 | 2004-05-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US5943437A (en) * | 1995-10-09 | 1999-08-24 | Kabushiki Kaisha Kobe Seiko Sho | Method and apparatus for classifying a defect on a semiconductor wafer |
US5720031A (en) | 1995-12-04 | 1998-02-17 | Micron Technology, Inc. | Method and apparatus for testing memory devices and displaying results of such tests |
JPH09270200A (ja) * | 1996-03-29 | 1997-10-14 | Ando Electric Co Ltd | メモリセルアレイ不良解析装置及び不良解析方法 |
JPH10104314A (ja) * | 1996-09-27 | 1998-04-24 | Ando Electric Co Ltd | ウェハ不良解析装置 |
JPH10125092A (ja) | 1996-10-22 | 1998-05-15 | Advantest Corp | フラッシュメモリ試験装置 |
JPH11238395A (ja) | 1998-02-20 | 1999-08-31 | Advantest Corp | メモリ試験装置 |
KR100278926B1 (ko) * | 1998-05-25 | 2001-01-15 | 김영환 | 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법 |
US6367042B1 (en) * | 1998-12-11 | 2002-04-02 | Lsi Logic Corporation | Testing methodology for embedded memories using built-in self repair and identification circuitry |
US6294918B1 (en) * | 1999-09-23 | 2001-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for locating weak circuit having insufficient driving current in IC chips |
-
2000
- 2000-07-03 US US09/609,793 patent/US6560729B1/en not_active Expired - Fee Related
-
2001
- 2001-06-08 AU AU2001268294A patent/AU2001268294A1/en not_active Abandoned
- 2001-06-08 EP EP01946216A patent/EP1307912A2/en not_active Withdrawn
- 2001-06-08 BR BR0112154-5A patent/BR0112154A/pt not_active Application Discontinuation
- 2001-06-08 WO PCT/US2001/018729 patent/WO2002003450A2/en not_active Application Discontinuation
- 2001-06-08 CN CN01812247A patent/CN1440570A/zh active Pending
- 2001-06-08 JP JP2002507433A patent/JP4698119B2/ja not_active Expired - Fee Related
- 2001-06-08 KR KR10-2003-7000076A patent/KR20030019553A/ko not_active Application Discontinuation
- 2001-06-26 TW TW090115368A patent/TW494520B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1307912A2 (en) | 2003-05-07 |
CN1440570A (zh) | 2003-09-03 |
KR20030019553A (ko) | 2003-03-06 |
JP4698119B2 (ja) | 2011-06-08 |
AU2001268294A1 (en) | 2002-01-14 |
BR0112154A (pt) | 2003-07-01 |
US6560729B1 (en) | 2003-05-06 |
WO2002003450A2 (en) | 2002-01-10 |
WO2002003450A3 (en) | 2002-04-25 |
JP2004503041A (ja) | 2004-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW306003B (en) | Nonvolatile semiconductor memory device | |
TWI237894B (en) | Non-volatile semiconductor memory and method of operating the same | |
JP4851962B2 (ja) | メモリシステム | |
TW306005B (en) | Decoding method of diode-type read only memory array | |
TWI261267B (en) | Non-volatile memory with temperature-compensated data read | |
US9672611B2 (en) | Pattern analysis method of a semiconductor device | |
US20020114185A1 (en) | Electrically-eraseable programmable read-only memory having reduced-page-size program and erase | |
KR100450466B1 (ko) | Mram용 판독-/기록 아키텍처 | |
CN107112048A (zh) | 用于基于阈值电压降档量的存储器单元的刷新编程的方法和设备 | |
JP2001057088A (ja) | Nand型不揮発性メモリ | |
TW394949B (en) | A non-volatile semiconductor memory device which allows for program checking and erasablity | |
TW200522078A (en) | Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance | |
CN100419904C (zh) | 磁阻式随机存取存储器电路 | |
US10446562B1 (en) | One-time programmable bitcell with partially native select device | |
TW494520B (en) | Automated determination and display of the physical location of a failed cell in an array of memory cells | |
JP2004213574A (ja) | データ記憶装置 | |
TW201123188A (en) | 3D chip select for sheard input packages | |
TW550570B (en) | Apparatus and methods for marking content of memory storage devices | |
US20240265990A1 (en) | Apparatus with circuit-locating mechanism | |
CN107577830A (zh) | 兼具单目标、多目标晶圆图的构造方法 | |
TW311225B (en) | Non-volatile semiconductor memory device and method for verifying operations of the same | |
US6816421B2 (en) | Nonvolatile semiconductor memory | |
TW569242B (en) | Semiconductor memory device | |
US6629193B1 (en) | Solid-state information storage device | |
CN109658976A (zh) | 用于具有分割字线的多次可编程存储器(mtpm)的裕度测试 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |