CN114729962A - 调试印刷电路板的方法、装置和计算机程序产品 - Google Patents

调试印刷电路板的方法、装置和计算机程序产品 Download PDF

Info

Publication number
CN114729962A
CN114729962A CN202080077708.0A CN202080077708A CN114729962A CN 114729962 A CN114729962 A CN 114729962A CN 202080077708 A CN202080077708 A CN 202080077708A CN 114729962 A CN114729962 A CN 114729962A
Authority
CN
China
Prior art keywords
boundary
circuit board
printed circuit
scan
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080077708.0A
Other languages
English (en)
Inventor
佩特鲁斯·马里努斯·科内利斯·玛利亚·范·登·埃登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTAG TECHNOLOGIES BV
Original Assignee
JTAG TECHNOLOGIES BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTAG TECHNOLOGIES BV filed Critical JTAG TECHNOLOGIES BV
Publication of CN114729962A publication Critical patent/CN114729962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/025General constructional details concerning dedicated user interfaces, e.g. GUI, or dedicated keyboards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815Functional tests, e.g. boundary scans, using the normal I/O contacts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544Scanning methods, algorithms and patterns
    • G01R31/31855Interconnection testing, e.g. crosstalk, shortcircuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本公开涉及一种调试具有至少一个边界扫描兼容设备的印刷电路板的方法,所述方法使用电子处理单元并且包括以下步骤:检索所述至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描兼容设备包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;选择并显示安装在所述印刷电路板上的所述设备的至少一部分的电路图,所述电路图包括安装在所述印刷电路板上的多个设备中的至少一个设备和所述多个设备中的至少一个其他设备,所述其他设备包括电路端子,所述电路端子与所述设备的电路端子互连,用于使至少所述设备、所述其他设备和互连可视化。本公开还涉及相应的调试装置和相应的计算机程序产品。

Description

调试印刷电路板的方法、装置和计算机程序产品
技术领域
本公开一般涉及调试一个或多个印刷电路板。
本公开还涉及用于测试印刷电路板的装置、调试装置以及计算机程序产品。
背景技术
印刷电路板可以包括大量电子元器件,这些元器件例如通过接触焊盘附接到印刷电路板。导电轨道通过它们的导电焊盘连接元器件。
现代印刷电路板具有多层印刷,层之间带有迹线层或导电轨道。因此,只有印刷电路板的顶层和底层上的轨道是可见的。由于现代印刷电路板可能包括四到八层(尽管更多的层也很常见),所以大多数轨道是不可见的。因此,测试和调试此类印刷电路板具有挑战性,因为元器件的许多引脚是不可见的,因此调试人员难以区分它们。许多元器件和轨道也非常小,这进一步使测试和调试复杂化。
其中一个元器件或其中一个轨道的故障可能已经导致整个印刷电路板发生故障。因此,希望每个元器件和每个轨道都可以被监控和测试,以确保正确运行。
为此,在印刷电路板的设计阶段,可以在电路板中实现边界扫描功能。通过边界扫描,提供了一个电子串行接口,允许访问当今许多电子元器件,例如集成电路上的嵌入式逻辑。借助边界扫描元器件,电路板上增加了多项功能,例如逻辑测试,例如在没有外部测试探针的情况下测试设备之间的连接,编程逻辑,例如用于对FPGA进行编程,以及用于调试集成电路和微控制器中的逻辑。
当今许多印刷电路板都配备了边界扫描设备。这些印刷电路板可以通过运行边界扫描测试(BST)进行测试。边界扫描测试(BST)是一种为辅助印刷电路板测试而开发的方法,并在标准(IEEE Std.1149.1--1990)中规定。
为了检测PCB的故障,必须开发测试模式或测试向量,优选地测试向量或测试模式覆盖所有故障并且使诊断尽可能简单。在边界扫描测试中使用这样的测试向量非常有利于测试印刷电路板的几个功能方面及其各个元器件和轨道,并且也足以检查哪些元器件相互连接。
边界扫描为PCB的所有阶段提供了一种工具。这意味着,在设计阶段,边界扫描为PCB的设计人员提供了一种工具,用于对PCB的某些方面进行临时调试,甚至在PCB被发布用于生产之前。如果设计是最终的,并且已经开发了相应的测试向量,则可以在生产测试阶段就可以对组装好的电路板进行故障测试。后来,服务阶段边界扫描中的相似性为临时调试提供了工具。
在PCB的所有阶段,设计人员、测试人员和服务工程师都可以运行(临时)边界扫描测试,以确定测试的输出是否符合预期。考虑到彻底的设计和制造,大多数输出将符合预期并且测试将通过。然而,与所有设计和制造一样,有时结果并不像预期的那样。在这种情况下,设计人员和/或测试人员将不得不调试并深入了解测试的细节以确定错误所在。这可能是非常具有挑战性的。
发明内容
此本发明的一个目的是提供一种简化且有效的方法,用于调试具有一个或多个边界扫描兼容设备的印刷电路板以及印刷电路板的测试图案。
在本公开的第一方面,通过一种用于调试印刷电路板和/或所述印刷电路板的至少一个测试图案的方法来实现该目的,所述印刷电路板包括安装在所述印刷电路板上的多个设备,所述印刷电路板具有用于互连所述设备的电路端子,所述设备包括至少一个边界扫描兼容设备,所述边界扫描兼容设备具有边界扫描兼容电路端子并包括所述边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,所述方法使用电子处理单元,并包括以下步骤:
由所述处理单元检索所述至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
由所述处理单元检索安装在所述印刷电路板上的所述多个设备的连接属性,所述连接属性至少包括所述设备的所述电路端子之间的互连列表;
由所述处理单元显示安装在所述印刷电路板上的所述设备的至少一部分的电路图,所述电路图包括安装在所述印刷电路板上的所述多个设备中的至少一个设备,以及所述多个设备中的至少一个其他设备,所述其他设备包括电路端子,所述电路端子与所述设备的电路端子互连,用于使至少所述设备、所述其他设备和所述设备之间的互连可视化,以调试所述印刷电路板;其中所述设备通过所述处理单元接收以下组中的一个选择来确定:所述印刷电路板、安装在所述印刷电路板上的所述设备以及安装在所述印刷电路板上的所述设备之一的电路端子。
通过边界扫描,提供了一种低成本的工具来验证PCB上元器件的正确性以及这些元器件之间的互连。对于位于电路板表面的元器件和互连,它允许对PCB内的元器件和网络进行某些功能方面的测试以及结构测试,但对于多层PCB中间层中的元器件和互连也是如此。
有了边界扫描,设计人员、测试人员和服务工程师就有了对PCB某些方面进行调试的工具。例如,在设计阶段,它可以帮助设计人员选择边界扫描兼容设备,以便可以以更有效的方式完成PCB测试,即借助边界扫描测试。在测试阶段,测试人员可以执行预定义的边界扫描测试或测试向量,以确定所有元器件和互连是否根据测试按预期运行。
如果边界扫描测试失败,意味着被测元器件和/或互连指示失败或测试的输出数据与预期不符,则可能需要调试以进行进一步检查并确定错误所在。
通常,测试人员或设计人员可以从边界扫描测试的输出中接收或确定至少一些发生错误的细节。例如,测试在PCB上的某个元器件或元器件块处失败。然后调试人员想要进一步调查该块中或附近的元器件,由于小型化元器件和(隐藏的)互连,这很难确定。
目前,调试人员可以采用常规调试技术,例如探针测试和检查PCB的设计细节,即电路布局、元器件列表、元器件位置和网表。然而,调试人员并不总是可以访问或拥有此类信息。
使用根据本公开第一方面所提出的方法,边界扫描测试设备或通用计算机等处理单元将获得印刷电路板上的边界扫描兼容设备的属性。处理单元还获得PCB上的设备之间的互连列表。一旦获得该数据,处理单元就知道元器件和互连,并将通过图形用户界面从用户获得对元器件和/或互连的选择,以通过图形用户界面提供其视觉表示。
因此,在PCB的开发阶段,PCB设计人员可能会开发边界扫描测试并确定测试结果不正确,例如元器件不响应或响应与预期不同,或者由于设计的某些方面,或者他或她可能发现,由于设计的某些方面,这样的测试不能被执行或比预期的小部分可以执行。在这种情况下,设计人员可以开始调试以确定PCB的元器件是否与测试失败或测试结果不符合预期的其他元器件交互。这种需要不仅出现在设计阶段测试结果出乎意料的情况下,也出现在测试阶段测试失败的情况下,在这种情况下,PCB已经组装完毕,但对PCB的测试却指出元器件或元器件的子块或互连出现了故障。
发明人的见解是,为了调试PCB和/或在开发PCB测试向量期间进行调试,以及可能在测试的其他阶段,需要可视化(部分)电路布局。这有助于调试人员获取解决问题所需的信息并重新运行测试,直到其结果符合预期。为此,利用根据第一方面的方法,处理单元将通过图形用户界面生成并显示所有元器件及其引脚的列表。用户可以选择其中一个元器件的引脚之一,并基于该选择和获得的边界扫描兼容设备的边界扫描属性和互连列表,使处理单元能够确定在该引脚被选中的元器件的电路图中,还有哪些元器件与之相连。然后,通过图形用户界面向用户显示具有这些元器件的电路图,因此具有所选元器件的元器件,以及相同电路图的任何其他元器件,以便向用户提供一种简单直接的调试方法。
在一个示例中,通过由所述处理单元接收对至少一个印刷电路板的选择来确定所述设备。
在示例中,通过由所述处理单元接收对安装在所述至少一个印刷电路板的所述选择的印刷电路板上的至少一个设备的选择来确定所述设备。
在一个示例中,通过由所述处理单元接收对安装在所述印刷电路板上的所述设备之一的电路端子的选择来确定所述设备。
根据第一方面的用于调试PCB的可视化方法能够通过图形用户界面将用户选择的电路图的全部或部分可视化。选择可能包含整个PCB,这导致具有所有元器件的多个电路图的可视化。选择还可以包含单个设备,这导致具有所有元器件的电路图的可视化。最后,该选择还可以是设备的单个引脚或电路端子,使得与其连接的设备以及因此在该电路图中的设备被可视化。
在一个示例中,由所述处理单元进行显示的所述步骤包括显示所述设备的至少一部分的电路图,并且其中对于所述显示的设备中的每一个,显示对应于所述设备的属性。
在一个示例中,所述属性包括由以下各项组成的组中的一项或多项:电路端子的数量、边界扫描兼容电路端子的数量、设备类型、所述设备类型和互连电路端子的连续编号标识。
除了设备的可视化之外,显示的信息还可能包含进一步的信息,例如该设备的引脚或接触焊盘的数量,或者用户可以从中观察到它是哪个元器件的信息,例如电阻、微控制器等。
在一个示例中,所述方法还包括:根据所述边界扫描属性列表和所述连接属性确定边界扫描透明设备,其中所述透明设备由设备定义,边界扫描测试的数据以非调整方式通过所述设备。
出于边界扫描的目的,PCB上的设备或元器件可被视为透明设备。这种透明设备的一个例子是电阻,在某些情况下,电阻被视为无源/非有源元器件的轨道。在这种情况下,此透明设备构成其一部分的电路图将包含透明设备的两个引脚上的元器件或设备。因此,所示的电路图将可视化两个引脚的图形。在多个透明设备的情况下,可以将两个以上的电路图组合成一个图,例如将两个、三个甚至更多图形组合成一个图形以显示给用户。
优选地,用户或调试人员(开发人员、测试人员或服务工程师)能够选择或修改哪些元器件是透明的,因此将具有可视化的组合电路图。如果这些透明元器件中的许多相互连接,则可视化电路图可能变得太大而无法通过图形用户界面对其进行简单直接的呈现。为此,该方法优选地包括从用户获得电路图中最大数量的元器件的输入的步骤。
在一个示例中,所述方法还包括:通过所述处理单元对安装在所述印刷电路板上的所述边界扫描兼容设备的链边界扫描兼容电路端子的至少一个边界扫描兼容电路端子进行边界扫描测试。
在一个示例中,所述边界扫描测试用于生成安装在所述印刷电路板上的所述设备的所述连接属性。
在一个示例中,从所述至少一个边界扫描兼容设备的边界扫描描述语言BSDL文件检索所述边界扫描属性。
在一个示例中,该方法还包括图形界面设备,其中所述显示、接收、操作和呈现步骤中的至少一个由所述图形界面设备控制。
在本公开的第二方面,提供了一种调试装置,用于调试印刷电路板和/或该印刷电路板的至少一个测试图案,所述印刷电路板包括安装在所述印刷电路板上的多个设备,所述印刷电路板具有用于互连所述设备的电路端子,所述设备包括至少一个边界扫描兼容设备,所述边界扫描兼容设备具有边界扫描兼容电路端子并包括所述边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,所述调试装置包括电子处理单元,其被布置用于以下步骤:
检索所述至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
检索安装在所述印刷电路板上的所述多个设备的连接属性,所述连接属性至少包括所述设备的所述电路端子之间的互连列表;
显示安装在所述印刷电路板上的所述设备的至少一部分的电路图,所述电路图包括安装在所述印刷电路板上的所述多个设备中的至少一个设备,以及所述多个设备中的至少一个其他设备,所述其他设备包括电路端子,所述电路端子与所述设备的电路端子互连,用于使至少所述设备、所述其他设备和所述设备之间的互连可视化,以调试所述印刷电路板;其中所述设备通过所述处理单元接收以下组中的一个选择来确定:所述印刷电路板、安装在所述印刷电路板上的所述设备以及安装在所述印刷电路板上的所述设备之一的电路端子。
在本公开的第三方面,提供了一种计算机程序产品,包括数据存储设备,其上存储计算机程序代码数据,当所述程序代码数据被加载到电子处理单元的存储器中并由所述电子处理单元执行时,所述计算机程序代码数据被布置为执行任何上述方面和示例的方法。
通过参考当前实施例的详细描述和附图,本发明的这些和其他目的、优点和特征将容易理解和领会。
附图说明
图1以流程图的方式示出了根据本公开的一个方面的方法的步骤;
图2以说明性方式示出了用于执行根据本公开的一个方面的方法的图形用户界面;
图3以说明性方式示出了根据本公开的一个方面的图形用户界面中的电路图表示;
图4以说明性方式示出了根据本公开的一个方面的图形用户界面中的另一个电路图表示。
具体实施方式
图1示出了用于调试印刷电路板PCB的方法的步骤的流程图100。调试从广义上理解,意味着调试可以在PCB上的设计、制造、测试和执行测量的几个阶段进行。在设计阶段,PCB设计人员正在定义哪些元器件(例如,来自哪个供应商的哪些类型的设备)应位于PCB上的哪些物理位置。计算机可以帮助设计人员做出这样的决定。优选地,在可能的情况下,设计人员选择符合边界扫描的设备,使得设备或元器件,或更优选地元器件的子块,或者甚至更优选地,整个PCB或甚至几个PCB的完整系统被布置为执行边界扫描测试。
为此,PCB设置有至少一个边界扫描兼容设备,该设备具有至少一个但大多是两个或更多个电路端子或接触焊盘,通过互连或轨道为电子元器件供电和/或将其与电源和PCB上的其他元器件连接。
为了提供边界扫描能力,边界扫描兼容设备配备了额外的逻辑,包括用于每个电路端子的扫描单元。这些单元相互连接以形成边界扫描单元链或边界扫描扫描移位寄存器。边界扫描兼容设备还配备了测试访问端口作为寄存器的接口,并提供控制电路,如时钟信号、复位等。构成边界扫描寄存器的边界扫描单元被布置为将数据从测试数据输入通过不同的边界扫描单元转移到测试数据输出。测试访问端口控制不同边界扫描单元中的每一个,以例如作为驱动器来操作,以便向相应的边界扫描电路终端输出逻辑信号。也可以控制这些单元以作为用于在该电路端子处捕获逻辑信号的传感器来操作。
几个符合边界扫描的设备可以串联在一起。这可以通过连接边界扫描兼容设备的测试数据输出和另一个边界扫描兼容设备的测试数据输入来实现。以这种方式,形成边界扫描链,其可从控制接口或边界扫描控制器(例如通过电子处理单元或与通用计算机的接口)进行控制。
本发明的边界扫描方法,如图1所示,用于调试PCB。PCB包括几个元器件,其中至少一个或几个是边界扫描兼容设备,它们安装在PCB上并具有用于将设备互连的电路端子。电路端子是符合边界扫描的电路端子,这意味着它们包括边界扫描单元的边界扫描寄存器。该方法包括几个步骤,以使PCB设计人员、测试人员或其他使用PCB的用户能够进行简化和高效的调试。
在第一步骤110中,处理单元检索PCB上兼容边界扫描的那些设备的边界扫描属性。这些属性可以从安装在PCB上的边界扫描兼容设备的边界扫描描述语言BSDL文件中检索。BSDL文件的信息也用于图形用户界面GUI,如图2所示。
在可以在步骤110之后、之前或与步骤110并行执行的下一步骤120中,处理单元检索安装在所述印刷电路板上的多个设备的连接属性。连接属性至少包括所述设备的所述电路端子之间的互连列表。可以从所谓的网表中检索这些互连属性或轨迹数据,该网表描述了PCB上的所有网络或电路,因此哪些设备或元器件的哪些引脚或电路端子相互连接。
一旦检索到设备和互连属性,处理单元就可以通过GUI向用户(调试人员)显示信息。显示的是元器件列表、这些元器件的电路端子以及网表。因此,可以向用户呈现130所有电路端子(所有元器件的)、所有元器件、所有网络或整个PCB的列表。然后用户可以通过GUI从列表中选择一个。
处理单元从用户接收140对列表的选择以可视化电路图150,其中的一个元器件是被选中的元器件,或包括被选中的电路端子,或者,所有的电路图都被可视化,这些电路图构成在步骤130中被选中的PCB的一部分。
在图2中,GUI 200示出了用于开发和/或测试边界扫描测试的边界扫描应用程序的示例。通过GUI 200,用户可能能够控制处理单元检索边界扫描兼容设备的边界扫描属性并检索连接性属性。GUI 200可以被布置成从多个源导入电路图,用于提取边界扫描兼容设备的边界扫描属性以及连接属性。
图2所示的GUI 200包括几个部分,210、220、230、240和250。在第一部分210中,可以显示项目细节,其包括例如dl板的数量和板(PCB)的细节的信息。通过选择其中一个板,板上设备的详细信息显示在部分220中。这些包括边界扫描兼容设备的边界扫描属性,例如图2中的设备Q1、R9、U12和R8所示。在设备属性下方,是用于指示板上存在哪些网络的网络属性的部分230。在底部提供了一个单独的日志250部分,用于显示运行应用程序中的选择和步骤的所有详细信息或日志。
在选择了PCB、设备或元器件、电路端子或网络之后,相应的电路图呈现在单独的电路图浏览器240中,该浏览器优选覆盖在部分210、220和230上。在图3和图4中,给出了电路图浏览器240的更详细视图。
在图3中,电路图浏览器240显示为具有4个设备,即两个集成电路320、330和两个电阻310、340。靠近电阻350的图标350指示列表的选择,即在这种情况下为设备。在设备之间,还显示了互连以指示电路中的每个设备是如何连接的。
由于一些电路图可能包括大量元器件,因此最大数量的元器件优选地是可配置的。优选地,可视化的元器件以行和列的阵列排列,这允许用户配置每列和每行的最大元器件数量以增加电路图的易读性。
在图4中,示出了电路图240的更详细的示例,其中包含大量设备。如图所示,设备410、420、430、440、450、460、470、480、490、510包括指示设备类型的附加信息,例如电阻410、460、490和设备类型的序列号492。此外,电路端子标识优选地还显示为491以指示哪些引脚或电路端子与哪个设备连接。
如图4所示,电阻R3、460是部分透明的,这表明该设备被视为边界扫描透明设备或被配置为边界扫描透明设备。
通过研究附图、公开内容和所附权利要求,本领域技术人员在实践要求保护的公开内容时可以理解和实现对公开示例的其他变化。在权利要求中,“包括”一词不排除其他元件或步骤,不定冠词“一”或“一个”不排除多个。单个处理器或其他单元可以实现权利要求中列举的若干项的功能。在相互不同的从属权利要求中叙述某些措施这一事实并不表示这些措施的组合不能有利地使用。计算机程序可以存储/分发在合适的介质上,例如与其他硬件一起提供或作为其他硬件的一部分提供的光学存储介质或固态介质,但也可以以其他形式分发,例如通过互联网或其他有线或无线电信系统。权利要求中的任何附图标记不应解释为限制其范围。相似的附图标记表示相似或等效的功能。
本公开不限于以上公开的示例,并且可以由本领域技术人员在所附权利要求中公开的本公开范围之外进行修改和增强,而不必应用创造性技术并用于任何数据通信、数据交换和数据处理环境。

Claims (13)

1.一种用于调试印刷电路板和/或所述印刷电路板的至少一个测试图案的方法,所述印刷电路板包括安装在所述印刷电路板上的多个设备,所述印刷电路板具有用于互连所述设备的电路端子,所述设备包括至少一个边界扫描兼容设备,所述边界扫描兼容设备具有边界扫描兼容电路端子并包括所述边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,所述方法使用电子处理单元,并包括以下步骤:
由所述处理单元检索所述至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
由所述处理单元检索安装在所述印刷电路板上的所述多个设备的连接属性,所述连接属性至少包括所述设备的所述电路端子之间的互连列表;
由所述处理单元显示安装在所述印刷电路板上的所述设备的至少一部分的电路图,所述电路图包括安装在所述印刷电路板上的所述多个设备中的至少一个设备,以及所述多个设备中的至少一个其他设备,所述其他设备包括电路端子,所述电路端子与所述设备的电路端子互连,用于使至少所述设备、所述其他设备和所述设备之间的互连可视化,以调试所述印刷电路板;其中所述设备通过所述处理单元接收以下组中的一个选择来确定:所述印刷电路板、安装在所述印刷电路板上的所述设备以及安装在所述印刷电路板上的所述设备之一的电路端子。
2.根据权利要求1所述的方法,其中通过由所述处理单元接收对至少一个印刷电路板的选择来确定所述设备。
3.根据权利要求1所述的方法,其中通过由所述处理单元接收对安装在所述至少一个印刷电路板的所述选择的印刷电路板上的至少一个设备的选择来确定所述设备。
4.根据权利要求1所述的方法,其中通过由所述处理单元接收对安装在所述印刷电路板上的所述设备之一的电路端子的选择来确定所述设备。
5.根据前述权利要求中任一项所述的方法,其中由所述处理单元显示的所述步骤包括显示所述设备的至少一部分的电路图,并且其中对于所述显示的设备中的每一个,显示对应于所述设备的属性。
6.根据权利要求5所述的方法,其中所述属性包括由以下各项组成的组中的一项或多项:电路端子的数量、边界扫描兼容电路端子的数量、设备类型、所述设备类型和互连电路端子的连续编号标识。
7.根据前述权利要求中任一项所述的方法,其中所述方法还包括:根据所述边界扫描属性列表和所述连接属性确定边界扫描透明设备,其中所述透明设备由设备定义,边界扫描测试的数据以非调整方式通过所述设备。
8.根据前述权利要求中任一项所述的方法,其中所述方法还包括:由所述处理单元对安装在所述印刷电路板上的所述边界扫描兼容设备的链边界扫描兼容电路端子的至少一个边界扫描兼容电路端子进行边界扫描测试。
9.根据权利要求8所述的方法,其中所述边界扫描测试用于生成安装在所述印刷电路板上的所述设备的所述连接属性。
10.根据前述权利要求中任一项所述的方法,其中从所述至少一个边界扫描兼容设备的边界扫描描述语言BSDL文件检索所述边界扫描属性。
11.根据前述权利要求中任一项所述的方法,还包括图形界面设备,其中所述显示、接收、操作和呈现步骤中的至少一个由所述图形界面设备控制。
12.一种调试装置,用于调试印刷电路板和/或该印刷电路板的至少一个测试图案,所述印刷电路板包括安装在所述印刷电路板上的多个设备,所述印刷电路板具有用于互连所述设备的电路端子,所述设备包括至少一个边界扫描兼容设备,所述边界扫描兼容设备具有边界扫描兼容电路端子并包括所述边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,所述调试装置包括电子处理单元,其被布置用于以下步骤:
检索所述至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
检索安装在所述印刷电路板上的所述多个设备的连接属性,所述连接属性至少包括所述设备的所述电路端子之间的互连列表;
显示安装在所述印刷电路板上的所述设备的至少一部分的电路图,所述电路图包括安装在所述印刷电路板上的所述多个设备中的至少一个设备,以及所述多个设备中的至少一个其他设备,所述其他设备包括电路端子,所述电路端子与所述设备的电路端子互连,用于使至少所述设备、所述其他设备和所述设备之间的互连可视化,以调试所述印刷电路板;其中所述设备通过所述处理单元接收以下组中的一个选择来确定:所述印刷电路板、安装在所述印刷电路板上的所述设备以及安装在所述印刷电路板上的所述设备之一的电路端子。
13.一种计算机程序产品,包括数据存储设备,其上存储计算机程序代码数据,当所述程序代码数据被加载到电子处理单元的存储器中并由所述电子处理单元执行时,所述计算机程序代码数据被布置为执行权利要求1至11中任一项所述的方法。
CN202080077708.0A 2019-11-08 2020-11-05 调试印刷电路板的方法、装置和计算机程序产品 Pending CN114729962A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2024200 2019-11-08
NL2024200A NL2024200B1 (en) 2019-11-08 2019-11-08 A method for debugging a printed circuit board.
PCT/NL2020/050687 WO2021091376A1 (en) 2019-11-08 2020-11-05 Method, arrangement and computer program product for debugging a printed circuit board

Publications (1)

Publication Number Publication Date
CN114729962A true CN114729962A (zh) 2022-07-08

Family

ID=69570793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080077708.0A Pending CN114729962A (zh) 2019-11-08 2020-11-05 调试印刷电路板的方法、装置和计算机程序产品

Country Status (6)

Country Link
US (1) US20220404412A1 (zh)
EP (1) EP4055397A1 (zh)
JP (1) JP2023500929A (zh)
CN (1) CN114729962A (zh)
NL (1) NL2024200B1 (zh)
WO (1) WO2021091376A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230045861A (ko) * 2021-09-29 2023-04-05 삼성전자주식회사 메모리 모듈의 반도체 메모리 장치의 동작을 설계 레벨에서 검증하는 시뮬레이션 방법 및 시스템
US20230305946A1 (en) * 2022-03-25 2023-09-28 Mikroelektronika D.O.O. Hardware development system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484016B (en) * 1999-07-28 2002-04-21 Hitachi Ltd Semiconductor integrated circuit and recording medium
US7191373B2 (en) * 2001-03-01 2007-03-13 Syntest Technologies, Inc. Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques
US6988229B1 (en) * 2002-02-11 2006-01-17 Folea Jr Richard Victor Method and apparatus for monitoring and controlling boundary scan enabled devices
CN100351638C (zh) * 2003-05-01 2007-11-28 中兴通讯股份有限公司 一种集成电路边界扫描测试装置
JP2005214957A (ja) * 2004-02-01 2005-08-11 Ryuji Naito バウンダリスキャン可視化方法
US20090105983A1 (en) * 2007-10-23 2009-04-23 Texas Instruments Incorporated Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system
NL1037457C2 (en) * 2009-11-10 2011-05-12 Jtag Technologies Bv A method of and an arrangement for testing connections on a printed circuit board.
JP2011227014A (ja) * 2010-04-23 2011-11-10 Mitsubishi Electric Corp プリント基板テスト装置
TW201416686A (zh) * 2012-10-26 2014-05-01 Hon Hai Prec Ind Co Ltd 待測訊號搜尋系統及方法

Also Published As

Publication number Publication date
EP4055397A1 (en) 2022-09-14
WO2021091376A1 (en) 2021-05-14
JP2023500929A (ja) 2023-01-11
NL2024200B1 (en) 2021-07-20
US20220404412A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
US4963824A (en) Diagnostics of a board containing a plurality of hybrid electronic components
US7765444B2 (en) Failure diagnosis for logic circuits
US7496816B2 (en) Isolating the location of defects in scan chains
CN114729962A (zh) 调试印刷电路板的方法、装置和计算机程序产品
US7266741B2 (en) Generation of test vectors for testing electronic circuits taking into account of defect probability
US20020170000A1 (en) Test and on-board programming station
US10048307B2 (en) Method and system for performing electrical tests on complex devices
US6378094B1 (en) Method and system for testing cluster circuits in a boundary scan environment
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
US20080270857A1 (en) Boundary scan connector test method capable of fully utilizing test i/o modules
JP5176962B2 (ja) プリント板接続試験装置および方法
US6675337B1 (en) Built-in self verification circuit for system chip design
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
JP2021179364A (ja) 検査データ作成装置および検査データ作成方法
JP2005326193A (ja) 基板テスト方式
Sabapathi The future of PCB diagnostics and trouble-shooting
JP4455569B2 (ja) 複数の論理回路に対する故障診断方法
De Sousa et al. Boundary-scan interconnect diagnosis
De Jong et al. Boundary scan test, test methodology, and fault modeling
US20050210349A1 (en) Scan test tools, models and/or methods
Malian et al. Embedded testing in an in-circuit test environment
JP4942004B2 (ja) 複数の論理回路に対する故障診断方法
JP2008116332A (ja) 複数の論理回路に対する故障診断方法
JP3112263B2 (ja) 配線ショート箇所検出方法及びその検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination