JP4942004B2 - 複数の論理回路に対する故障診断方法 - Google Patents
複数の論理回路に対する故障診断方法 Download PDFInfo
- Publication number
- JP4942004B2 JP4942004B2 JP2009138706A JP2009138706A JP4942004B2 JP 4942004 B2 JP4942004 B2 JP 4942004B2 JP 2009138706 A JP2009138706 A JP 2009138706A JP 2009138706 A JP2009138706 A JP 2009138706A JP 4942004 B2 JP4942004 B2 JP 4942004B2
- Authority
- JP
- Japan
- Prior art keywords
- candidate
- failure
- layer
- logic circuits
- failure candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
図1は、従来の論理回路の故障箇所推定方法またはプログラムにおける処理フローチャートである。従来の論理回路の故障診断においては、故障シミュレータが用いられる。まず、ステップS101において、論理回路内部に故障が仮定されることにより、その論理回路の機能シミュレーションもしくは論理シミュレーションが行われる。次に、そのシミュレーション結果と、予め用意されていた期待値とが照合される。仮定された故障箇所と、その故障が検出されたテストベクタとが対応付けられて、故障辞書が作成される。次に、ステップS102において、論理回路の実際のテスト結果から、フェイル情報が取得される。ステップS103において、取得されたフェイル情報のフェイルピンおよびフェイルベクタに対応する故障辞書がそれぞれ検索されて、仮定の故障箇所が求められる。そして、ステップS104において、複数得られた仮定の故障候補の中から、優先順位付けが行われて故障箇所の推定が行われる。
上述した技術に関連して、以下に示す提案がなされている。
特許文献1発明の順序回路の故障推定方法は、半導体集積回路内の、全ラッチの全ベクタに対する全期待値情報と、テスタのパス/フェイル情報と、全回路の接続情報とを用い、半導体集積回路をラッチと組合わせ回路とに分割して故障推定する順序回路の故障箇所推定方法において、第1の処理手順と、第2の処理手順と、第3の処理手順と、第4の処理手順と、第5の処理手順と、第6の処理手順とを少なくともフェイルベクタごとに、組合わせ回路の入力境界における故障伝搬推定値を求める処理手順として有しており、最終的に故障推定リストを作成することを特徴とする。ここで、第1の処理手順は、実際のフェイル出力ピンもしくはフェイルと推定されるラッチ入力線から、半導体集積回路の入力ピンまたはラッチ出力に到達するまでの入力方向に向って組合わせ回路を抽出するとともに、更に抽出された当該組合わせ回路の入力から、半導体集積回路の出力ピンまたはラッチ入力に到達するまでの出力方向に向って組合わせ回路を抽出する。第2の処理手順は、前記組合わせ回路の出力部に接続されているラッチの出力が、他の何れのラッチに影響を及ぼしているか否かをチェックしてデータフローを作成する。第3の処理手順は、組合わせ回路の入力境界における故障伝搬値を、単一故障伝搬確認、の組合わせ回路内の同一信号線分岐確認および分岐信号活性化確認、および入力境界部ラッチのクロックイネーブル確認によって、同時故障伝搬可能信号線組合わせを選択するシミュレーションにより推定確認する第4の処理手順は、組合わせ回路より、実際の半導体集積回路の出力までの後段の回路の抽出が確認されていない場合に、後段の回路を抽出する。第5の処理手順は、組合わせ回路の入力境界における故障推定結果を用いた故障伝搬シミュレーションと実際のフェイル出力とが一致しているか否かを判定する。第6の処理手順は、第5の処理手順において一致していると判定された場合に、ラッチ状態の推定値テーブルを作成するとともに、得られたラッチ状態の推定値テーブルを用いた組合わせ回路内の各信号線のシミュレーション結果により縮退故障の有無を判定し、組合わせ回路内の故障箇所を推定する。
また、製造時の検査工程において外観検査によって得られるウェハ内の欠陥分布から、技術者が工程の異常を推測して、故障解析するチップを選別する。しかし技術者の判断で選別されたチップを解析しても、製造品質に最も影響を与える故障原因を特定出来るとは限らず、数多くのチップを故障解析する必要がある。
本発明の目的は、同一の生産ロットあるいは異なるロット間のウェハ内の同一箇所などの複数の論理回路に対して、共通する故障を抽出し、故障の傾向を掴み、システマチックな故障の早期発見を可能とすることである。
本発明による別の論理回路故障診断方法は、複数の論理回路に共通して不具合が発生している故障候補に基づく論理回路故障診断方法である。この論理回路故障診断方法は、(a)複数の論理回路について故障診断ツールで得られた故障候補データに基づき、複数の論理回路のそれぞれの故障箇所を推定するステップと、(b)複数の論理回路のそれぞれの故障候補データが取得される入力処理ステップと、(c)複数の論理回路のそれぞれの故障候補データから所定のデータが抽出されるデータ抽出処理ステップと、(d)診断処理ステップと、(f)出力処理ステップとを具備する。(c)データ抽出処理ステップは、(c−1)複数の論理回路のそれぞれの故障候補データから、故障候補名と、故障候補の座標、レイアウトの配線層あるいは製造または検査時の工程を示す故障候補のレイアウトの配線層と、故障候補配線分岐情報とが抽出されるステップを具備する。(d)診断処理ステップは、(d−1)故障候補のレイアウトの配線層が用いられて、複数の論理回路のそれぞれの故障候補データについて、断線が原因で発生する故障であるOPEN故障の候補の層がOPEN候補層として抽出されるステップと、(d−2)故障候補のレイアウトの配線層が用いられて、複数の論理回路のそれぞれの故障候補データについて、短絡が原因で発生する故障であるSHORT故障の候補の層がSHORT候補層として抽出されるステップとを具備する。(f)出力処理ステップは、(f−1)複数の論理回路のそれぞれの故障候補データについて、OPEN候補層およびSHORT候補層を出力するステップと、(f−2)複数の論理回路のそれぞれの故障候補データについて、故障タイプと、故障候補数または多重数とを出力するステップとを具備する。この論理回路故障診断方法は、(d)診断処理ステップと(f)出力処理ステップとの間に、(e)順位付け処理ステップをさらに具備する。(e)順位付け処理ステップは、(e−1)複数の論理回路のそれぞれの故障候補データについて、OPEN候補層の数をカウントするステップと、(e−2)複数の論理回路のそれぞれの故障候補データについて、SHORT候補層の数をカウントするステップと、(e−3)ステップ(e−1)の後から、複数の論理回路のそれぞれの故障候補データを、OPEN候補層のカウントに応じて順位付けするステップと、(e−4)ステップ(e−2)の後から、複数の論理回路のそれぞれの故障候補データを、SHORT候補層のカウントに応じて順位付けするステップとを具備する。(f)出力処理ステップは、(f−3)複数の論理回路のそれぞれの故障候補データについて、OPEN候補層の故障候補名および順位を出力するステップと、(f−4)複数の論理回路のそれぞれの故障候補データについて、SHORT候補層の故障候補名および順位を出力するステップとをさらに具備する。(c)データ抽出処理ステップは、(c−2)故障候補の座標をさらに取得するステップをさらに具備する。(d)診断処理ステップは、(d−3)複数の論理回路のそれぞれの故障候補データについて、故障候補のレイアウトの配線層と故障候補配線分岐情報とが用いられて、OPEN候補層およびSHORT候補層が抽出されるステップをさらに具備する。ステップ(d−3)は、(d−3−a)故障候補が、配線の一部の箇所である場合に、配線の一部の箇所を含む故障候補のレイアウトの配線層がOPEN候補層として抽出されるステップと、(d−3−b)故障候補が、配線のペアである場合に、配線のペアを含む故障候補のレイアウトの配線層がSHORT候補層として抽出されるステップと、(d−3−c)故障候補が、配線の全体である場合に、配線の通る配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、(d−3−d)故障候補が、ゲートである場合に、ゲートを含む故障候補のレイアウトの配線層がOPEN候補層およびSHORT候補層として抽出されるステップとを具備する。
本発明による別の論理回路故障診断プログラムは、複数の論理回路に共通して不具合が発生している故障候補に基づく論理回路故障診断プログラムである。この論理回路故障診断プログラムは、(a)複数の論理回路について故障診断ツールで得られた故障候補データに基づき、複数の論理回路のそれぞれの故障箇所を推定するステップと、(b)複数の論理回路のそれぞれの故障候補データが取得される入力処理ステップと、(c)複数の論理回路のそれぞれの故障候補データから所定のデータが抽出されるデータ抽出処理ステップと、(d)診断処理ステップと、(f)出力処理ステップとを具備する。(c)データ抽出処理ステップは、(c−1)複数の論理回路のそれぞれの故障候補データから、故障候補名と、故障候補の座標、レイアウトの配線層あるいは製造または検査時の工程を示す故障候補のレイアウトの配線層と、故障候補配線分岐情報とが抽出されるステップを具備する。(d)診断処理ステップは、(d−1)故障候補のレイアウトの配線層が用いられて、複数の論理回路のそれぞれの故障候補データについて、断線が原因で発生する故障であるOPEN故障の候補の層がOPEN候補層として抽出されるステップと、(d−2)故障候補のレイアウトの配線層が用いられて、複数の論理回路のそれぞれの故障候補データについて、短絡が原因で発生する故障であるSHORT故障の候補の層がSHORT候補層として抽出されるステップとを具備する。(f)出力処理ステップは、(f−1)複数の論理回路のそれぞれの故障候補データについて、OPEN候補層およびSHORT候補層を出力するステップと、(f−2)複数の論理回路のそれぞれの故障候補データについて、故障タイプと、故障候補数または多重数とを出力するステップとを具備する。この論理回路故障診断プログラムは、(d)診断処理ステップと(f)出力処理ステップとの間に、(e)順位付け処理ステップをさらに具備する。(e)順位付け処理ステップは、(e−1)複数の論理回路のそれぞれの故障候補データについて、OPEN候補層の数をカウントするステップと、(e−2)複数の論理回路のそれぞれの故障候補データについて、SHORT候補層の数をカウントするステップと、(e−3)ステップ(e−1)の後から、複数の論理回路のそれぞれの故障候補データを、OPEN候補層のカウントに応じて順位付けするステップと、(e−4)ステップ(e−2)の後から、複数の論理回路のそれぞれの故障候補データを、SHORT候補層のカウントに応じて順位付けするステップとを具備する。(f)出力処理ステップは、(f−3)複数の論理回路のそれぞれの故障候補データについて、OPEN候補層の故障候補名および順位を出力するステップと、(f−4)複数の論理回路のそれぞれの故障候補データについて、SHORT候補層の故障候補名および順位を出力するステップとをさらに具備する。(c)データ抽出処理ステップは、(c−2)故障候補の座標をさらに取得するステップをさらに具備する。(d)診断処理ステップは、(d−3)複数の論理回路のそれぞれの故障候補データについて、故障候補のレイアウトの配線層と故障候補配線分岐情報とが用いられて、OPEN候補層およびSHORT候補層が抽出されるステップをさらに具備する。ステップ(d−3)は、(d−3−a)故障候補が、配線の一部の箇所である場合に、配線の一部の箇所を含む故障候補のレイアウトの配線層がOPEN候補層として抽出されるステップと、(d−3−b)故障候補が、配線のペアである場合に、配線のペアを含む故障候補のレイアウトの配線層がSHORT候補層として抽出されるステップと、(d−3−c)故障候補が、配線の全体である場合に、配線の通る配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、(d−3−d)故障候補が、ゲートである場合に、ゲートを含む故障候補のレイアウトの配線層がOPEN候補層およびSHORT候補層として抽出されるステップとを具備する。
本発明による複数の論理回路に対する故障診断方法またはプログラムは、論理回路のテスト結果から取得されたフェイル情報に基づいて論理回路の故障箇所を推定する方法またはプログラムである。本発明の故障診断方法またはプログラムは、入力処理ステップと、データ抽出処理ステップと、診断処理ステップと、出力処理ステップとを具備する。
入力処理ステップでは、複数の論理回路のそれぞれから故障診断ツールによって得られる複数の故障候補データが入力される。なお、ここで用いられる故障診断ツールは、一般的に用いられるものであっても構わない。
データ抽出処理ステップでは、入力処理ステップで入力された複数の故障候補データのそれぞれから、故障候補名と、レイアウトの配線層あるいは製造、検査時の工程などで表現される故障候補層とが抽出される。また、1つの論理回路に1つの故障がある単一故障か、複数の故障がある多重故障かを分類する故障タイプも抽出される。さらに、単一故障の場合はその故障の原因と疑われる候補の数である故障候補数が、多重故障の場合はその故障の数である多重数が抽出される。
診断処理ステップでは、それぞれの故障候補データについて、データ抽出処理ステップで抽出された故障候補層から、OPEN候補層とSHORT候補層とが抽出される。ここで、OPEN候補層とは、論理回路における断線によると疑われるOPEN故障候補の層である。また、SHORT候補層とは、論理回路における短絡によると疑われるSHORT故障候補の層である。
出力処理ステップでは、故障候補データのOPEN候補層とSHORT候補層の分布情報が出力される。
このように、複数の論理回路で共通して論理以上を起こしている可能性の高い層について、OPEN系の故障かSHORT系の故障かが分別して出力されることにより、不具合原因のトレースが容易となる。また、故障候補データごとの故障タイプと、故障候補層または多重数とが出力されることにより、故障タイプごとに故障候補を絞り込めた論理回路の判定が容易となる。したがって、不具合原因特定のための詳細な解析を実施する論理回路を選定することが容易となる。
これにより、個々の論理回路の故障診断結果から、故障候補がOPEN系の故障であるかSHORT系の故障であるか分からない場合であっても、OPEN系故障およびSHORT系故障のそれぞれを想定して、論理異常の可能性の高い層の分布が取得可能であるため、不具合原因のトレースが容易となる。
これにより、不具合の発生している層について、論理回路のチップのウェハ上の物理的位置の分布図が得られるため、製造ばらつきなどの不具合原因のトレースが容易となる。
図6は、表示出力の一例を示す。図6の例では、論理回路の位置情報がx10y11などの故障候補データ名である。論理回路の製造時のウェハ上の物理的な位置を、チップ配置の行列として表現している。例えば、x10y11は10行11列目の論理回路を意味する。各論理回路の表示色は、その論理回路が対応する故障候補データの故障タイプと、故障候補数または多重数とによって色分けされて表示出力される。
これにより、故障タイプごとに故障候補を絞り込められた論理回路の物理位置の分布と、他の論理回路の物理位置の分布データとから、製造時のばらつきなどの不具合原因特定のための詳細な解析を実施する論理回路を選定することが容易となる。
なお、表示色の色分けは視覚的認識を容易にすることが目的であって、色の違いに限らず、形状や模様、文字や数値などの表示を使用または併用しても構わない。
本発明の複数の論理回路に対する故障診断方法またはプログラムは、論理回路のテスト結果から取得されたフェイル情報に基づき論理回路の故障箇所を推定する論理回路の故障診断方法またはプログラムである。この故障診断方法またはプログラムは、入力処理ステップと、データ抽出処理ステップと、診断処理ステップと、順位付け処理ステップと、出力処理ステップとを具備する。ここで、入力処理ステップでは、故障診断ツールで得られる論理回路ごとの故障候補データについて、複数個の論理回路の故障候補データが入力される。なお、ここで用いられる故障診断ツールは、一般的なものであって構わない。データ抽出処理ステップでは、各論理回路の故障候補データから、故障候補名と、レイアウトの配線層あるいは製造、検査時の工程などで表現される故障候補層とが抽出される。診断処理ステップでは、故障候補層が用いられて、故障候補データごとに、OPEN故障候補の層がOPEN候補層として抽出され、SHORT故障候補の層がSHORT候補層として抽出される。順位付け処理ステップでは、全ての論理回路の故障候補データに対してOPEN候補層が層ごとにカウントされ、またSHORT候補層が層ごとにカウントされる。各故障候補データに対してカウントの多いOPEN候補層を持つ故障候補から順位付けされ、また、同じくカウントの多いSHORT候補層をもつ故障候補から順位付けされる。出力処理ステップでは、故障候補データごとに、OPEN候補の故障候補名および順位と、SHORT候補の故障候補名および順位とが出力される。
これによって、複数の論理回路で共通して不具合の発生している層について、最も共通性の高い層から順番に解析することで、不具合原因のトレースが容易となる。
これにより、個々の論理回路の故障診断結果から、故障候補がOPEN系故障かSHORT系故障か分からない場合であっても、OPEN系故障とSHORT系故障とをそれぞれ想定して、論理異常の可能性の高い層の分布が取得可能であり、最も共通性の高い層から順に解析することで、不具合原因のトレースが容易となる。
本発明の複数の論理回路に対する故障診断方法またはプログラムは、論理回路のテスト結果から取得されたフェイル情報に基づき論理回路の故障箇所を推定する。この故障診断方法またはプログラムは、入力処理ステップと、データ抽出処理ステップと、診断処理ステップと、出力処理ステップとを具備する。ここで、入力処理ステップでは、故障診断ツールで得られる論理回路ごとの故障候補データについて、複数個の論理回路の故障候補データが入力される。なお、ここで用いられる故障診断ツールは、一般的なものであって構わない。データ抽出処理ステップでは、各論理回路の故障候補データから、故障候補データ内の項目が抽出される。診断処理ステップでは、データ抽出処理ステップで抽出された項目の値ごとに、故障候補データ名と故障候補データの数が集計される。出力処理ステップでは、診断処理ステップで集計された結果が出力される。
これにより、複数の論理回路で共通して不具合の発生している故障候補が容易に取得され、不具合原因のトレースが容易となる。
図8、図9、図10および図11は、それぞれ、出力結果の一例を示す。
図8は、故障候補データ内の複数のネットについて、それぞれのネット名ごとに、故障候補データ名と故障候補データの数とを集計した一例を示す。故障候補ネットNet01では、Net01が故障候補となった故障候補データ名はx10y11、x10y12、x10y13、x10y18、x12y04、x11y06、x14y10、x14y11、x20y12、x20y14、x30y03、x33y22であり、故障候補データ数は12である。
図9は、故障候補データ内の複数のネットについて、それぞれのネット名ごとに、故障候補データ名と故障候補データの数を集計した一例である。横軸を故障候補データ名として、Net01が故障候補となった故障候補データ名の欄をマークしている。Net01が故障候補となった故障候補データ名は、x10y11、x10y12、x10y14、x15y04、x16y08、x21y11、x24y11、x24y12、x31y11、x31y14の10個である。
これにより、複数の論理回路で共通して不具合の発生している故障候補は、論理回路のレイアウト上で確認可能となり、解析時の観測箇所の判断が容易となる。
図10は、故障候補となった故障候補ネットN1および故障候補ネットN2について、それぞれが故障候補となった故障候補データの数によって、ハイライト色が色分けされて表示された一例である。
これにより、複数の論理回路で共通して論理異常を引き起こしている可能性の高い箇所と、物理的な画像との対応が取得可能となり、不具合原因の特定が容易となる。
図11は、複数の故障候補データで故障候補となったネットN3およびセルC1について、レイアウト設計データが用いられて、ネットN3およびセルC1が故障候補である故障候補データ数によって、ネットN3およびセルC1を色分けされてレイアウト表示された画像が、検査装置で得られる画像に重ね合わせて表示された一例である。
診断処理ステップでは、配置が疎あるいは密であるビアを有するか否かで故障候補ネットを分類して、故障候補名ごとに故障候補データ名と故障候補データの数が集計される。
これにより、複数の論理回路で共通して不具合の発生している故障候補ネットについて、ビア配置が疎であるか密であるかが容易に識別可能となるため、ビアに起因した不具合原因のトレースが容易となる。
図12は、出力結果の一例を示す。複数の故障候補データで故障候補となったネットはNet01、Net03、Net06およびNet08であり、Net01およびNet06では、ビアの配置が疎となる箇所があることを示している。Net03、Net06およびNet08では、ビアの配置が密となる箇所があることを示している。故障候補ネットNet08では、Net08が故障候補となった故障候補データ名はx20y12およびx20y14であり、故障候補データ数は2であることを示している。
これにより、複数の論理回路で共通して不具合の発生している故障候補ネットのビア配置が疎であるか密であるかが論理回路のレイアウト上で確認可能となり、解析時の観測箇所の判断が容易となる。
図10は、出力結果の一例である。ここで、ネットN1がビア配置が疎である箇所を有するネットであり、ネットN2がビア配置が疎である箇所を持たないネットである場合を考える。図10のように、ネットN1およびネットN2がレイアウト設計データにハイライト表示される際には、疎配置のビアを有するか否かによってハイライト色が色分けされる。
これにより、複数の論理回路で共通して不具合の発生している故障候補について、論理回路の物理位置の分布が得られるため、製造ばらつきなどの不具合原因のトレースが容易となる。
図8は、故障候補ネット名ごとに故障候補データ数をカウントした結果の一例である。この場合、故障ネットNet01は、x10y11と、x10y12と、x10y13と、x10y18と、x12y04と、x11y06と、x14y10と、x14y11と、x20y12と、x20y14と、x30y03と、x33y22の12の故障候補データで故障候補となっている。故障候補ネットNet03は、x10y11と、x10y12と、x10y13と、x10y18と、x12y04と、x11y06と、x20y12と、x20y14の8の故障候補データで故障候補となっている。故障候補ネットNet08は、x20y12と、x20y14の2つの故障候補データで故障候補となっている。故障候補ネットNet06は、x20y12と、x20y14の2つの故障候補データで故障候補となっている。この例では、製造時の論理回路の物理的な位置情報は、x10y11などの故障候補データ名である。論理回路の製造時の物理的な位置が、チップ配置の行列として表現されている。x10y11は10行11列目の論理回路を意味する。論理回路x10y11については、故障候補ネットNet01が故障候補データ数の最大値を持ち、その値は12である。同様に、論理回路x10y12、x10y13、x10y18、x12y04、x11y06、x14y10、x14y11、x20y12、x20y14、x30y03、x33y22についても、故障候補ネットNet01が故障候補データ数の最大値を持ち、その値は12である。論理回路x20y22は、故障候補ネットNet08が故障候補データ数の最大値を持ち、その値は2である。論理回路x20y23は、故障候補ネットNet06が故障候補データ数の最大値を持ち、その値は2である。そこで、故障候補データ数の最大値が12である論理回路x10y11と、x10y12と、x10y13と、x10y18と、x12y04と、x11y06と、x14y10と、x14y11と、x20y12と、x20y14と、x30y03と、x33y22、および、故障候補データ数の最大値が2である論理回路x20y22とx20y23について、色分けして表示する。
図6は、上述とは別のデータを用いて、論理回路の物理的な位置上に色分けして表示出力した一例である。
本発明の複数の論理回路に対する故障診断法またはプログラムは、論理回路のテスト結果から取得されたフェイル情報に基づき論理回路の故障箇所を推定する。また、故障診断法またはプログラムは、入力処理ステップと、診断処理ステップと、出力処理ステップとを具備する。ここで、入力処理ステップでは、故障候補データと、検査データと、工程パラメータとが入力される。
図14は、故障候補データの一例を示す。故障候補データは、故障診断ツールから得られる論理回路ごとの故障候補のデータであって、製造時のチップの位置情報と、故障候補名と、故障候補座標および故障候補層を具備する故障候補情報とを有する。なお、ここで用いられる故障診断ツールは、一般的なものであって構わない。
図15は、検査データの一例を示す。検査データは、物理的欠陥を検査する検査装置から得られる物理欠陥の情報を有したデータである。この検査データは、製造時のチップの位置情報と、チップ内の欠陥位置を識別するための検査工程名と欠陥座標からなる欠陥情報と、欠陥画像とを有する。工程パラメータは、故障候補データの故障候補層と、故障候補層に対応する検査データの検査工程名とを有する。
図16は、工程パラメータの一例を示す。図16の例では、検査工程名1に対応する故障候補層は故障候補層1である。検査工程名2に対応する故障候補層は故障候補層2および故障候補層3である。
診断処理ステップでは、欠陥画像から欠陥の形状が多角形の領域に変換され、欠陥座標が用いられて多角形の領域が座標として取得される。故障候補データ、検査データおよび工程パラメータが参照され、検査工程名に対応する故障候補層である故障候補座標と多角形領域の座標とが比較され、領域が重なるか否かが判定される。
図17は、物理欠陥K1が多角形領域T1に変換された例を示す。多角形領域T1の座標と、故障候補座標とが比較され、両領域が重なるか否かが判定される。出力処理ステップでは、診断処理ステップの結果が出力される。
これにより、物理的な異常箇所と論理的な異常箇所とが、双方の領域が重なるか否かが判定されるために距離のパラメータが用いられることなく、正確に照合可能となり、物理的な異常箇所が論理異常を引き起こしているか否かが正確に判定される。
これにより、論理異常を引き起こしている論理回路について、不具合の原因が物理的な欠陥であると判定できたか否かが論理回路の物理位置の分布として得られ、また工程名が参照されることで異常工程が特定可能となる。そのため、製造ばらつきなどの不具合原因のトレースが容易に実施可能となる。
図6は、出力の一例を示す。物理欠陥と領域が重なった故障候補があるか否かによって、製造時の論理回路の物理的な位置上に色分けされて表示出力される。ユーザが検査工程名あるいは故障候補層を指定し、指定した工程あるいは層において、物理欠陥と領域が重なった故障候補があるのか否かが色分けされて表示出力されても良い。また、物理欠陥と領域が重なった故障候補の数によって色分けされて表示されても良い。また、論理回路が複数の領域に分割されて、物理玄関と故障候補とが重なった領域の場所によって色分けされて表示出力されても良い。
なお、表示色の色分けは視覚的認識を容易にすることが目的であって、色の違いに限らず、形状や模様、文字や数値などの表示を使用または併用しても構わない。
C1 故障候補セル
K1 物理欠陥
T1 多角形領域
Claims (4)
- 複数の論理回路に共通して発生している故障候補を取得する論理回路故障診断方法であって、
(a)複数の論理回路について故障診断ツールで得られた故障候補データに基づき、前記複数の論理回路のそれぞれの故障箇所を推定するステップと、
(b)前記複数の論理回路のそれぞれの前記故障候補データが取得される入力処理ステップと、
(c)前記複数の論理回路のそれぞれの前記故障候補データから所定のデータが抽出されるデータ抽出処理ステップと、
(d)診断処理ステップと、
(f)出力処理ステップと
を具備し、
前記(c)データ抽出処理ステップは、
(c−1)前記複数の論理回路のそれぞれの前記故障候補データから、故障候補名と、故障候補の座標、レイアウトの配線層あるいは製造または検査時の工程を示す故障候補のレイアウトの配線層と、故障候補配線分岐情報とが抽出されるステップ
を具備し、
前記(d)診断処理ステップは、
(d−1)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、断線が原因で発生する故障であるOPEN故障の候補の層がOPEN候補層として抽出されるステップと、
(d−2)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、短絡が原因で発生する故障であるSHORT故障の候補の層がSHORT候補層として抽出されるステップと
を具備し、
前記(f)出力処理ステップは、
(f−1)前記複数の論理回路のそれぞれの故障候補データについて、前記OPEN候補層および前記SHORT候補層を出力するステップと、
(f−2)前記複数の論理回路のそれぞれの故障候補データについて、前記故障タイプと、前記故障候補数または前記多重数とを出力するステップと
を具備し、
前記(c)データ抽出処理ステップは、
(c−2)前記故障候補の座標をさらに取得するステップ
をさらに具備し、
前記(d)診断処理ステップは、
(d−3)前記複数の論理回路のそれぞれの故障候補データについて、前記故障候補のレイアウトの配線層と前記故障候補配線分岐情報とが用いられて、前記OPEN候補層および前記SHORT候補層が抽出されるステップ
をさらに具備し、
前記ステップ(d−3)は、
(d−3−a)前記故障候補が、配線の一部の箇所である場合に、前記配線の一部の箇所を含む故障候補のレイアウトの配線層がOPEN候補層として抽出されるステップと、
(d−3−b)前記故障候補が、配線のペアである場合に、前記配線のペアを含む故障候補のレイアウトの配線層がSHORT候補層として抽出されるステップと、
(d−3−c)前記故障候補が、配線の全体である場合に、前記配線の通る配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
(d−3−d)前記故障候補が、ゲートである場合に、前記ゲートを含む故障候補のレイアウトの配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
を具備する
論理回路故障診断方法。 - 複数の論理回路に共通して不具合が発生している故障候補に基づく論理回路故障診断方法であって、
(a)複数の論理回路について故障診断ツールで得られた故障候補データに基づき、前記複数の論理回路のそれぞれの故障箇所を推定するステップと、
(b)前記複数の論理回路のそれぞれの前記故障候補データが取得される入力処理ステップと、
(c)前記複数の論理回路のそれぞれの前記故障候補データから所定のデータが抽出されるデータ抽出処理ステップと、
(d)診断処理ステップと、
(f)出力処理ステップと
を具備し、
前記(c)データ抽出処理ステップは、
(c−1)前記複数の論理回路のそれぞれの前記故障候補データから、故障候補名と、故障候補の座標、レイアウトの配線層あるいは製造または検査時の工程を示す故障候補のレイアウトの配線層と、故障候補配線分岐情報とが抽出されるステップ
を具備し、
前記(d)診断処理ステップは、
(d−1)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、断線が原因で発生する故障であるOPEN故障の候補の層がOPEN候補層として抽出されるステップと、
(d−2)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、短絡が原因で発生する故障であるSHORT故障の候補の層がSHORT候補層として抽出されるステップと
を具備し、
前記(f)出力処理ステップは、
(f−1)前記複数の論理回路のそれぞれの故障候補データについて、前記OPEN候補層および前記SHORT候補層を出力するステップと、
(f−2)前記複数の論理回路のそれぞれの故障候補データについて、前記故障タイプと、前記故障候補数または前記多重数とを出力するステップと
を具備し、
前記(d)診断処理ステップと(f)出力処理ステップとの間に、(e)順位付け処理ステップをさらに具備し、
前記(e)順位付け処理ステップは、
(e−1)前記複数の論理回路のそれぞれの故障候補データについて、OPEN候補層の数をカウントするステップと、
(e−2)前記複数の論理回路のそれぞれの故障候補データについて、SHORT候補層の数をカウントするステップと、
(e−3)前記ステップ(e−1)の後から、前記複数の論理回路のそれぞれの故障候補データを、OPEN候補層のカウントに応じて順位付けするステップと、
(e−4)前記ステップ(e−2)の後から、前記複数の論理回路のそれぞれの故障候補データを、SHORT候補層のカウントに応じて順位付けするステップと
を具備し、
前記(f)出力処理ステップは、
(f−3)前記複数の論理回路のそれぞれの故障候補データについて、前記OPEN候補層の故障候補名および順位を出力するステップと、
(f−4)前記複数の論理回路のそれぞれの故障候補データについて、前記SHORT候補層の故障候補名および順位を出力するステップと
をさらに具備し、
前記(c)データ抽出処理ステップは、
(c−2)前記故障候補の座標をさらに取得するステップ
をさらに具備し、
前記(d)診断処理ステップは、
(d−3)前記複数の論理回路のそれぞれの故障候補データについて、前記故障候補のレイアウトの配線層と前記故障候補配線分岐情報とが用いられて、前記OPEN候補層および前記SHORT候補層が抽出されるステップ
をさらに具備し、
前記ステップ(d−3)は、
(d−3−a)前記故障候補が、配線の一部の箇所である場合に、前記配線の一部の箇所を含む故障候補のレイアウトの配線層がOPEN候補層として抽出されるステップと、
(d−3−b)前記故障候補が、配線のペアである場合に、前記配線のペアを含む故障候補のレイアウトの配線層がSHORT候補層として抽出されるステップと、
(d−3−c)前記故障候補が、配線の全体である場合に、前記配線の通る配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
(d−3−d)前記故障候補が、ゲートである場合に、前記ゲートを含む故障候補のレイアウトの配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
を具備する
論理回路故障診断方法。 - 複数の論理回路に共通して不具合が発生している故障候補に基づく論理回路故障診断プログラムであって、
(a)複数の論理回路について故障診断ツールで得られた故障候補データに基づき、前記複数の論理回路のそれぞれの故障箇所を推定するステップと、
(b)前記複数の論理回路のそれぞれの前記故障候補データが取得される入力処理ステップと、
(c)前記複数の論理回路のそれぞれの前記故障候補データから所定のデータが抽出されるデータ抽出処理ステップと、
(d)診断処理ステップと、
(f)出力処理ステップと
を具備し、
前記(c)データ抽出処理ステップは、
(c−1)前記複数の論理回路のそれぞれの前記故障候補データから、故障候補名と、故障候補の座標、レイアウトの配線層あるいは製造または検査時の工程を示す故障候補のレイアウトの配線層と、故障候補配線分岐情報とが抽出されるステップ
を具備し、
前記(d)診断処理ステップは、
(d−1)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、断線が原因で発生する故障であるOPEN故障の候補の層がOPEN候補層として抽出されるステップと、
(d−2)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、短絡が原因で発生する故障であるSHORT故障の候補の層がSHORT候補層として抽出されるステップと
を具備し、
前記(f)出力処理ステップは、
(f−1)前記複数の論理回路のそれぞれの故障候補データについて、前記OPEN候補層および前記SHORT候補層を出力するステップと、
(f−2)前記複数の論理回路のそれぞれの故障候補データについて、前記故障タイプと、前記故障候補数または前記多重数とを出力するステップと
を具備し、
前記(c)データ抽出処理ステップは、
(c−2)前記故障候補の座標をさらに取得するステップ
をさらに具備し、
前記(d)診断処理ステップは、
(d−3)前記複数の論理回路のそれぞれの故障候補データについて、前記故障候補のレイアウトの配線層と前記故障候補配線分岐情報とが用いられて、前記OPEN候補層および前記SHORT候補層が抽出されるステップ
をさらに具備し、
前記ステップ(d−3)は、
(d−3−a)前記故障候補が、配線の一部の箇所である場合に、前記配線の一部の箇所を含む故障候補のレイアウトの配線層がOPEN候補層として抽出されるステップと、
(d−3−b)前記故障候補が、配線のペアである場合に、前記配線のペアを含む故障候補のレイアウトの配線層がSHORT候補層として抽出されるステップと、
(d−3−c)前記故障候補が、配線の全体である場合に、前記配線の通る配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
(d−3−d)前記故障候補が、ゲートである場合に、前記ゲートを含む故障候補のレイアウトの配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
を具備する
論理回路故障診断プログラム。 - 複数の論理回路に共通して不具合が発生している故障候補に基づく論理回路故障診断プログラムであって、
(a)複数の論理回路について故障診断ツールで得られた故障候補データに基づき、前記複数の論理回路のそれぞれの故障箇所を推定するステップと、
(b)前記複数の論理回路のそれぞれの前記故障候補データが取得される入力処理ステップと、
(c)前記複数の論理回路のそれぞれの前記故障候補データから所定のデータが抽出されるデータ抽出処理ステップと、
(d)診断処理ステップと、
(f)出力処理ステップと
を具備し、
前記(c)データ抽出処理ステップは、
(c−1)前記複数の論理回路のそれぞれの前記故障候補データから、故障候補名と、故障候補の座標、レイアウトの配線層あるいは製造または検査時の工程を示す故障候補のレイアウトの配線層と、故障候補配線分岐情報とが抽出されるステップ
を具備し、
前記(d)診断処理ステップは、
(d−1)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、断線が原因で発生する故障であるOPEN故障の候補の層がOPEN候補層として抽出されるステップと、
(d−2)前記故障候補のレイアウトの配線層が用いられて、前記複数の論理回路のそれぞれの前記故障候補データについて、短絡が原因で発生する故障であるSHORT故障の候補の層がSHORT候補層として抽出されるステップと
を具備し、
前記(f)出力処理ステップは、
(f−1)前記複数の論理回路のそれぞれの故障候補データについて、前記OPEN候補層および前記SHORT候補層を出力するステップと、
(f−2)前記複数の論理回路のそれぞれの故障候補データについて、前記故障タイプと、前記故障候補数または前記多重数とを出力するステップと
を具備し、
前記(d)診断処理ステップと(f)出力処理ステップとの間に、(e)順位付け処理ステップをさらに具備し、
前記(e)順位付け処理ステップは、
(e−1)前記複数の論理回路のそれぞれの故障候補データについて、OPEN候補層の数をカウントするステップと、
(e−2)前記複数の論理回路のそれぞれの故障候補データについて、SHORT候補層の数をカウントするステップと、
(e−3)前記ステップ(e−1)の後から、前記複数の論理回路のそれぞれの故障候補データを、OPEN候補層のカウントに応じて順位付けするステップと、
(e−4)前記ステップ(e−2)の後から、前記複数の論理回路のそれぞれの故障候補データを、SHORT候補層のカウントに応じて順位付けするステップと
を具備し、
前記(f)出力処理ステップは、
(f−3)前記複数の論理回路のそれぞれの故障候補データについて、前記OPEN候補層の故障候補名および順位を出力するステップと、
(f−4)前記複数の論理回路のそれぞれの故障候補データについて、前記SHORT候補層の故障候補名および順位を出力するステップと
をさらに具備し、
前記(c)データ抽出処理ステップは、
(c−2)前記故障候補の座標をさらに取得するステップ
をさらに具備し、
前記(d)診断処理ステップは、
(d−3)前記複数の論理回路のそれぞれの故障候補データについて、前記故障候補のレイアウトの配線層と前記故障候補配線分岐情報とが用いられて、前記OPEN候補層および前記SHORT候補層が抽出されるステップ
をさらに具備し、
前記ステップ(d−3)は、
(d−3−a)前記故障候補が、配線の一部の箇所である場合に、前記配線の一部の箇所を含む故障候補のレイアウトの配線層がOPEN候補層として抽出されるステップと、
(d−3−b)前記故障候補が、配線のペアである場合に、前記配線のペアを含む故障候補のレイアウトの配線層がSHORT候補層として抽出されるステップと、
(d−3−c)前記故障候補が、配線の全体である場合に、前記配線の通る配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
(d−3−d)前記故障候補が、ゲートである場合に、前記ゲートを含む故障候補のレイアウトの配線層がOPEN候補層およびSHORT候補層として抽出されるステップと、
を具備する
論理回路故障診断プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009138706A JP4942004B2 (ja) | 2009-06-09 | 2009-06-09 | 複数の論理回路に対する故障診断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009138706A JP4942004B2 (ja) | 2009-06-09 | 2009-06-09 | 複数の論理回路に対する故障診断方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006300094A Division JP4455569B2 (ja) | 2006-11-06 | 2006-11-06 | 複数の論理回路に対する故障診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009204623A JP2009204623A (ja) | 2009-09-10 |
JP4942004B2 true JP4942004B2 (ja) | 2012-05-30 |
Family
ID=41147014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009138706A Expired - Fee Related JP4942004B2 (ja) | 2009-06-09 | 2009-06-09 | 複数の論理回路に対する故障診断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4942004B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005043274A (ja) * | 2003-07-24 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 故障モード特定方法及び故障診断装置 |
-
2009
- 2009-06-09 JP JP2009138706A patent/JP4942004B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009204623A (ja) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6553329B2 (en) | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list | |
US7765444B2 (en) | Failure diagnosis for logic circuits | |
TWI591503B (zh) | 診斷積體電路的系統與方法 | |
JP4759597B2 (ja) | 半導体集積回路の故障解析方法及び故障解析装置 | |
Chang et al. | Experiences with layout-aware diagnosis—A case study | |
KR102389065B1 (ko) | 시스템적 물리적 고장 분석(pfa) 결함 위치 결정을 위한 시스템 및 방법 | |
Huang et al. | Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies | |
JP4190748B2 (ja) | 半導体不良解析用のcadツール及び半導体不良解析方法 | |
JP2003084036A (ja) | 診断システム及び診断方法 | |
Mittal et al. | Test chip design for optimal cell-aware diagnosability | |
Schuermyer et al. | Identifying systematic critical features using silicon diagnosis data | |
Appello et al. | Understanding yield losses in logic circuits | |
JP4455569B2 (ja) | 複数の論理回路に対する故障診断方法 | |
Turakhia et al. | Bridging DFM analysis and volume diagnostics for yield learning-A case study | |
JP4942004B2 (ja) | 複数の論理回路に対する故障診断方法 | |
JP4936367B2 (ja) | 回路設計プログラム及び回路設計システム | |
JP2009081466A (ja) | 複数の論理回路に対する故障診断方法 | |
JP2008116332A (ja) | 複数の論理回路に対する故障診断方法 | |
Zou et al. | On methods to improve location based logic diagnosis | |
Mirabella et al. | On the test of single via related defects in digital VLSI designs | |
CN111429426A (zh) | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 | |
US20100174957A1 (en) | Correlation and overlay of large design physical partitions and embedded macros to detect in-line defects | |
US20240241498A1 (en) | Module for predicting semiconductor physical defects and method thereof | |
US7945417B2 (en) | Method of digital extraction for accurate failure diagnosis | |
Chittora et al. | Fault Isolation using Layout Pattern Analysis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4942004 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |