JPH1021274A - 半導体回路論理検証装置 - Google Patents

半導体回路論理検証装置

Info

Publication number
JPH1021274A
JPH1021274A JP8169767A JP16976796A JPH1021274A JP H1021274 A JPH1021274 A JP H1021274A JP 8169767 A JP8169767 A JP 8169767A JP 16976796 A JP16976796 A JP 16976796A JP H1021274 A JPH1021274 A JP H1021274A
Authority
JP
Japan
Prior art keywords
laser trimming
fuse element
logic
memory cell
trimming fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8169767A
Other languages
English (en)
Inventor
Yukiharu Mikawa
行治 三川
Takahiro Tani
隆浩 谷
Tadateru Uemizo
忠輝 上溝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP8169767A priority Critical patent/JPH1021274A/ja
Priority to TW085112608A priority patent/TW322542B/zh
Priority to US08/760,291 priority patent/US5828673A/en
Priority to KR1019960063248A priority patent/KR100235275B1/ko
Priority to CN96118568A priority patent/CN1122218C/zh
Publication of JPH1021274A publication Critical patent/JPH1021274A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 網羅的で高速なレーザートリミングヒューズ
素子の論理検証ができなかった。 【解決手段】 半導体回路のレイアウトパターンデータ
と論理回路図データとに基づいてレーザートリミングヒ
ューズ素子に関する情報を抽出する手段と、抽出された
レーザートリミングヒューズ素子情報に基づいてレーザ
ートリミングヒューズ素子が切断されたことを示すコマ
ンド列を生成する手段と、メモリセルアレイモデルから
不良ビットメモリセルアレイモデルを生成する手段と、
半導体回路のモデルに対してコマンド列に基づいて論理
シミュレーションを実行する手段とを有する半導体回路
論理検証装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、冗長回路による
不良ビット救済を目的としたレーザートリミングヒュー
ズ素子のレーザートリミング動作の論理検証装置および
論理検証の方法に関する。
【０００２】
【従来の技術】図７は従来の冗長回路を有したＤＲＡＭ
の構成を示すブロック図である。同図において、９１０
は行アドレスバッファ、９２０は行デコーダ、９２１は
スペア行デコーダ、９３０はｎ×ｍの大きさの領域に加
えてスペア行およびスペア列を有するメモリアレイ、９
４０はセンスアンプ、９５０は列デコーダ、９５１はス
ペア列デコーダ、９６０は列アドレスバッファ、９７０
は制御回路、９８０はデータの入出力を行う入出力回路
を示している。
【０００３】次に動作について説明する。メモリアレイ
９３０に予備（スペア）の行と列を予め設けておいて欠
陥により不良となったメモリセルを行／列単位でスペア
のメモリセルと置き換えることが行われている。不良の
メモリセルを選択しようとするアドレスが入力されたと
きにスペアへのアドレス信号の切換をウエハプロセスが
終了後にメモリ素子の内部回路にプログラムする。その
プログラムではまず、不良ビットを選択するアドレスが
入力されたときにそのメモリセルの行選択線（あるいは
列選択線）を不活性にする必要がある。その手法の１つ
として図８に示すように選択線の出力側に設けたレーザ
ートリミングヒューズ素子Ｌ１からＬ４をレーザーブロ
ウして選択信号が不良のメモリセルを選択するものがあ
る。そして、スペア行デコーダ９２１およびスペア列デ
コーダ９５１によってスペア行、スペア列のメモリセル
が選択される。このように冗長回路を設けレーザートリ
ミング素子を用いて欠陥ビットの救済をすることでメモ
リ製造の歩留まりを高くすることが可能になる。
【０００４】図９は従来のレーザートリミング動作の論
理検証装置の構成を示すブロック図である。図におい
て、１０１は設計の対象となるＬＳＩ装置の論理・回路
図データ、１０２は論理・回路図データ１０１から回路
接続情報などを抽出し、その情報を論理シミュレータが
解釈できる文法で出力する論理シミュレータ用入力デー
タ生成装置、１０３は論理シミュレータ用入力データ生
成装置１０２によって生成された論理シミュレータ用入
力データ、１０４はユーザが希望する仕様のメモリセル
アレイ動作記述を自動生成するメモリセルアレイモデル
自動生成装置、１０５はメモリセルアレイモデル自動生
成装置１０４によって生成されたメモリセルアレイモデ
ルまたは同等な動作をするように人手で作成したメモリ
セルアレイモデル、１０６は論理・回路図に配置されて
いる素子と等価な論理回路モデル群で構成されたネット
リスト・データ（以下、論理シミュレータ用モジュール
という）、１０７は論理・回路図データ１０１と等価に
なるように論理シミュレータ上にモデル化された論理回
路モデルに対して与える入力印加信号などを定義した論
理シミュレータ用テストパターンデータ、１０８は入力
される論理シミュレータ用入力データ１０３と、メモリ
セルアレイモデル１０５と、論理シミュレータ用モジュ
ール１０６および論理シミュレータ用テストパターンデ
ータ１０７とに基づいて論理シミュレーションを行う論
理シミュレーション実行部、１０９は論理シミュレーシ
ョン実行部１０８をコントロールするためにユーザが入
力するコマンド列、１１０は論理シミュレーション実行
部１０８が実行した論理シミュレーションによって検証
されていく経過および結果を出力する検証経過・結果出
力部、１１１は論理シミュレーション実行部１０８が出
力した論理検証結果データを格納する論理検証結果デー
タ格納部、１１２は論理シミュレーション実行部１０８
が出力した論理検証結果を表示する論理検証結果表示部
である。
【０００５】次に動作について説明する。ＬＳＩ設計者
は論理・回路図データ１０１に対して論理シミュレータ
用入力データ生成装置１０２を実行し、論理シミュレー
タ用入力データ１０３を得る。次に、ＬＳＩ設計者はメ
モリセルアレイモデル自動生成装置１０４を用いて希望
する仕様のメモリセルアレイモデルを得るか、あるいは
同等な動作をするようなメモリセルアレイモデルをエデ
ィタを用いて人手で作成する。論理シミュレータ用入力
データ１０３、メモリセルアレイモデル１０５、論理シ
ミュレータ用モジュール１０６、および、論理シミュレ
ータ用テストパターンデータ１０７は論理シミュレーシ
ョン実行部１０８に入力され、これらのデータに基づい
て設計対象のＬＳＩの論理シミュレーションが実行され
る。そして論理シミューションの論理検証結果は検証経
過・結果出力部１１０によって論理検証結果データ格納
部１１１に出力されて格納されるとともに論理検証結果
表示部１１２によって表示画面上に表示され、ユーザか
らのコマンド入力待ち状態となる。
【０００６】次にＬＳＩ設計者は論理シミュレータ上に
モデル化されたメモリセル中に存在する任意のビットを
不良ビットと仮定して、それを救済するための冗長回路
を活性化させる特定のレーザートリミングヒューズ素子
を論理・回路図データ１０１から選定する。次に設計者
は論理シミュレーション実行部１０８上でモデル化され
たレーザートリミングヒューズ素子に対して、実デバイ
ス上で切断したことと同等の効果を持つ論理シミュレー
タ用コントロールコマンドおよびシミュレーション実行
コマンドを論理シミュレーション実行部１０８に入力す
る。すると論理シミュレーション実行部１０８において
論理シミュレーションが実行される。なお、シミュレー
ション実行コマンドによってシミュレーション実行結果
を論理検証結果データ格納部１１１にのみ出力するか、
論理検証結果表示部１１２にのみ出力するか、あるいは
論理検証結果データ格納部１１１と論理検証結果表示部
１１２とへ出力するかを指定する。論理シミュレーショ
ン実行部１０８は与えられたユーザ入力のコマンド列１
０９に従って論理シミュレーションを行い、その論理検
証結果を検証経過・結果出力部１１０を通して論理検証
結果データ格納部１１１、論理検証結果表示部１１２の
いずれか一方、あるいは両方に出力する。論理検証結果
が論理検証結果データ格納部１１１に出力された場合に
は表示画面上に論理検証結果が表示される。
【０００７】次にＬＳＩ設計者は論理検証結果データ格
納部１１１に格納されたデータまたは論理検証結果表示
部１１２によって表示されたデータから論理シミュレー
ション実行部１０８でモデル化されたメモリセルが保持
している状態を調査する。すなわち任意に選定し不良ビ
ットと仮定したビットを救済するための冗長回路が活性
化しているかを確認する。この場合、メモリセルとして
正常に機能しているときに保持している状態が期待通り
であるか否かを目視によって確認する。確認の結果、期
待通りにメモリセルとして正常に動作していることが確
認できた場合は他のレーザートリミングヒューズ素子と
冗長回路の関係について調査する。メモリセルとして正
常に動作していなかった場合は論理・回路図、特定のレ
ーザートリミングヒューズ素子を選定する際の根拠にな
るレーザートリミングヒューズ素子の座標値を求めるた
めの算出式などを調査してメモリセルとして正常に動作
していなかった原因を解明し対処する。以上の項目を全
てのレーザートリミングヒューズ素子と不良ビットを救
済するための冗長回路について行う。
【０００８】
【発明が解決しようとする課題】従来のレーザートリミ
ング動作の論理検証装置は以上のように構成されている
のでＬＳＩ設計者が選択したレーザートリミングヒュー
ズ素子と、それが切断されることにより活性化する不良
ビットを救済するための冗長回路との関係の論理検証
（以下、レーザートリミング動作の論理検証という）し
か行うことができないという課題があった。
【０００９】このため、具体的には、以下のような問題
点が生じていた。 （１）論理・回路図中の全てのレーザートリミングヒュ
ーズ素子と不良ビットを救済する冗長回路に対するレー
ザートリミング動作の論理検証を行うためには、レーザ
ートリミングヒューズ素子と不良ビットを救済する冗長
回路の組み合わせに対する論理シミュレーションを一つ
一つ行わなければならず、検証に多くの時間が必要であ
った。
【００１０】（２）論理シミュレータ上でモデル化され
たメモリセル中に存在する任意のビットを不良ビットと
仮定したとき、その不良ビットを救済するための冗長回
路を活性化させる特定のレーザートリミングヒューズ素
子の選定ミスを起こしやすい。
【００１１】（３）特定のレーザートリミングヒューズ
素子を選定する際の根拠になる、レーザートリミングヒ
ューズ素子の座標値を求めるための算出式自体に記述ミ
スがあった場合、選定すべきレーザートリミングヒュー
ズ素子自体を間違えてしまう場合がある。
【００１２】（４）論理シミュレータ上にモデル化され
たメモリセルが保持している状態を出力したテキストデ
ータは膨大な量であり、その中から不良ビットと不良ビ
ットを救済するための冗長回路についての情報を目視確
認するにはかなりの労力を必要とする。
【００１３】この発明は以上のような課題を解決するた
めになされたもので、レーザートリミングヒューズ素子
選定の論理的ミス、不良ビットを救済するための冗長回
路へ切り換える不良ビット救済回路の論理設計ミス、レ
ーザートリミングヒューズ素子の座標値を求めるための
算出式の記述ミスなどのレーザートリミング動作不良を
高速に網羅的に検出することができるレーザートリミン
グ動作の論理検証装置およびレーザートリミング動作の
論理検証の方法とを提供することを目的とする。
【００１４】
【課題を解決するための手段】請求項１記載の発明に係
る半導体回路論理検証装置は、半導体回路のレイアウト
パターンデータと半導体回路の論理回路図データとに基
づいてレーザートリミングヒューズ素子に関する情報を
抽出するレーザートリミングヒューズ素子情報抽出手段
と、レーザートリミングヒューズ素子情報抽出によって
抽出されたレーザートリミングヒューズ素子情報に基づ
いて半導体回路においてレーザートリミングヒューズ素
子が切断されたことを示す論理シミュレーション上のレ
ーザートリミング動作コマンド列を生成するレーザート
リミング動作コマンド列生成手段と、メモリセルアレイ
が正しく動作する場合のメモリセルアレイモデルに基づ
いてメモリセルアレイに不良ビットが存在することが表
現された不良ビットメモリセルアレイモデルを生成する
不良ビットメモリセルアレイ生成手段と、不良ビットメ
モリセルアレイモデルを含む半導体回路のモデルに対し
て前記レーザートリミング動作コマンド列に基づいて論
理シミュレーションを実行する論理シミュレーション実
行手段とを具備するものである。
【００１５】請求項２記載の発明に係る半導体回路論理
検証装置は、半導体回路のレイアウトパターンデータと
レーザートリミングヒューズ素子座標検証のためのコン
トロールコマンドファイルとに基づいてレーザートリミ
ングヒューズ素子の座標の検証を行うレーザートリミン
グヒューズ素子座標検証手段をさらに具備し、レーザー
トリミングヒューズ素子情報抽出手段はコントロールコ
マンドから求めた座標とレイアウトパターンデータの座
標が一致したレーザートリミングヒューズ素子に関する
情報を抽出するように構成したものである。
【００１６】請求項３記載の発明に係る半導体回路論理
検証装置は、ユーザからの指示を入力する入力手段をさ
らに具備し、レーザートリミング動作コマンド列生成部
はレーザートリミングヒューズ素子情報抽出手段によっ
て抽出されたレーザートリミング素子の情報のうち、入
力手段からユーザによって選択されたレーザートリミン
グ素子に関する情報に対してのみレーザートリミング動
作コマンド列を生成するように構成したものである。
【００１７】請求項４記載の発明に係る半導体回路論理
検証装置は、ユーザからの指示を入力する入力手段をさ
らに具備し、論理シミュレーション実行手段は不良ビッ
トメモリセルアレイモデルを含む半導体回路のモデルの
うち、入力手段からユーザによって選択された部分に対
してのみ論理シミュレーションを実行するように構成し
たものである。
【００１８】請求項５記載の発明に係る半導体回路論理
検証装置は、出力手段をレーザートリミング動作不良で
あるレーザートリミングヒューズ素子およびこのレーザ
ートリミングヒューズ素子に接続している信号線を他の
素子とは区別して画面上に表示するように構成したもの
である。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１の半導体
回路論理検証装置の構成を示すブロック図である。図に
おいて、２０１はレーザートリミング素子の位置を検証
するレーザートリミングヒューズ素子座標検証用コント
ロールコマンドファイル（レーザートリミングヒューズ
素子座標検証のためのコントロールコマンドファイ
ル）、２０２はレイアウトパターンデータと論理・回路
図データのデバイス情報および回路接続情報などの一致
性を比較検証するレイアウト検証によって生成されるレ
ーザートリミングヒューズ素子座標検証用データベー
ス、２０３はレーザートリミングヒューズ素子座標検証
用コントロールコマンドファイル２０１およびレーザー
トリミングヒューズ素子座標検証用データベース２０２
からのデータを入力としてレーザートリミングヒューズ
素子の座標検証を実行させるレーザートリミングヒュー
ズ素子座標検証実行部（レーザートリミングヒューズ素
子座標検証手段）、２０４はレーザートリミングヒュー
ズ素子座標検証実行部２０３が出力したレーザートリミ
ングヒューズ素子の座標値とレイアウトパターンデータ
上のレーザートリミングヒューズ素子の座標値が一致し
たものについてのレーザートリミングヒューズ素子情報
リスト（素子識別番号、接続しているネット名などのリ
スト）を示している。なお、レーザートリミングヒュー
ズ素子座標検証実行部２０３が出力するレーザートリミ
ングヒューズ素子の座標はレーザートリミングヒューズ
素子座標検証用コントロールコマンドファイル２０１の
計算式から算出される。
【００２０】２０５はレーザートリミングヒューズ素子
情報リスト２０４から全てのレーザートリミングヒュー
ズ素子の情報を抽出するレーザートリミングヒューズ素
子情報抽出部（レーザートリミングヒューズ素子情報抽
出手段）、２０６はレーザートリミングヒューズ素子情
報抽出部２０５により抽出した情報を保持するレーザー
トリミングヒューズ素子情報保持部、２０７はレーザー
トリミングヒューズ素子情報保持部２０６に保持された
情報に基づいてレーザートリミングヒューズ素子をレイ
アウトパターンデータ上で切断したことと同等の効果を
論理シミュレータ上で実現するための論理シミュレータ
用コントロールコマンド列を生成するレーザートリミン
グ動作コマンド列生成部（レーザートリミング動作コマ
ンド列生成手段）、２０８はレーザートリミング動作コ
マンド列生成部２０７により生成されたレーザートリミ
ング動作コマンド列ファイル、２０９はユーザが希望す
る仕様のメモリセルアレイ動作記述を自動生成するメモ
リセルアレイモデル自動生成部、２１０はメモリセルア
レイモデル自動生成部２０９によって生成したメモリセ
ルアレイモデルまたは同等な動作をするように人手で作
成したメモリセルアレイモデル、２１１はメモリセルア
レイモデル２１０に不良ビット動作の記述（不良ビット
を救済するための冗長回路が機能しているにも係わらず
不良ビットがアクセスされたことを観察者に警告するメ
ッセージ出力部および出力端子に不定値を出力する信号
出力部）を埋め込んだ不良ビットメモリセルアレイモデ
ルを生成する不良ビットメモリセルアレイモデル生成
部、２１２は不良ビットメモリセルアレイモデル生成部
２１１により生成した不良ビット動作記述埋め込み済み
メモリセルアレイモデルを示している。
【００２１】また、２１３は設計の対象となるＬＳＩ装
置の論理・回路図データ、２１４は論理・回路図データ
２１３から回路接続情報などを抽出し、その情報を論理
シミュレータが解釈できる文法で出力する論理シミュレ
ータ用入力データ生成部、２１５は論理シミュレータ用
入力データ生成部２１４によって生成された論理シミュ
レータ用入力データ、２１６は論理・回路図に配置され
ている素子と等価な論理回路モデル群で構成されたネッ
トリストデータ（以下、論理シミュレータ用モジュール
という）、２１７は論理・回路図データ２１３と等価に
なるように論理シミュレータ上にモデル化された論理回
路モデルに対して与える入力印加信号などを定義した論
理シミュレータ用テストパターンデータを示している。
【００２２】なお、２１８は入力される論理シミュレー
タ用入力データ２１５と、不良ビット動作の記述を埋め
込んだ不良ビットメモリセルアレイモデル２１２と、論
理シミュレータ用モジュール２１６と、論理シミュレー
タ用テストパターンデータ２１７と、レーザートリミン
グ動作コマンド列ファイル２０８とに基づいて論理シミ
ュレーションを行う論理シミュレーション実行部（論理
シミュレーション実行手段）、２１９は論理シミュレー
ション実行部２１８が実行した論理シミュレーションに
よって検証されていく経過および結果を出力する検証経
過・結果出力部（出力手段）、２２０は論理シミュレー
ション実行部２１８が出力した論理検証結果データを格
納する論理検証結果データ格納部、２２１は論理シミュ
レーション実行部２１８が出力した論理検証結果を表示
するための論理検証結果表示部（出力手段）を示してい
る。なお、２５０はユーザからの指示を入力する入力部
（入力手段）を示している。
【００２３】次に動作について説明する。図２は上述し
た構成の半導体回路論理検証装置の動作を示すフローチ
ャートである。
【００２４】まず、レイアウトパターンデータと論理・
回路図データ２１３のデバイス情報および回路接続情報
などについて比較検証するレイアウト検証装置等により
レーザートリミングヒューズ素子座標検証用データベー
ス２０２が生成される（ステップＳＴ１）。そして、エ
ディタを用いてレーザートリミングヒューズ素子座標検
証用コントロールコマンドファイル２０１を作成する
（ステップＳＴ２）。次にレーザートリミングヒューズ
素子座標検証実行部２０３はレーザートリミングヒュー
ズ素子座標検証用コントロールコマンドファイル２０１
と、レーザートリミングヒューズ素子座標検証用データ
ベース２０２に格納されているデータとに基づいてレー
ザートリミングヒューズ素子座標の検証を行う（ステッ
プＳＴ３）とともにレーザートリミングヒューズ素子座
標の検証を行うことによって得られたデータに基づいて
レーザートリミングヒューズ素子情報リスト２０４を出
力する（ステップＳＴ４）。図５はレーザートリミング
ヒューズ素子情報リスト２０４を示す図である。同図に
示すようにこのレーザートリミングヒューズ素子情報リ
スト２０４はレーザートリミングヒューズ素子の座標の
検証のための座標データ部（Ａ）と素子識別番号、接続
しているネット名などの素子接続情報（Ｂ）とを有して
いる。
【００２５】次にレーザートリミングヒューズ素子情報
抽出部２０５はレーザートリミングヒューズ素子情報リ
スト２０４を読み込み（ステップＳＴ５）、素子識別番
号，接続しているネット名などのレーザートリミングヒ
ューズ素子に関する情報を抽出してレーザートリミング
ヒューズ素子情報保持部２０６に保持する（ステップＳ
Ｔ６）。すなわち、図５の下線部のデータを抽出する。
図５の下線部で、Ｘ０１０８３６−Ｘ０１０５８１−Ｒ
０１９１０１は階層的に回路図情報を記載したものであ
り、Ｎｏｄｅはレーザートリミングヒューズ素子が接続
している端子を示している。この例では１個目のレーザ
ートリミングヒューズ素子の一方の端子は電圧ＶＳＳに
接続されており、他方の端子はＸ０１０８３６で示す回
路のＮＤ６２６の接続情報で示されるノードに接続され
ている。
【００２６】次にレーザートリミング動作コマンド列生
成部２０７はレーザートリミングヒューズ素子情報保持
部２０６に保持されている情報に基づいて実デバイス上
のレーザートリミングヒューズ素子を切断することと同
等の効果を論理シミュレータ上で実現するためのレーザ
ートリミング動作コマンド列ファイル２０８を生成する
（ステップＳＴ７）。すなわち、レーザートリミングヒ
ューズ素子情報保持部２０６に格納されている全てのレ
ーザートリミングヒューズ素子に対してレーザートリミ
ング動作コマンド列ファイル２０８を作成する。図６は
レーザートリミング動作コマンド列ファイル２０８を示
す図である。＃１０００などの＃以下で指定される数字
は実行時刻を示している。さらｔｏｐ＿ｔｅｍｐ．Ｉ８
３６は回路を示す記号である。さらにＮＤ６２６は回路
ｔｏｐ＿ｔｅｍｐ．Ｉ８３６の中のあるノードを示す接
続情報である。そして第１行目の意味はｔｏｐ＿ｔｅｍ
ｐ．Ｉ８３６で示される回路のＮＤ６２６で示される接
続情報のノードの出力を「０」に固定することを示して
いる。すなわち、これは論理シミュレータ上でレーザー
トリミングヒューズ素子を切断したことを意味するもの
である。さらに、＃１２３４に引き続く記述はレーザー
トリミングヒューズ素子を切断したことを示すコマンド
を解除することを示している。すなわち、レーザートリ
ミングヒューズ素子が再び接続されることを示すコマン
ドである。
【００２７】次に不良ビットメモリセルアレイモデル生
成部２１１はメモリセルアレイモデル２１０を読み込む
（ステップＳＴ８）。そして不良ビット動作の記述を埋
め込んだメモリセルアレイモデル２１２を生成する（ス
テップＳＴ９）。
【００２８】次に論理シミュレーション実行部２１８は
レーザートリミング動作コマンド列ファイル２０８、不
良ビット動作の記述を埋め込んだ不良ビットメモリセル
アレイモデル２１２、論理シミュレータ用入力データ２
１５、論理シミュレータ用モジュール２１６および論理
シミュレーション用テストパターンデータ２１７を入力
として論理シミュレーションを実行してレーザートリミ
ング動作の論理検証を行う（ステップＳＴ１０）。
【００２９】次に検証経過・結果出力部２１９はレーザ
ートリミング動作の論理検証を行うことによって判明し
たレーザートリミング素子選定の論理的ミス、不良ビッ
トを救済するための冗長回路へ切り換える不良ビット救
済回路の論理設計ミス、あるいはレーザートリミングヒ
ューズ素子の座標値を求めるための算出式の記述ミスな
どのレーザートリミング動作不良になる事項に関するデ
ータを論理検証結果データ格納部２２０に格納するか、
または論理検証結果表示部２２１によって画面に表示す
る（ステップＳＴ１１）。
【００３０】以上のように、この実施の形態１では、レ
ーザートリミングヒューズ素子座標検証で生成されたレ
ーザートリミングヒューズ素子情報リスト２０４に基づ
いて実デバイス上のレーザートリミングヒューズ素子を
切断したことと同等の効果を論理シミュレータ上で実現
するためのレーザートリミング動作コマンド列ファイル
２０８を生成する。そして、ユーザが希望する仕様のメ
モリセルアレイモデル２１０に基づいてメモリセルアレ
イモデルの不良ビット動作の記述を埋め込んだ不良ビッ
トメモリセルアレイモデル２１２が生成される。さらに
レーザートリミング動作コマンド列ファイル２０８およ
び不良ビットメモリセルアレイモデルが論理シミュレー
ション用データとして論理シミュレータに入力され論理
シミュレーションが実行される。このため、レーザート
リミング動作の不良につながる不具合を網羅的に検出す
ることができる。
【００３１】なお、この実施の形態１のレーザートリミ
ングヒューズ素子の論理検証装置は全てハードウエアに
よって構成しても良いし、コンピュータとこのコンピュ
ータ上で動作するソフトウエアによって構成してもよ
い。図３はコンピュータ上で動作するソフトウエアを用
いた場合のコンピュータの概略構成を示す図である。図
において、３００は汎用コンピュータ、３０１はバス、
３０２はバス３０１に接続され、基本動作を行うための
プログラム等が格納されているＲＯＭ、３０３はプログ
ラム等を格納するためのハードディスクドライブ、３０
４は実行するソフトウエアプログラムを格納するととも
にワークエリアとして使用されるＲＡＭ、３０５はＲＡ
Ｍ３０４に格納されているプログラムを順次実行するＣ
ＰＵ、３０６はスクリーンにデータ等を表示するディス
プレイ部、３０７はフロッピーディスク４００に対して
データの書き込み、読み込み動作を行うフロッピーディ
スクドライブ、３０８はキーボード（入力部）３０９の
入力処理を実行するキーボードインターフェイス（入力
部）をそれぞれ示している。
【００３２】そして、上述した動作を行うソフトウエア
プログラムが書き込まれたフロッピーディスク４００を
汎用コンピュータ３００のフロッピーディスクドライブ
３０７に挿入する。フロッピーディスク４００に書き込
まれたソフトウエアプログラムはＣＰＵ３０５の制御の
もとでハードディスクドライブ３０３に格納される。そ
して、このソフトウエアプログラムを実行する場合には
ハードディスクドライブ３０３に格納されているソフト
ウエアプログラムがＲＡＭ３０４に転送されて格納され
る。そしてこのソフトウエアプログラムがＣＰＵ３０５
によって実行されて図１、図２を用いて説明した装置が
実現される。なお、論理検証結果表示部２２１はディス
プレイ部３０６の表示画面に論理検証結果を表示する。
さらに入力部２５０はキーボード３０９、キーボードイ
ンターフェイス３０８を介してユーザの指示を入力す
る。
【００３３】また、以上の説明ではソフトウエアプログ
ラムをフロッピーディスク４００から汎用コンピュータ
３００内部へ転送するようにしたがＣＤ−ＲＯＭ、ミニ
ディスク、メモリカード、磁気テープ等、コンピュータ
で読みとれる記憶媒体であればどのようなものを用いて
も良い。
【００３４】実施の形態２．実施の形態１ではレーザー
トリミング動作コマンド列生成部２０７はレーザートリ
ミングヒューズ素子情報保持部２０６に保持されている
レーザートリミングヒューズ素子の情報の全てに対し
て、レーザートリミング動作コマンド列を生成している
が、ユーザが任意に入力部２５０によって選択した１つ
あるいは複数のレーザートリミングヒューズ素子に対し
てのみレーザートリミング動作の論理検証を行うように
してもよい。この場合、選択された１つあるいは複数の
レーザートリミングヒューズ素子のみのレーザートリミ
ング動作コマンド列をレーザートリミング動作コマンド
列生成部２０７が生成してレーザートリミング動作の論
理検証が行われる。なお、ユーザがある１つのレーザー
トリミングヒューズ素子を選択した場合であって、この
レーザートリミングヒューズ素子のほかに他のレーザー
トリミングヒューズ素子も切断しないと、目的とする冗
長回路が選択されない場合には、必要な他のレーザート
リミングヒューズ素子を表示するように構成している。
【００３５】以上のように、この実施の形態２では、レ
ーザートリミング動作の論理検証を行うレーザートリミ
ングヒューズ素子を、あらかじめ選択することによっ
て、レーザートリミング動作の論理検証の対象となる回
路を減らして検証効率をさらに向上させることができ
る。
【００３６】実施の形態３．実施の形態１および実施の
形態２では、論理シミュレーション実行部２１８は、入
力された全てのメモリセルアレイモデル２１０、論理シ
ミュレータ用モジュール２１６に対して、レーザートリ
ミング動作の論理検証を行っているが、ユーザが入力部
２５０によって任意に選択した１つあるいは複数の論理
・回路図に対応するメモリセルアレイモデル２１０また
は論理シミュレータ用モジュール２１６に対してのみレ
ーザートリミング動作の論理検証を行うようにしてもよ
い。この場合、選択された１つあるいは複数の論理・回
路図に対応するメモリセルアレイモデル２１０または論
理シミュレータ用モジュール２１６内のモデルに対して
のみレーザートリミング動作の論理検証が行われる。
【００３７】以上のように、この実施の形態３では、レ
ーザートリミング動作の論理検証を行うメモリセルアレ
イモデル、論理シミュレータ用モジュール２１６を、あ
らかじめ選択することによってレーザートリミング動作
の論理検証の対象となる回路を減らして検証効率をさら
に向上させることを特徴とする。
【００３８】実施の形態４．実施の形態１から実施の形
態３では検証経過・結果出力部２１９にレーザートリミ
ング動作不良に関する情報を論理検証結果データ格納部
２２０に格納するか、論理検証結果表示部２２１で表示
する場合について説明した。この実施の形態４では検証
経過・結果出力部２１９が動作不良のレーザートリミン
グヒューズ素子を論理回路図とともに論理検証結果表示
部２２１に転送して画面に表示するように構成してい
る。
【００３９】レーザートリミング動作不良に関わってい
るレーザートリミングヒューズ素子の情報をもとにレー
ザートリミングヒューズ素子情報リスト２０４中から各
レーザートリミングヒューズ素子の素子識別番号を検索
し、さらにその素子に接続している信号線の情報を論理
・回路図データ２１３より検索してレーザートリミング
ヒューズ素子と信号線の論理・回路図データ２１３を作
成して論理検証結果表示部２２１に出力する。そして論
理検証結果表示部２２１で動作不良のレーザートリミン
グヒューズ素子を他の素子と区別して表示する。ここ
で、レーザートリミングヒューズ素子の動作不良とはレ
ーザートリミングヒューズ素子を切断するコマンドを入
力しても対応するメモリセルアレイのビットが冗長回路
によって救済できない場合のことをいう。
【００４０】図４はこの実施の形態４で表示される表示
画面の例を示している。図に示すように論理・回路図中
で動作不良のレーザートリミングヒューズ素子５０１、
５０２およびその素子に接続している信号線はそれ以外
のレーザートリミングヒューズ素子５０３、５０４およ
び信号線とは色または線種によって区別して表示され
る。
【００４１】以上のように、レーザートリミング動作不
良に関する情報を表示する場合に、レーザートリミング
動作不良に関わっているレーザートリミングヒューズ素
子とその素子に接続している信号線を論理・回路図上で
表示することによって、レーザートリミング動作不良に
関する現象の解析効率を向上させることができる。
【００４２】
【発明の効果】以上のように、請求項１記載の発明によ
れば、レーザートリミングヒューズ素子およびメモリセ
ルアレイを含む半導体回路のレイアウトパターンデータ
と論理回路図データとからレーザートリミングヒューズ
素子に関する情報を抽出してこのレーザートリミングヒ
ューズ素子が切断された場合の論理シミュレーションを
実行するように構成したので、１回の論理検証で所望の
半導体回路の全てのレーザートリミングヒューズ素子の
動作の論理検証が高速に実行できる効果がある。
【００４３】請求項２記載の発明によれば、コントロー
ルコマンドから求めた座標とレイアウトパターンデータ
の座標が一致したレーザートリミングヒューズ素子に関
する情報を抽出するように構成したのでさらに効率の良
いレーザートリミングヒューズ素子の論理シミュレーシ
ョンを実行することができる効果がある。
【００４４】請求項３記載の発明によれば、レーザート
リミング動作コマンド列生成部はレーザートリミングヒ
ューズ素子情報抽出手段によって抽出されたレーザート
リミング素子の情報のうち、入力手段からユーザによっ
て選択されたレーザートリミング素子に関する情報に対
してのみレーザートリミング動作コマンド列を生成する
ように構成したので、さらに効率的に論理検証を行うこ
とができる効果がある。
【００４５】請求項４記載の発明によれば、論理シミュ
レーション実行手段は不良ビットメモリセルアレイモデ
ルを含む前記半導体回路のモデルのうち、入力手段から
ユーザによって選択された部分に対してのみ論理シミュ
レーションを実行するように構成したので、さらに効率
的に論理検証を行うことができる効果がある。
【００４６】請求項５記載の発明によれば、出力手段は
レーザートリミング動作不良であるレーザートリミング
ヒューズ素子およびこのレーザートリミングヒューズ素
子に接続している信号線を他の素子とは区別して画面上
に表示するように構成したので、動作不良のレーザート
リミングヒューズ素子を簡単に特定できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態の半導体回路論理検証
装置の構成を示すブロック図である。
【図２】 図１に示す構成の半導体回路論理検証装置の
動作を示すフローチャートである。
【図３】 図１に示す半導体回路論理検証装置をコンピ
ュータとコンピュータ上で動作するソフトウエアとを用
いて実現した場合のコンピュータの概略構成を示す図で
ある。
【図４】 この発明の実施の形態４で表示される表示画
面の例を示す図である。
【図５】 レーザートリミングヒューズ素子情報リスト
を示す図である。
【図６】 レーザートリミング動作コマンド列ファイル
を示す図である。
【図７】 従来の冗長回路を有したＤＲＡＭの構成を示
すブロック図である。
【図８】 選択線の出力側に設けたレーザートリミング
ヒューズ素子をレーザーブロウして選択信号が不良のメ
モリセルを選択する構成を示す回路図である。
【図９】 従来のレーザートリミング動作の論理検証装
置の構成を示すブロック図である。
【符号の説明】
２０１ レーザートリミングヒューズ素子座標検証用コ
ントロールコマンドファイル（レーザートリミングヒュ
ーズ素子座標検証のためのコントロールコマンドファイ
ル）、２０３ レーザートリミングヒューズ素子座標検
証実行部（レーザートリミングヒューズ素子座標検証手
段）、２０５ レーザートリミングヒューズ素子情報抽
出部（レーザートリミングヒューズ素子情報抽出手
段）、２０７レーザートリミング動作コマンド列生成部
（レーザートリミング動作コマンド列生成手段）、２１
０ メモリセルアレイモデル、２１８ 論理シミュレー
ション実行部（論理シミュレーション実行手段）、２１
９ 検証経過・結果出力部（出力手段）、２２１ 論理
検証結果表示部（出力手段）、２５０ 入力部（入力手
段）、３０６ ディスプレイ部（出力手段）、３０８
キーボードインターフェイス（入力手段）、３０９ キ
ーボード（入力手段）、５０１〜５０４ レーザートリ
ミングヒューズ素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷 隆浩 兵庫県伊丹市中央３丁目１番17号 三菱電 機セミコンダクタソフトウエア株式会社内 (72)発明者 上溝 忠輝 兵庫県伊丹市中央３丁目１番17号 三菱電 機セミコンダクタソフトウエア株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 レーザートリミングヒューズ素子および
    メモリセルアレイを含む半導体回路の論理検証を行う半
    導体回路論理検証装置において、前記半導体回路のレイ
    アウトパターンデータと前記半導体回路の論理回路図デ
    ータとに基づいて前記レーザートリミングヒューズ素子
    に関する情報を抽出するレーザートリミングヒューズ素
    子情報抽出手段と、前記レーザートリミングヒューズ素
    子情報抽出手段によって抽出されたレーザートリミング
    ヒューズ素子情報に基づいて前記半導体回路において前
    記レーザートリミングヒューズ素子が切断されたことを
    示す論理シミュレーション上のレーザートリミング動作
    コマンド列を生成するレーザートリミング動作コマンド
    列生成手段と、前記メモリセルアレイが正しく動作する
    場合のメモリセルアレイモデルから前記メモリセルアレ
    イに不良ビットが存在することが表現された不良ビット
    メモリセルアレイモデルを生成する不良ビットメモリセ
    ルアレイ生成手段と、前記不良ビットメモリセルアレイ
    モデルを含む前記半導体回路のモデルに対して前記レー
    ザートリミング動作コマンド列に基づいて論理シミュレ
    ーションを実行する論理シミュレーション実行手段と、
    前記論理シミュレーションを実行した結果を出力する出
    力手段とを具備することを特徴とする半導体回路論理検
    証装置。
  2. 【請求項２】 半導体回路のレイアウトパターンデータ
    とレーザートリミングヒューズ素子座標検証のためのコ
    ントロールコマンドファイルとに基づいてレーザートリ
    ミングヒューズ素子の座標の検証を行うレーザートリミ
    ングヒューズ素子座標検証手段をさらに具備し、レーザ
    ートリミングヒューズ素子情報抽出手段は前記コントロ
    ールコマンドから求めた座標とレイアウトパターンデー
    タの座標が一致したレーザートリミングヒューズ素子に
    関する情報を抽出することを特徴とする請求項１記載の
    半導体回路論理検証装置。
  3. 【請求項３】 ユーザからの指示を入力する入力手段を
    さらに具備し、レーザートリミング動作コマンド列生成
    部はレーザートリミングヒューズ素子情報抽出手段によ
    って抽出されたレーザートリミング素子の情報のうち、
    前記入力手段からユーザによって選択されたレーザート
    リミング素子に関する情報に対してのみレーザートリミ
    ング動作コマンド列を生成することを特徴とする請求項
    １または請求項２記載の半導体回路論理検証装置。
  4. 【請求項４】 ユーザからの指示を入力する入力手段を
    さらに具備し、論理シミュレーション実行手段は不良ビ
    ットメモリセルアレイモデルを含む前記半導体回路のモ
    デルのうち、前記入力手段からユーザによって選択され
    た部分に対してのみ論理シミュレーションを実行するこ
    とを特徴とする請求項１から請求項３のうちのいずれか
    １項記載の半導体回路論理検証装置。
  5. 【請求項５】 出力手段はレーザートリミング動作不良
    であるレーザートリミングヒューズ素子およびこのレー
    ザートリミングヒューズ素子に接続している信号線を他
    の素子とは区別して画面上に表示することを特徴とする
    請求項１から請求項４のうちのいずれか１項記載の半導
    体回路論理検証装置。
JP8169767A 1996-06-28 1996-06-28 半導体回路論理検証装置 Pending JPH1021274A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8169767A JPH1021274A (ja) 1996-06-28 1996-06-28 半導体回路論理検証装置
TW085112608A TW322542B (en) 1996-06-28 1996-10-15 Logic device for checking circuit of semiconductor
US08/760,291 US5828673A (en) 1996-06-28 1996-12-04 Logical check apparatus and method for semiconductor circuits and storage medium storing logical check program for semiconductor circuits
KR1019960063248A KR100235275B1 (ko) 1996-06-28 1996-12-09 반도체 회로 논리 검증 장치
CN96118568A CN1122218C (zh) 1996-06-28 1996-12-09 半导体电路逻辑验证装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8169767A JPH1021274A (ja) 1996-06-28 1996-06-28 半導体回路論理検証装置

Publications (1)

Publication Number Publication Date
JPH1021274A true JPH1021274A (ja) 1998-01-23

Family

ID=15892486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8169767A Pending JPH1021274A (ja) 1996-06-28 1996-06-28 半導体回路論理検証装置

Country Status (5)

Country Link
US (1) US5828673A (ja)
JP (1) JPH1021274A (ja)
KR (1) KR100235275B1 (ja)
CN (1) CN1122218C (ja)
TW (1) TW322542B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7062425B1 (en) * 1999-09-30 2006-06-13 Cypress Semiconductor Corp. Method and apparatus for automated enumeration, simulation, identification and/or irradiation of device attributes
US6636995B1 (en) * 2000-07-13 2003-10-21 International Business Machines Corporation Method of automatic latch insertion for testing application specific integrated circuits
US6578174B2 (en) * 2001-06-08 2003-06-10 Cadence Design Systems, Inc. Method and system for chip design using remotely located resources
US10951239B2 (en) * 2018-02-20 2021-03-16 Micron Technology, Inc. Performing a decoding operation to simulate switching a bit of an identified set of bits of a data block
JP7240350B2 (ja) * 2020-03-23 2023-03-15 株式会社東芝 演算装置及び演算方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294843A (ja) * 1989-05-10 1990-12-05 Hokuriku Nippon Denki Software Kk 論理検証装置
KR0158887B1 (ko) * 1990-01-12 1999-02-18 이노우에 키요시 논리 모의실험기
JPH0512368A (ja) * 1991-07-04 1993-01-22 Hokuriku Nippon Denki Software Kk 論理シミユレーシヨン方式
JPH0582611A (ja) * 1991-09-02 1993-04-02 Rohm Co Ltd 論理回路のレイアウトパターン検証方法
JPH05198593A (ja) * 1992-01-22 1993-08-06 Hitachi Ltd パラメータ抽出方法
JP2824361B2 (ja) * 1992-06-09 1998-11-11 三菱電機株式会社 クロストーク検証装置

Also Published As

Publication number Publication date
CN1122218C (zh) 2003-09-24
TW322542B (en) 1997-12-11
CN1169560A (zh) 1998-01-07
KR980005065A (ko) 1998-03-30
US5828673A (en) 1998-10-27
KR100235275B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US7320115B2 (en) Method for identifying a physical failure location on an integrated circuit
JP4602004B2 (ja) テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
JP2001273160A (ja) テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体
US20060041417A1 (en) Method for fault analysis using simulation
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
EP1242999B1 (en) Usage of redundancy data for displaying failure bit maps for semiconductor devices
US6185726B1 (en) System and method for efficiently designing integrated circuit devices
US7024345B1 (en) System and method for testing parameterized logic cores
JPH1021274A (ja) 半導体回路論理検証装置
CN106546910A (zh) 基于位流回读的fpga测试平台
JP2005346517A (ja) 検証装置および検証方法
US8701076B2 (en) Capture of interconnectivity data for multi-pin devices in the design of emulator circuit boards
US20080098343A1 (en) System and method for text based placement engine for custom circuit design
JP3860030B2 (ja) 故障解析方法、故障解析支援装置および故障解析支援プログラム
JP2001092873A (ja) 故障シミュレーション装置、故障シミュレーション方法、及び故障シミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体
JPH03120485A (ja) 半導体集積回路の故障個所推定方式
JP6692510B1 (ja) 解析装置、方法、及びプログラム
JP7363164B2 (ja) 情報処理装置、情報処理方法及び情報処理プログラム
JPH0561935A (ja) 論理シミユレーシヨン方式
WO2011037758A1 (en) Characterization and repair of integrated circuits
JPH1021284A (ja) 集積回路における故障箇所表示方法およびその方法を実施する故障箇所表示装置
JP2005092598A (ja) システム制御手順自動生成方法および装置
JPH11339498A (ja) 半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法
JP2004118649A (ja) メニュー選択型試験プログラムツールの生成方法及び装置